JPH076843U - メモリーカード - Google Patents

メモリーカード

Info

Publication number
JPH076843U
JPH076843U JP2663392U JP2663392U JPH076843U JP H076843 U JPH076843 U JP H076843U JP 2663392 U JP2663392 U JP 2663392U JP 2663392 U JP2663392 U JP 2663392U JP H076843 U JPH076843 U JP H076843U
Authority
JP
Japan
Prior art keywords
input
memory card
terminal
interface
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2663392U
Other languages
English (en)
Inventor
実 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2663392U priority Critical patent/JPH076843U/ja
Publication of JPH076843U publication Critical patent/JPH076843U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 メモリカードのインターフェース端子に印加
される高電圧の静電気により、ＲＡＭや入出力バッファ
が破壊されないようにするもの。 【構成】 インターフェース用端子とランダムアクセス
メモリの入力端子との間に入出力バッファを設けたメモ
リカードにおいて、 設置用抵抗を直列接続した前記バッファ部の入力信
号線を前記インターフェース用端子の任意の１端子に並
列接続した。 前記入力信号線の他端をアンドゲートに接続して前
記ランダムアクセスメモリの任意の入力端子に接続し
た。 ことを特徴とする。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、メモリーカードの構造に係り、特に静電耐量を高めたメモリーカ ードに関する。
【０００２】
【従来の技術】
従来のメモリーカードにおいては、ランダムアクセスメモリ（以下ＲＡＭとい う。）の読み書きに必要な各種信号線や制御信号線は、インターフェース端子に 直接接続されている。このような構成のメモリーカードにあってはアドレスバス や、書き込み制御、出力制御および動作制御の各信号線の入力インピーダンスが 非常に高いため、インターフェース端子に静電気が印加されると入出力バッファ の入力部が破壊される。 また、直接静電気が印加されないまでも、メモリーカード近辺にて発生した電 磁ノイズの影響により、前記各種信号線の電位が変動し、ＲＡＭ内のデータが変 化する欠点がある。
【０００３】 このため、一般には図２に示すようにスタテイックＲＡＭ（ＳＲＡＭ）１と入 出力インタフェイス端子２、３の間にゲートアレイからなる入出力バッファ４、 ５設けて、各種入力信号線６に接地用抵抗７を接続している。
【０００４】 なお、図中８および９は寄生ダイオードであり、１０は増幅器である。
【０００４】 このように各種入力信号線に接地用抵抗を接続したものは電磁ノイズに対して の問題はほとんど解決するが、静電気のインターフェース端子への直接印加に対 する問題は残る。これは、静電気等の急激な電圧変化に対しては、接地用抵抗自 身およびそのための配線のインピーダンスが高いことと、接地用抵抗の直流抵抗 が数ＫΩまでしか下げられないためであり、３００〜４００Ｖ程度の静電耐量し か得られない。
【０００５】
【考案が解決しようとする課題】
本考案は、このような課題に鑑みなされたもので、その目的とするところはメ モリーカードのインターフェース端子に印加される高電圧の静電気により、ＲＡ Ｍや入出力バッファが破壊されることを解決しようとするものである。
【０００６】
【課題を解決するための手段】
このような課題を解決するために本考案は、インターフェース用端子とランダ ムアクセスメモリの入力端子との間に入出力バッファを設けたメモリーカードに おいて、少なくとも接地用抵抗を直列接続した前記バッファ部の入力信号線を前 記インターフェース用端子の任意の１端子に並列接続すると共に、これら入力信 号線の他端をアンドゲートに接続して前記ランダムアクセスメモリの任意の入力 端子に接続したものである。
【０００７】
【作用】
構造体、部品等に穿設された皿孔の壁面にゲージ部の円錐面が当接し、皿孔の 角度によって切り欠かれた円錐面の稜線と皿孔壁面との接触状態が変化する。 稜線と皿孔壁面とが密接する場合は合格とされ、両者に間隙が生じる場合は不 良とされる。
【０００８】
【実施例】
以下、本考案の一実施例につき図１を参照して説明する。 図１は、本考案のメモリーカードのブロック図であり、図２と同等部分につい ては同一参照番号を付してその説明を省略する。
【０００９】 本考案においては、各種入力信号線６に接地抵抗７、寄生ダイオード８、９お よび増幅器１０と同一の接地抵抗１１、寄生ダイオード１２、１３および増幅器 １４を並列接続し、これら増幅器１０および１４の出力端子をアンドゲート１５ に接続している。従って、インターフェース用端子２に高電圧の静電気が印加さ れても接地抵抗７および１１に分流し、寄生ダイオード８または９並びに１２ま たは１３を介して接地されるため静電耐量が２倍となり、ＲＡＭや入出力バッフ ァが破壊される危険が減少する。
【００１０】
【考案の効果】
以上述べたように本考案は、インターフェース用端子とスタティックＲＡＭの 入力端子との間に入出力バッフアを設けたメモリーカードにおいて、前記インタ ーフェース用端子の任意の端子に対し前記入出力バッファの入力部を並列接続し たので、静電耐量が増加し静電気や電磁ノイズによるデータ変化やＩＣの破壊を 免れることができる。
【図面の簡単な説明】
【図１】本考案になるメモリーカードを示すブロック図
【図２】従来のメモリーカードのブロック図
【符号の説明】
１ スタティックＲＡＭ ２ 入力インターフェース用端子 ３ 出力インターフェース用端子 ４ 入力バッファ ５ 出力バッファ ６ 入力信号線 ７・１１ 接地抵抗 ８・９・１２・１３ 寄生ダイオード １０・１４ 増幅器 １５ アンドゲート

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 インターフェース用端子とランダムアク
    セスメモリの入出力端子との間に入出力バッファを設け
    たメモリカードにおいて、少なくとも接地抵抗を直列接
    続した前記バッファ部の入力信号機を前記インターフェ
    ース用端子の任意の１端子に並列接続すると共に、これ
    ら入力信号機の他端をアンドゲートに接続して前記ラン
    ダムアクセスメモリの任意の入力端子に接続したことを
    特徴とするメモリーカード。
JP2663392U 1992-03-31 1992-03-31 メモリーカード Pending JPH076843U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2663392U JPH076843U (ja) 1992-03-31 1992-03-31 メモリーカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2663392U JPH076843U (ja) 1992-03-31 1992-03-31 メモリーカード

Publications (1)

Publication Number Publication Date
JPH076843U true JPH076843U (ja) 1995-01-31

Family

ID=12198859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2663392U Pending JPH076843U (ja) 1992-03-31 1992-03-31 メモリーカード

Country Status (1)

Country Link
JP (1) JPH076843U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199592U (ja) * 1987-06-15 1988-12-22
JP2011114514A (ja) * 2009-11-26 2011-06-09 Yuhshin Co Ltd デジタル／アナログ変換回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286317A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体集積回路装置
JPH0385016A (ja) * 1989-08-28 1991-04-10 Nec Corp Ｃｍｏｓ・ｉｃの入力保護回路
JPH03102912A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd 静電保護回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286317A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体集積回路装置
JPH0385016A (ja) * 1989-08-28 1991-04-10 Nec Corp Ｃｍｏｓ・ｉｃの入力保護回路
JPH03102912A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd 静電保護回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199592U (ja) * 1987-06-15 1988-12-22
JP2011114514A (ja) * 2009-11-26 2011-06-09 Yuhshin Co Ltd デジタル／アナログ変換回路

Similar Documents

Publication Publication Date Title
US4985644A (en) Output buffer semiconductor and method for controlling current flow in an output switching device
KR880004479A (ko) 다이나믹형 반도체기억장치
US20220244299A1 (en) Capacitance detection device and capacitance detection method
JP2662776B2 (ja) 改善されたノイズ余裕度を有する回路
JPH0341920B2 (ja)
JPH076843U (ja) メモリーカード
US6229333B1 (en) Apparatus for reducing induced switching transients
KR910020731A (ko) 반도체장치 및 그 번인방법
KR970024539A (ko) 그라운드 바운스를 제어하는 방법 및 장치
EP0697757A1 (en) Electrostatic discharge protection circuit for an integrated circuit device
KR930017122A (ko) 반도체 기억장치
JPH0454530Y2 (ja)
CN1150559C (zh) 集成半导体电路内连接线上补偿不同电压的电路装置
JP2903357B2 (ja) 入力保護回路およびｉｃ
JPH057632Y2 (ja)
JPH03108184A (ja) 半導体集積回路
JPS63110768A (ja) 半導体装置
KR19990086698A (ko) 도달 지연 오차를 최소화하는 데이터 처리회로
JPH05143788A (ja) メモリーカード
JP4421196B2 (ja) 放電破壊防止回路
JPH0754450B2 (ja) 半導体記憶装置のインターフェイス回路
JPH06174809A (ja) 不揮発性メモリ基板
JPS61269362A (ja) 半導体集積回路装置
JPS59175527A (ja) 駆動回路
JPH05235707A (ja) 低速ラッチ回路