JPH0769770B2 - データのストライピングシステム及び方法 - Google Patents

データのストライピングシステム及び方法

Info

Publication number
JPH0769770B2
JPH0769770B2 JP3350097A JP35009791A JPH0769770B2 JP H0769770 B2 JPH0769770 B2 JP H0769770B2 JP 3350097 A JP3350097 A JP 3350097A JP 35009791 A JP35009791 A JP 35009791A JP H0769770 B2 JPH0769770 B2 JP H0769770B2
Authority
JP
Japan
Prior art keywords
data
striping
buffer
buffers
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3350097A
Other languages
English (en)
Other versions
JPH04304546A (ja
Inventor
フィリップ チェニー デニス
ジョゼフ ヤグリー、 ジュニア ロバート
ジェイムズ ウォルスキ マーク
エドワード ペトルスキ アンドリュー
アン ボストン ジョゼフィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04304546A publication Critical patent/JPH04304546A/ja
Publication of JPH0769770B2 publication Critical patent/JPH0769770B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータを複数の記憶装置
にストライピング（striping）するシステム及び方法に
関する。殊に、本発明はデータを可変数の記憶装置にス
トライピングすることによってパリティ生成を容易にし
最小量のバッファリングが使用されるようにするための
システム及び方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
コンピュータはすこぶる高速になると共に、全般の能力
が著しく増大している。こうした事態は、大部分はより
大きく複雑な諸問題を解決しようという人々の希望によ
って推進されたものである。これらの諸問題の幾つかの
実情とそれらが要する生データの量の点からみて、大容
量記憶装置の如きコンピュータ周辺装置の速度と電力は
強力なコンピュータを完全活用するためにすこぶる重要
になってきている。
【０００３】従来より大容量記憶装置の速度は最新式コ
ンピュータの速度よりも著しく遅れをとっている。これ
は大部分は、コンピュータ（”ホストコンピュータ”と
称される）の計算部分とは異なって、大容量記憶装置が
可動部分を含んでいることによるものである。従って、
今日の高速コンピュータと共に効率的に作業可能なより
高速のデータ記憶装置に対するニーズが依然として存在
している。
【０００４】所与の時点において、最新式記憶装置はあ
る有限率のスループットが可能である。そのためホスト
コンピュータの有効速度は或る点でこのスループット率
如何に限定されることが多い。更に、最新式記憶装置は
すこぶる割高になる傾向がある。
【０００５】これらの諸問題を緩和するために、一体に
接続された複数の記憶装置の着想が開発された。この着
想を図１に関して詳説する。
【０００６】さて図１について述べると、ストライパー
１０４とｎ個の記憶装置１０６とを含む記憶設備１０８
が図示されている。記憶設備１０８がデータバス１１０
を介してホストコンピュータ１０２から記憶のためにデ
ータを受け取ると（即ち、データ”書込み”が要求され
ると）、そのデータは、記憶装置１０６へ送られる前に
ストライパー１０４により受取られる。ストライパー１
０４はこのデータを幾つかの部分に分割する。これらの
部分は例えば長さが１バイトとすることができる。この
場合、データバスの幅は例えば１バイト幅である。一旦
データが分割されると、同部分はその後記憶装置１０６
へと送られる。
【０００７】上記着想を更に詳説すると、ホストコンピ
ュータ１０２からのデータの最初のバイトはストライパ
ー１０４によって記憶装置１へ送られることになろう。
次のバイトは記憶装置２へ順に送られ、最終的にはｎ番
目のバイトが記憶装置ｎへ送られる。その後、（ｎ＋
１）番目のバイトが記憶装置１へ送られ、そのプロセス
が繰返される。ｎ個のバイト（およびその倍数）の各々
は”ストライプ”と称される。
【０００８】ストライパーはホストコンピュータにより
送られるデータのスループットを収納するように十分高
速でなければならない。このためには、通常、少なくと
も１つの比較的大きなデータ・レセプタクルを含むスト
ライパーを使用しなければならない。
【０００９】単にデータを複数の記憶装置へストライピ
ングする他に、今日のコンピュータと記憶装置の能力
は、ストライパーが効率的であり且つフレキシブルでも
あることを必要とする。例えば、所与の状況において使
用される記憶装置１０６の数は変化し得る。そのため、
ストライパー１０４は可変数の記憶装置１０６を許容す
る必要がある。
【００１０】ストライパーが備えるべきもう１つの特徴
は、パリティ情報の生成を容易にするようにデータを複
数の記憶装置へ送ることができる能力である。これはデ
ータが複数の記憶装置へ送られる前にパリティを生成す
ることが望ましい場合が多いためである。例えば、もし
記憶装置が故障したとすると、そのパリティ情報を使用
してその故障した記憶装置からデータを復元することが
できる。
【００１１】ストライパー１０４を設計する１つの方法
は、図２に示すように大型の”稠密”バッファ２０２を
使用することである。図２に示す例は、データが７、８
又は９個の何れかの数の記憶装置に書込まれることを想
定している。稠密バッファ２０２の各列は、複数の記憶
装置１０６のうちの１つに対応する（そして、各列内の
データはその対応する記憶装置へ書込まれる）。かくし
て、７個の記憶装置しか使用されない場合には、７個の
列だけがデータで満たされるであろう。記憶装置の最大
数は９なので、本例における稠密バッファ２０２の深度
は９列である。
【００１２】記憶設備１０８は、ある数のバイトより構
成される”バースト”の形でデータを受信することが多
い。図２の稠密バッファの例は、２５６バイトを含むバ
ーストの受信を描いたものである。９個の記憶装置を使
用する場合には、バースト全体は、行２９、列４まで稠
密バッファ２０２を満たす。
【００１３】データが行全体を満たさないという事実に
よって、データが記憶装置１０６へ送られた時種々の困
難が引き起こされる。例えば、データは記憶装置１０６
へ不均一に送られ、７個もしくは９個の記憶装置が使用
される場合には、最後のストライプを横切るパリティを
取得することは困難となろう。この問題点を緩和するた
めに、不完全な行に対してパリティ生成を行うか、ある
いは次のデータバーストを列１以外の列で開始する必要
があろう。更に、そのバーストのある部分のみが整合を
促進するために入ることを許された場合（例えば９個も
しくは７個の記憶装置を使用した場合には２５２バイ
ト、８個を使用した場合には２５６バイト）、稠密バッ
ファ２０２に入ることを許さるべきデータ量を追跡する
ために複雑なアドレッシング方式が必要となろう。
【００１４】データが整合するか否かに関わらず、稠密
バッファ２０２は、データが書込まれたり読出されたり
すべき稠密バッファ２０２の特定部分を追跡するため
に、比較的複雑なアドレッシング方式が必要となろう。
更に、そのために稠密バッファ２０２の記憶の相当量が
浪費されることになる。図２に示す例では選択された記
憶装置１０６の数に関わりなく常に８６バイトが使用さ
れないことになろう。同様に、もし稠密バッファ２０２
がＲＡＭの場合には、タイミングとアドレッシングの問
題も同時に考慮する必要がある。
【００１５】ストライパーにおけるもう１つの望ましい
特徴は、多数の同一チップを使用することであろう。こ
れは、単一チップ上で利用可能なＩ／Ｏポートの数が限
られているために、単一チップを使用することが困難も
しくは不都合であることが多いからである。更に、単一
チップを使用すると、同チップ内の多くの信号が同時に
切替えられる場合に種々の問題がひきおこされる恐れが
ある。
【００１６】かくして、必要なのは、ＲＡＭの如き稠密
バッファを使用する際に複雑なアドレッシング方式を必
要とせずに、データをストライピングして可変数の記憶
装置を許容する方法である。かかる装置によればパリテ
ィデータの生成は容易になり、空間を保存する（即ち、
最小量のバッファリングを活用する）ことが容易になる
はずである。
【００１７】
【課題を解決するための手段及び作用】上記した方法論
に伴う問題点は、本発明によって緩和することが可能で
ある。全体として、本発明はデータを複数の記憶装置に
ストライピングするシステム及び方法を提供するもので
ある。殊に、本発明はデータを可変数の記憶装置にスト
ライピングすることによってパリティ生成が容易にな
り、最小量のバッファリングしか要しないようにするた
めのシステム及び方法を提供するものである。
【００１８】本発明の一態様は、データバスからのデー
タが幾つかのバッファ間で細長く分割される（即ち、ス
トライピングされる）ことを想定している。これらのバ
ッファがデータをシーケンシャルにゲートインするよう
にするために、バッファ選択制御が考えられている。そ
れぞれのバッファは記憶装置に対応することによって、
使用されるべき記憶装置に対応するバッファのみがデー
タをゲートインするように誘導される。従って、使用を
想定される最大数の記憶装置（パリティ情報を記憶する
ために使用される記憶装置は除く）に対応する数のバッ
ファが存在する。
【００１９】バッファが一杯であることが検出される
と、転送制御によってこれらバッファ内のデータはそれ
らの適当な記憶装置に並行に転送される。かくして、本
発明は可変数の記憶装置と共に使用さるべき柔軟性を提
供すると同時に、パリティ情報の生成を容易にするよう
な方法でデータを転送することができる。更に、１つの
大きなバッファリング方式ではなくて幾つかのより小さ
なバッファを使用することによって、所要バッファメモ
リ量は相当少なくなり、最小量のバッファを使用するこ
とが可能になる。
【００２０】本発明のもう１つの態様は、使用さるべき
記憶装置の数を指示する信号を受信し、シーケンシャル
にバッファを選択することを想定する方法である。バッ
ファは、使用さるべき記憶装置にそれぞれ対応する複数
バッファから選択されることになろう。かくして、もし
４個の記憶装置が使用される場合には、最初のバッファ
から順に始まって４個のバッファが順次選択されること
になろう。
【００２１】データはデータバスから選択されたばかり
のバッファ内へゲートされ、バッファリングされたデー
タを構成する。選択されたバッファ内へデータがいった
んゲートされると、次の順番のバッファが選択され、デ
ータはその内部へゲートされる。この順を追ってのデー
タのゲーティング及び次のバッファの選択は、バッファ
が一杯になるか、最早データバスからそれ以上のデータ
が送られなくなるまで繰返される。このことが起こる
と、バッファリングされたデータは使用されるべき記憶
装置へ並行に転送される。
【００２２】上記両態様の代替態様は、更に、使用を想
定される最大数の記憶装置に対応する多数のバッファを
それぞれが含む２つもしくはそれ以上のストライピング
バッファを使用することを想定している。更に、これら
ストライピングバッファの１つもしくはそれ以上が、残
りのストライピングバッファが出力用に選択されるのと
同時に、入力用に選択されることが想定されている。こ
のようにして、入力用に選択されたストライピングバッ
ファ内のバッファは、出力用に選択されたストライピン
グバッファ内のバッファが使用されるべき記憶装置へデ
ータを転送するのと同時に、上記のシーケンシャルな方
法でデータをゲートインすることが考えられる。本態様
はデータのスループットを向上させることになろう。
【００２３】上記態様はハードウエアとソフトウエアの
双方、もしくはその組合せとして実施可能であることを
理解されたい。
【００２４】
【実施例】I.概説 本発明は、データを複数の記憶装置にストライピングす
るためのシステム及び方法である。殊に、本発明は、デ
ータを可変数の記憶装置にストライピングすることによ
ってパリティ情報を生成しやすくし、最小量のバッファ
リングしか使用されないようにするシステム及び方法に
関する。また、本発明により提供される他の利点を以下
に示す。本発明の大要は図３に関してよりよく説明する
ことができよう。
【００２５】さて図３を参照すると、本発明の実施例
は、バッファ選択制御部３０２と、ｎ個のバッファ３０
４と、転送制御部３０６とを備えている。データバス１
１０は、ホストコンピュータ１０２の如きデータ生成装
置からｎ個のバッファ３０４へ、データを送るために使
用される。本発明の実施例において、バッファの数は、
使用可能な記憶装置の最大数（パリティ情報を記憶する
ために使用可能な記憶装置は除く）に等しくすべきであ
る。例えば、もし本発明の場合に使用される所与の環境
が最高９個の記憶装置を使用可能であるとすると、９個
のバッファを設けるべきである。
【００２６】上記事項の他に、本発明の実施例は、それ
ぞれのバッファが実際には記憶装置１０６の１つに対応
することを想定している。即ち、バッファｘ内へゲート
されるデータは記憶装置ｘへ送られることになろう。こ
の場合、使用されるべき記憶装置に対応するバッファの
みがデータをゲートインするように誘導される。
【００２７】データが（データバス１１０を介して）本
発明のシステムへ送られストライピングされると、バッ
ファ選択制御部３０２は使用さるべき記憶装置の数の指
示を受取ることを期待する。その後、バッファ選択制御
部３０２は信号をバッファ３０４へ送り、それらがシー
ケンシャルにデータバス１１０からのデータの部分をゲ
ートインするようにする。これらの信号は制御バス３０
８を介して送られる。使用されるべき記憶装置に対応す
るバッファ３０４のみが”選択”され、データをゲート
インする。
【００２８】上記シーケンシャルゲーティングの一例を
以下に論ずる。バッファ選択制御部３０２はまず信号を
バッファ１へ送り、データの部分をゲートインする（例
えば１バイト。本発明の実施例は１個のバッファ内へゲ
ートされたデータ”部分”の大きさがデータバス１１０
の幅に等しいものと想定していることに注意された
い）。その後、バッファ選択制御部３０２は信号をバッ
ファ２へ送り、次のデータ部分をゲートインする等し
て、最終的に使用されるべき記憶装置に対応する全ての
バッファはデータ部分をゲートインする。もしバッファ
３０４が未だ一杯でなければ、本発明の実施例は、バッ
ファ選択制御部３０２によってバッファ１がデータをゲ
ートインするように誘導され、そのシーケンスが新たに
開始されることを想定している。
【００２９】上記シーケンスは使用されるべき記憶装置
１０６に対応するバッファ３０４が一杯となるか、ある
いはデータバス１１０から送られるデータが最早存在し
なくなるまで続けられる。これらの出来事の何れかはバ
ッファ選択制御部３０２によって検出される。何れかの
出来事が発生すると、転送制御部３０６がバッファ３０
４内のバッファリングされたデータをそれらの関連記憶
装置１０６へ送る。このようにして、データバス１１０
からのデータは、”ストライプ状”で記憶装置１０６へ
転送されることになろう（即ち、使用されるべき全記憶
装置１０６を横切って転送される）。
【００３０】もしデータを記憶装置１０６から読み戻し
たい場合には、上記の戦略を逆にすればよい。即ち、デ
ータをそれぞれの記憶装置から読取り、それの対応する
バッファへ送ることができる。ひとたびそれぞれのバッ
ファが一杯になると（或いは記憶装置から読出すべきデ
ータが最早存在しなくなると）、データはシーケンシャ
ルにデータバス１１０へとゲートバックされる。
【００３１】上記した本発明の実施例は、発明の背景の
部分で記述した大型の稠密バッファに必要とされたよう
なバッファ３０４内のデータ配列を追跡するための複雑
なアドレッシング方式を要しないことに注意されたい。
更に、複数の小型バッファを使用することによって、上
記発明の背景部分で述べたような大型の稠密バッファを
使用する場合よりも少数のバッファ空間しか要しない。
事実、本発明の環境と共に使用するために想定された最
大数の記憶空間１０６を使用する場合には、バッファ空
間は全く浪費されることはない。同様にして、データを
記憶装置１０６へ並行に出力することによってそれぞれ
のストライプからパリティを生成することが容易にな
る。
【００３２】本発明の動作方法の例を図４のフローチャ
ートを使用して説明する。図４について述べると、本発
明の場合に使用されると想定される環境の構成をまずブ
ロック４０２によって示されるように受取る。”構成”
によって意味するところは使用さるべき記憶装置１０６
の数である。
【００３３】ひとたび記憶装置１０６の数が決定される
と、データ部分がブロック４０４に示すように、選択さ
れたバッファ内へゲートされる。このプロセスの初めで
データをゲートインする最初のバッファはバッファナン
バー１であると想定する。
【００３４】一旦あるデータ部分がバッファ内へゲート
されると、本発明では使用中のバッファ３０４が一杯で
あるか、それともデータバス１１０を介してそれ以上の
データが送られていないかをチェックする。これは判断
ブロック４０８によって指示される。もし本発明がデー
タを８個の記憶装置に送っているのであれば、８個のバ
ッファのみがチェックされることに注意されたい。
【００３５】もしバッファの全てが一杯でなくデータが
依然データバス１１０を介して送られていれば、本発明
は次のバッファを順次選択し、ブロック４０６によって
示されるようにデータをゲートインする。その後、次の
データ部分がブロック４０４により示されるようにその
選択されたバッファ内へゲートされる。
【００３６】使用中のバッファ全体が一杯になると（も
しくはデータバス１１０を介してそれ以上のデータが送
られなくなると）、判断ブロック４０８とブロック４１
０によって示されるように、データは適当な記憶装置１
０６へ転送される。
【００３７】ストライピングされたデータを上記の如く
並行に記憶装置１０６へ転送できるようにすることによ
って、本発明はストライプ全体を横切るパリティデータ
の生成を容易にすることができる。別言すると、データ
部分を種々の記憶装置へ並行に送ることによって、パリ
ティは、任意の所定時刻に記憶装置１０６へ転送される
データ部分を使用して生成することが可能になってい
る。
【００３８】II. レジスタを使用するデュアルストライ
ピングバッファの実施例 上記実施例に加えて、本発明は図５に示すように、バッ
ファ３０４がレジスタ５１４として構成される特殊例を
も考慮している。極性保持フリップフロップを含むよう
なレジスタを使用することによってタイミングとアドレ
ッシングに関する懸念を最小限に抑えることができる。
【００３９】本発明が想定する他の実施例では、”スト
ライピングバッファ”を使用するデュアルバッファリン
グ方式を用いる。実質上、この方式によって、１個のス
トライピングバッファ（ｎ個のレジスタより構成され
る）は、もう１つのストライピングバッファ（同様にｎ
個のレジスタより構成される）が記憶装置１０６へデー
タを送ると同時に、データバス１１０からのデータをゲ
ートインできるようになる。ストライピングバッファは
交互にデータをゲートインしたりデータを記憶装置１０
６へ転送したりする。このことはデータのスループット
が高速に行われるように考慮したものである。これらの
実施例は図５についてより詳しく考察する。
【００４０】さて図５を参照すると、第１のストライピ
ングバッファ５０２と第２のストライピングバッファ５
０３が示されていて、その各々はｎ個のレジスタ５１４
を含んでいる。本発明の実施例では、それぞれのストラ
イピングバッファは本発明の所与の環境と共に使用され
る記憶装置１０６の最大数に等しい多数のレジスタを含
んでいる。かくして、図３に関して論じた実施例の場合
と同様、もし使用可能な記憶装置１０６の最大数が９個
である場合には、第１のストライピングバッファ５０２
と第２のストライピングバッファ５０３はそれぞれ９個
のレジスタを含むことになろう。
【００４１】図３に関する先の実施例の場合と同じく、
データがデータバス１１０を介して送られると、レジス
タ選択制御部５１６は、本発明が使用される特定の環境
と共に使用されると想定される記憶装置１０６の数に関
する情報を受取る。しかしながら、図５の実施例は更
に、データがまず第１のストライピングバッファ５０２
内のレジスタ５１４へゲートされ、その後第２のストラ
イピングバッファ５０３内のレジスタ５１４へゲートさ
れることを考慮している。同データはそのストライピン
グバッファ内のレジスタ５１４全体が一杯になるまで
（もしくはデータバス１１０を介してそれ以上のデータ
が送られなくなるまで）、一方もしくは他方のストライ
ピングバッファへゲートされる。
【００４２】かくして、レジスタ選択制御部５１６は、
これらのレジスタ５１４の各々が一杯になるまで、まず
上記したシーケンシャルな方法で（図３参照）第１のス
トライピングバッファ５０２のレジスタ５１４内へデー
タがゲートされるように誘導する。本発明の実施例で
は、レジスタ選択制御部５１６はレジスタ５１４の各々
に書込まれたデータ量を追跡する。また、レジスタ５１
４の容量と任意の所与の時刻に使用されるレジスタ５１
４の数を知っているので、第１のストライピングバッフ
ァ５０２内のレジスタ５１４が何時一杯になるかを検出
する。
【００４３】第１のストライピングバッファ５０２内の
レジスタ５１４が一杯であると検出されると（あるいは
データバス１１０を介しては最早データが送られない場
合）、これらのレジスタ内のデータは適当な記憶装置１
０６へ転送される。このことは転送開始バス５０６を横
切って信号を転送状態マシーン５０４へ送るレジスタ選
択制御部５１６によって達成される。その後、転送状態
マシーン５０４は出力選択バス５０８を横切って信号を
ストライピングバッファマルチプレクサ５１０へ送る。
この信号は何れのストライピングバッファが記憶装置１
０６に対してデータを送ることになっているかを指示す
る。
【００４４】上記状況においては、第１のストライピン
グバッファ５０２が一杯なので、ストライピングバッフ
ァマルチプレクサ５１０は第１のストライピングバッフ
ァ５０２のレジスタ５１４内のデータを記憶装置１０６
へ転送させることになる。このデータはデータアウトバ
ス５１２を介してストライピングマルチプレクサ５１０
へ送られる。
【００４５】データが第１のストライピングバッファ５
０２から記憶装置１０６へ送られると同時に、レジスタ
選択制御部５１６は制御バス３０８を横切って信号を送
り、第２のストライピングバッファ５０３内のレジスタ
５１４がデータをゲートインするように誘導する。第２
のストライピングバッファ５０３が一杯になると、デー
タは上記と同様にして記憶装置１０６へと転送される。
この転送が行われると、レジスタ選択制御部５１６は第
１ストライピングバッファ５０２内のレジスタ５１４が
データバス１１０からのデータをゲートインするように
誘導する。
【００４６】要するに、ストライピングバッファの一方
がデータを受取る間に、他方はそれと同時にデータを記
憶装置１０６へ送ることになる。２個のストライピング
バッファのみが示されているが、それより大きな数のス
トライピングバッファをシーケンシャルな方法で使用で
きることを理解されたい。また、上記のシーケンスは第
１のストライピングバッファ５０２以外のストライピン
グバッファから開始することもできることも理解された
い。
【００４７】本発明の動作方法の実施例を図６のフロー
チャートを使用して説明する。さて図６について述べる
と、ブロック６０２に示されるように、記憶装置１０６
の構成が受取られる。その後、ブロック６０４に示すよ
うに、第１のストライピングバッファ５０２が、まずデ
ータを受取るストライピングバッファとして選択され
る。その後データは、ブロック６０６によって示すよう
に、選択されたレジスタ内へゲートされる。本発明の実
施例では、選択された最初のレジスタは第１のストライ
ピングバッファ５０２内のレジスタ１である。
【００４８】次に、本発明は使用中の（入力用に選択さ
れるストライピングバッファ内の）レジスタ５１４全体
が一杯であるか、それともデータバス１１０を介して送
られるデータが最早存在しないかを判断する。これは判
断ブロック６１０によって示される。もしこれら両方の
質問に対する回答が”否”であれば、本発明はブロック
６０８に示すように、（入力用に選択されたストライピ
ングバッファ内の）次のレジスタを選択することにな
る。このプロセスは（入力用に選択されたストライピン
グバッファ内の）レジスタの全てが一杯になるか、デー
タバス１１０を介して送られるデータが最早存在しなく
なるまで繰返されることになろう。
【００４９】（入力用に選択されたストライピングバッ
ファ内の）レジスタ５１４の全てが一杯になるか、最早
データが送られない場合には、入力用に選択されたスト
ライピングバッファを何れもトグルして出力用に選択
し、逆の場合は逆である。このことはブロック６１２に
よって示される。かくして、もし第１のストライピング
バッファ５０２が入力用に選択され、第２のストライピ
ングバッファ５０３が出力用に選択される場合には、こ
の選択は逆になる。言いかえると、第２のストライピン
グバッファ５０３が先に出力用に選択されていれば、そ
の後入力用に選択される。
【００５０】ストライピングバッファが出力用に選択さ
れると、ブロック６１４により示されるように、そのレ
ジスタ５１４内のデータは適当な記憶装置１０６へ転送
される。このデータ転送と同時に、丁度入力用に選択さ
れたばかりのストライピングバッファは、ブロック６０
６、６０８、および６１０により示されるようにデータ
をそのレジスタ５１４内へ受取る。この入力出力用にス
トライピングバッファを交互させるプロセスはデータバ
ス１１０を介して最早データが送られなくなるまで続け
られる。
【００５１】図５はレジスタを活用する例を示したもの
であるが、図５に関して上記した実施例はレジスタ以外
の多数バッファを使用することによっても構成可能であ
ることを理解されたい。
【００５２】III. レジスタ選択制御部の構成要素及び
デュアルサイクルレジスタの実施例 本発明の実施例によって想定されるようなレジスタ選択
制御部５１６のより詳細を図７について論ずる。さて図
７について述べると、レジスタ選択制御部５１６は構成
レジスタ７０６、選択制御状態マシーン７０８、インタ
ーフェースアドレスレジスタ７０４（ IF ADR REG と略
称する）、およびデコードモジュール７０２より構成さ
れる。
【００５３】構成レジスタ７０６は、使用さるべき記憶
装置１０６の数に関する情報をある外部制御機構（図示
せず）から受取る。この情報は選択制御状態マシーン７
０８によって使用される。
【００５４】選択制御状態マシーン７０８は本発明の状
態を制御する。例えば、何れのレジスタ５１４へデータ
がゲートさるべきかを制御すると同時に、入力用に選択
されたストライピングバッファ内のレジスタ５１４が一
杯であるかどうかを追跡する。
【００５５】データがゲートさるべきレジスタの実際の
アドレスは、 IF ADR REG によって生成される。ストラ
イピングバッファの何れかの第１のレジスタがデータを
ゲートインする場合には、リセット信号（ＲＳＴ）がIF
ADR REG ７０４へ送られる。制御状態マシーン７０８
は、データが次のレジスタによって順次ゲートインされ
る毎に IF ADR REG７０４へハイ信号（＋１）を送る。
【００５６】IF ADR REG ７０４の出力はライン７１２
を介して選択制御状態マシーン７０８内へ送り帰される
ので、何れのレジスタが現在データをゲートインすべく
選択されているかを追跡することができる。 IF ADR RE
G ７０４の出力はまた、デコードモジュール７０２へも
送られる。またデコードモジュール７０２は、何れのス
トライピングバッファ（５０２又は５０３）が入力用に
選択されたかをデコードモジュール７０２へ指示するバ
ッファ選択ライン７１０も受け入れる。
【００５７】デコードモジュール７０２によってレジス
タアドレスライン７２４とバッファ選択ライン７１０か
ら受取られた信号の組合せは、デコードモジュール７０
２に対して正確に何れのレジスタがデータをゲートイン
するべきかを示す。これらの信号を受取ると、デコード
モジュール７０２は信号を制御バス３０８を介して選択
レジスタへ送り、データをゲートインする。
【００５８】本発明のいくつかの実施例は、各レジスタ
５１４がその総データ容量の一定部分（例えばワードも
しくはバイト）によってアドレス指定可能となるように
想定している。このようにして、各レジスタが何度も反
復して選択され、全てのレジスタが満たされるまで小量
のデータをゲートインするように、データはこれらのレ
ジスタ内へゲートされる。他の実施例は、データがレジ
スタ内へゲートされる毎に、そのレジスタはそのデータ
容量へ満たされるように想定されている。従って、何度
も反復することは必ずしも必要ではない。これらの後者
の実施例では、デコードモジュール７０２のアドレッシ
ング能力は小さいことが必要である。但し、データバス
１１０の幅が比較的小さく（例えば、１バイト又は直列
伝送）データバス１１０からのデータ速度がすこぶる高
速である場合には前者の実施例は有利であるかもしれな
い。
【００５９】何れのレジスタがデータをゲートインする
べきかを指示する制御バス３０８を使用する他に、本発
明の実施例はデータインゲートライン７２０を使用する
ことを想定している。データインゲートライン７２０は
タイミング信号として使用され、選択されたレジスタを
して実際にデータをゲートインする。
【００６０】ストライピングされたデータを多数の記憶
装置１０６に対して並行に転送する場合、多数の信号を
同時に切替えようと試みる際に種々の問題が生じ得る。
これらの諸問題はインダクタンスのために不都合なノイ
ズが発生することを含む。本発明の実施例では、記憶装
置１０６に対するデータの転送をスタガリングする（ず
らす）ことによってこの同時切替えの問題を緩和する一
方、上記の利点を依然維持することができる。これらの
問題に取組む本発明の実施例を図７について説明する。
【００６１】再び図７について述べると、交互になった
ストライピングバッファを使用する構想が再び示されて
いる。更に、図７はまた、第１のマルチプレクサ・セッ
ト７１６と第２のマルチプレクサ・セット７１８を使用
する実施例も示す。これらのマルチプレクサ・セット
は、それぞれ第１のストライピングバッファ５０２と第
２のストライピングバッファ５０３に対応する。それぞ
れのマルチプレクサ・セットの内部には一連のマルチプ
レクサ７１４が存在する。本発明の実施例ではマルチプ
レクサ７１４の数はレジスタ５１４の数に対応する。
【００６２】ストライピングバッファ内のレジスタ５１
４が、（一杯になったかデータバス１１０からのデータ
が最早存在しないために）出力用に選択されると、スト
ライピングバッファ内の各レジスタ５１４からのデータ
の半分がまず転送される。かくして、各レジスタはデュ
アルサイクルモードで使用される。このため、ストライ
ピングバッファのレジスタ５１４からのデータの全てが
一時に記憶装置１０６へ転送された場合、発生する同時
切替え量が低下する。
【００６３】上記構想を実施するために、本発明の実施
例は、転送半選択ライン７２２を使用して、出力用に選
択されたストライピングバッファ内のレジスタの何れの
部分がデータを転送すべきかを指示するものと想定して
いる。かくして、マルチプレクサ７１４はバルブの役割
を演じ、それぞれのレジスタ５１４の最初の半分を開
き、その後、第２の半分を開く。図５について論じた実
施例の場合と同様、ストライピングバッファマルチプレ
クサ５１０は、出力用に選択されたストライピングバッ
ファ内のレジスタ５１４からのデータのみを記憶装置１
０６へ転送することができる。
【００６４】かくして、上記実施例では、マルチプレク
サ７１４は、まず、レジスタ５１４の最初の半分から、
次にその第２の半分からデータを転送する。然しなが
ら、レジスタ５１４はそれぞれマルチプレクサ７１４に
よって２より大きな数の部分に分割できることを理解さ
れたい。
【００６５】本発明の動作方法の実施例を図８のフロー
チャートを使用して解説する。図８について述べると、
ブロック８０２で示すように、構成レジスタ７０６がま
ずセットされる。ブロック８０４に示すように、第１の
ストライピングバッファ５０２が入力用に選択され、 I
F ADR REG ７０４がリセットされる。
【００６６】上記の発明の背景の部分で示したように、
データはデータバス１１０を介してバースト形で受取ら
れることが多い。かくして、本実施例ではブロック８０
６によって示すように、データバーストが待機されるこ
とになる。
【００６７】一たびデータバーストが開始されると、デ
ータはブロック８０８によって示されるように選択レジ
スタ内へゲートされる。このプロセスが開始されると、
第１のレジスタは第１のストライピングバッファ内のレ
ジスタ１であると想定される。
【００６８】本発明の実施例では、次のステップはデー
タをゲートインする次のレジスタを選択する作用を伴
う。このことはブロック８１０によって示されるよう
に、 IFADR REG ７０４を増分することによって行われ
る。その後、本発明は使用中の入力用に選択されたスト
ライピングバッファ内の全レジスタ５１４が一杯である
かどうかを判断する。これは判断ブロック８１２により
示される。判断ブロック８１４とブロック８０８により
示されるように、もしこれら全てのレジスタ５１４が一
杯でなくデータバーストが終了していなければ、データ
は選択レジスタ内へとゲートされることになろう。
【００６９】然しながら、もし入力用に選択されたスト
ライピングバッファ内のレジスタ５１４が一杯でない
が、バーストが終了した場合には、データは記憶装置１
０６へと転送されねばならない。これはデータバス１１
０を介して受取られるべきデータが最早存在しないため
である。その結果、本発明はデータバーストを再び待機
する８０６と同時にデータを記憶装置１０６へ転送する
ことになろう。
【００７０】本発明のある実施例においては上記プロセ
スは上記の如きもう１つのデータバーストを待機せずに
単に中断することになるものも存在することを理解され
たい。更に、本発明のある実施例ではデータがデータチ
ャネル１１０を介して定常的な流れで受取られるような
環境を想定している。かかる状況では、図８に関して論
じたプロセスはデータバーストを待機する必要が存在し
ない点で連続的なものとなろう。
【００７１】データを記憶装置１０６へ同時に転送する
ことに関して、レジスタ５１４の最初の半分が選択さ
れ、出力用に選択されたストライピングバッファ中のレ
ジスタ５１４からのデータは記憶装置１０６へ転送され
る。このことはブロック８２０により示される。その
後、レジスタ５１４の第２の半分が選択され、その第２
の半分中のデータはブロック８２２によって示されるよ
うに記憶装置１０６へ転送される。これらの実施例にお
けるデータは記憶装置１０６へ全く並行に転送される
が、それにもかかわらず、実質上同時に転送してパリテ
ィ情報の生成を容易にすることができる。
【００７２】判断ブロック８１２について再度言及する
と、もしレジスタ５１４全部が一杯の場合、ブロック８
１６によって示されるように、 IF ADRREG ７０４がリ
セットされ、ストライピングバッファの状態はトルグさ
れる（即ち、先に入力用に選択されたストライピングバ
ッファが今や出力用に選択され、逆の場合は逆であ
る）。出力用に選択されたストライピングバッファのレ
ジスタ５１４内のデータは、ブロック８２０と８２２に
よって示されるように記憶装置１０６へ転送される。
【００７３】ブロック８２０と８２２について発生する
作用と並行して、判断ブロック８１８により示されるよ
うに、本発明はデータバーストが終了したかどうかを見
るためにチェックする。この状況は、もし入力用に選択
されたストライピングバッファ内の全レジスタ５１４
が、データバス１１０から受取られるデータが停止した
時に一杯である場合に生ずることになろう。
【００７４】もし本発明がデータバーストが事実上終了
したと判断すれば、ブロック８０６により示されるよう
にもう１つのデータバーストを待機する。もしバースト
が終了していなければ、ブロック８０８で示されるよう
に、データは選択されたレジスタ内へゲートされる。本
発明の実施例では、この選択されたレジスタは入力用に
選択されるストライピングバッファ内の最初のレジスタ
であろう。
【００７５】IV. 特殊利点ならびに実施例 本発明の想定する特殊例は、データバス１１０がそれぞ
れ４バイト幅の２本のデータラインより構成されること
を伴う。そのため、本発明は同時に８バイトを受取るこ
とになる。また、これら実施例ではそれぞれのレジスタ
が８バイトの容量を有することも想定している。このよ
うにすることによって、データバス１１０を介して同時
に到着する８バイトの各々が選択レジスタ内へゲートさ
れると、そのデータはレジスタの容量一杯に満たされる
ことになる。そのため、入力用にレジスタ５１４を多数
反復して選択することは不要となる。
【００７６】上記実施例の一定の実施例では、レジスタ
５１４は”論理”レジスタのみで、それぞれ４個のスト
ライパーチップの間に物理的に均一に分割される。即
ち、もしそれぞれの論理レジスタが８バイトを有してお
れば、各レジスタの４分の１（即ち、２バイト）がそれ
ぞれのチップ上に発見されることになる。このことは同
時切替を更に軽減するために行われる。
【００７７】上記実施例におけるデータの編成と転送
は、図９（Ａ）と図９（Ｂ）について更に十分に説明す
ることができる。これら図面の両方に示されるデータは
１個のストライピングバッファからのデータを表わす。
【００７８】まず図９（Ｂ）について述べると、９個の
記憶装置が使用されているものと想定されている。従っ
て、９個のレジスタが使用されているわけである。
【００７９】同図より理解できるように、最初の８バイ
トはレジスタ１へ配置される。更に、これは８バイトが
データバス１１０を介して同時に送られたためである
（いいかえると、本例のデータバス１１０は８バイトの
幅を有する）。レジスタ２はその後、次の８バイトを取
得する等のことが行われる。
【００８０】データバス１１０がそれぞれのレジスタの
容量よりも小さな幅を有するような例では、データは先
の図に関して説明したように多数反復法を活用してレジ
スタへ分散させることができよう。更にこれらの例で
は、それぞれのレジスタが、次の入力用レジスタを選択
する前にその容量一杯まで満たされるように想定するこ
ともできる。
【００８１】データは論理レジスタ上に配置することが
できるが、データは物理的に上記の如くストライパーチ
ップ上に存在する。図９（Ｂ）によって示される実施例
では、ストライパーチップＡは論理レジスタ１からのバ
イト０と４を含み、ストライパーチップＢはバイト１と
５を含むことになろう。データが記憶装置１０６へ転送
されると、”サイクル１”と命名されたバイト群は、ま
ず、上記マルチプレクサ配列を使用して転送され、”サ
イクル２”と命名されたバイト群はその後に転送され
る。このようにすることによって、論理レジスタ内のデ
ータの半分はサイクル１中に効果的に転送され、その
際、残りのデータはサイクル２中に転送されることにな
る。
【００８２】図９（Ａ）は８個の記憶装置のみが使用さ
れると想定される点を除けば、図９（Ｂ）と同一であ
る。かくして、本図に示すようにレジスタ９には何らの
データも送られない。
【００８３】使用されるレジスタ５１４は極性保持フリ
ップフロップを含むことが先に示された。然しながら、
他の形式のフリップフロップを含むレジスタを使用でき
ることも理解されたい。デュアルポートＲＡＭの如き種
々のタイプのＲＡＭも使用することができよう。
【００８４】本発明の実施例では、本発明を支配する論
理はＡＳＩＣ ＶＬＳＩテクノロジーによって制御され
ることが想定されている。同様にして、多数の同一チッ
プを使用することも想定されている。例えば、本発明の
実施例は、それぞれの構成要素が、互いに調和して動作
する４個の同一チップの間に均一に分割されることも想
定している。このことによって各々がそれぞれのレジス
タの一部（上記した）を有する４個のストライパーチッ
プを使用する構想から、本発明に使用される全構成要素
の一部を有する４個のチップを使用する構想へと拡大さ
れる。
【００８５】本発明はソフトウエア例で実現可能である
ことを理解されたい。かかる実施例では、ソフトウエア
中で種々の構成要素とステップを実現することによって
本発明の機能を実行することになろう。今日利用可能
な、もしくは将来開発されるコンピュータソフトウエア
言語は何れも本発明のかかるソフトウエア例中で使用す
ることができる。
【００８６】
【発明の効果】上記に説明したように、本発明の方法
は、ＲＡＭの如き稠密バッファを使用する際に複雑なア
ドレッシング方式を必要とせずに、データをストライピ
ングして可変数の記憶装置を収納することが可能であ
る。従って、パリティデータの生成及び空間の保存（即
ち、最小量のバッファリングを活用すること）が容易に
なる。
【図面の簡単な説明】
【図１】多数の記憶装置を有する記憶設備のブロック線
図である。
【図２】稠密バッファの線図である。
【図３】本発明の実施例のハイレベルブロック線図であ
る。
【図４】本発明の実施例により想定される方法のハイレ
ベル工程系統図である。
【図５】デュアルストライピングバッファを有する本発
明の実施例のブロック線図である。
【図６】デュアルストライピングバッファが使用される
本発明の実施例により想定される方法の工程系統図であ
る。
【図７】デュアルサイクルレジスタを有する本発明の実
施例のブロック線図である。
【図８】デュアルサイクルレジスタが使用される本発明
の実施例により想定される方法の工程系統図である。
【図９】レジスタ内に記憶されたデータが種々の実施例
中で幾つかのストライパーチップ間に如何にして分割さ
れるかを示す線図である。
【符号の説明】
１０２ ホストコンピュータ １０４ ストライパー １０６ 記憶装置 １１０ データバス ３０８ 制御バス ３０２ バッファ選択制御部 ３０４ バッファ ３０６ 転送制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ジョゼフ ヤグリー、 ジュニ ア アメリカ合衆国13760、ニューヨーク州エ ンディコット、レオン ドライヴ 580 (72)発明者 マーク ジェイムズ ウォルスキ アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、ハゼル ドライヴ 116 (72)発明者 アンドリュー エドワード ペトルスキ アメリカ合衆国13760、ニューヨーク州エ ンディコット、ヴェスタル アヴェニュー 110、アパートメント イー２ (72)発明者 ジョゼフィン アン ボストン アメリカ合衆国12590、ニューヨーク州ワ ッピンガーズ フォールズ、ポーレッテ レイン 14 (56)参考文献 特開 昭61−62920（ＪＰ，Ａ)

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 データバスからのデータを可変数の記憶
    装置へストライピングするためのシステムであって、外部源によって送信されると共に 使用されるべき記憶装
    置の数を指示する信号を受信する記憶装置選択手段と、 複数のバッファを含み、データバスからゲートインされ
    たデータをバッファリングするデータ収集手段と、 前記記憶装置選択手段で受信された信号に呼応して、前
    記複数のバッファから選択されたバッファを選択する手
    段であって、前記選択されたバッファのそれぞれは使用
    されるべき前記記憶装置の１つに対応するようなバッフ
    ァ選択手段と、 前記バッファ選択手段に呼応して、データバスからのデ
    ータを前記選択されたバッファ内へシーケンシャルにス
    トライピングしてバッファリングされたデータを形成す
    るストライピング手段と、 前記選択されたバッファが一杯になった時を検出すると
    共に、データバスからのデータが最早送られない時を指
    示する検出手段と、 前記検出手段に呼応して、前記バッファリングされたデ
    ータを前記選択されたバッファから使用されるべき前記
    記憶装置全てへ並行に転送する転送手段と、を含み、 前記バッファ選択手段が前記ストライピング手段と前記
    転送手段を制御すること、 を含むデータのストライピングシステム。
  2. 【請求項２】 前記複数のバッファはレジスタから成る
    請求項１のデータのストライピングシステム。
  3. 【請求項３】 前記レジスタはそれぞれ、データバスの
    幅に等しいデータ容量を有する請求項２のデータのスト
    ライピングシステム。
  4. 【請求項４】 前記転送手段は、転送状態マシーンと、
    ストライピングバッファマルチプレクサとを備える請求
    項１のデータのストライピングシステム。
  5. 【請求項５】 データバスから可変数の記憶装置へデー
    タをストライピングするシステムであって、使用されるべき 記憶装置の数を指示する信号を受取る記
    憶装置選択手段と、 それぞれが複数のバッファを含みデータバスからゲート
    インされたデータをバッファリングする２個のデータ収
    集手段と、 前記記憶装置選択手段に呼応して、前記複数のバッファ
    から選択されたバッファを選択する手段であって、前記
    データ収集手段の各々における前記選択されたバッファ
    の各々が、使用されるべき前記記憶装置の１つに対応す
    るようなバッファ選択手段と、 前記データ収集手段の１つを交互に入力用に選択する一
    方、前記データ収集手段の他方を出力用に選択するため
    のトグル手段と、 前記バッファ選択手段に呼応して、データバスから前記
    トグル手段によって入力用に選択された前記データ収集
    手段内の前記選択バッファ内へデータをゲートインする
    手段であって、データバスからのデータは入力用に選択
    された前記データ収集手段内の前記選択バッファ内へシ
    ーケンシャルにゲートされてバッファリングされたデー
    タを構成するようなゲーティング手段と、 入力用に選択された前記データ収集手段内の選択バッフ
    ァが何時データで一杯になったかを検出し、入力用に選
    択された前記データ収集手段内の前記選択バッファへ入
    力用データバスから最早データが送られない時を指示す
    る手段であって、前記入力用に選択されたデータ収集手
    段内の選択バッファが一杯であるか、データバスから送
    られるデータが最早存在しない時に、前記トグル手段が
    入力用に選択された前記データ収集手段を選択して出力
    用に選択されるようにし、出力用に選択された前記デー
    タ収集手段が入力用に選択されるようにする検出手段
    と、 前記トグル手段に呼応して、出力用に選択された前記デ
    ータ収集手段内の前記バッファリングされたデータを前
    記使用されるべき全記憶装置に対して並行に転送する手
    段であって、前記ゲーティング手段と並行して機能する
    ような転送手段と、 を含むデータのストライピングシステム。
  6. 【請求項６】 前記複数のバッファの各々の部分は個別
    的にアドレッシング可能な請求項５のデータのストライ
    ピングシステム。
  7. 【請求項７】 前記複数のバッファはレジスタから成る
    請求項５のデータのストライピングシステム。
  8. 【請求項８】 前記レジスタはそれぞれ、データバスの
    幅に等しいデータ容量を有する請求項６のデータのスト
    ライピングシステム。
  9. 【請求項９】 前記ゲーティング手段は、ＡＳＩＣ Ｖ
    ＬＳＩテクノロジーを使用して制御される請求項５のデ
    ータのストライピングシステム。
  10. 【請求項１０】 データバスから可変数の記憶装置へデ
    ータをストライピングするシステムであって、 使用されるべき記憶装置の数を指示する信号を受取る記
    憶装置選択手段と、 それぞれが複数のバッファを含みデータバスからゲート
    インされたデータをバッファリングする２個のデータ収
    集手段と、 前記記憶装置選択手段に呼応して、前記複数のバッファ
    から選択されたバッファを選択する手段であって、前記
    データ収集手段の各々における前記選択されたバッファ
    の各々が、使用されるべき前記記憶装置の１つに対応す
    るようなバッファ選択手段と、 前記データ収集手段の１つを交互に入力用に選択する一
    方、前記データ収集手段の他方を出力用に選択するため
    のトグル手段と、 前記バッファ選択手段に呼応して、データバスから前記
    トグル手段によって入力用に選択された前記データ収集
    手段内の前記選択バッファ内へデータをゲートインする
    手段であって、データバスからのデータは入力用に選択
    された前記データ収集手段内の前記選択バッファ内へシ
    ーケンシャルにゲートされてバッファリングされたデー
    タを構成するようなゲーティング手段と、 入力用に選択された前記データ収集手段内の選択バッフ
    ァが何時データで一杯になったかを検出し、入力用に選
    択された前記データ収集手段内の前記選択バッファへ入
    力用データバスから最早データが送られない時を指示す
    る手段であって、前記入力用に選択されたデータ収集手
    段内の選択バッファが一杯であるか、データバスから送
    られるデータが最早存在しない時に、前記トグル手段が
    入力用に選択された前記データ収集手段を選択して出力
    用に選択されるようにし、出力用に選択された前記デー
    タ収集手段が入力用に選択されるようにする検出手段
    と、 前記トグル手段に呼応して、出力用に選択された前記デ
    ータ収集手段内の前記バッファリングされたデータを使
    用されるべき前記記憶装置全てへ転送する手段であっ
    て、前記バッファリングされたデータの転送は、出力用
    に選択された前記データ収集手段の前記バッファリング
    されたデータの一定部分のみが一時に転送されるように
    スタガリングされており、前記ゲーティング手段と並行
    して機能するような転送手段と、 を含むデータのストライピングシステム。
  11. 【請求項１１】 前記複数のバッファはレジスタから成
    る請求項１０のデータのストライピングシステム。
  12. 【請求項１２】 前記レジスタはそれぞれ、データバス
    の幅に等しいデータ容量を有する請求項１１のデータの
    ストライピングシステム。
  13. 【請求項１３】 前記レジスタは複数のストライパーチ
    ップ間で物理的に分割される請求項１１のデータのスト
    ライピングシステム。
  14. 【請求項１４】 前記複数のバッファの各部分が個別的
    にアドレッシング可能である請求項１０のデータのスト
    ライピングシステム。
  15. 【請求項１５】 前記バッファリングされたデータがマ
    ルチプレクサを使用してスタガリングされる請求項１０
    のデータのストライピングシステム。
  16. 【請求項１６】 データバスから可変数の記憶装置へデ
    ータをストライピングする方法であって、 （１）外部源より送信されると共に使用さるべき記憶装
    置の数を指示する信号を受信するステップと、 （２）前記受信された信号に応答してバッファ選択手段
    により使用さるべき記憶装置にそれぞれ対応する複数の
    バッファからバッファをシーケンシャルに選択するステ
    ップと、 （３）データバスから送られるデータをストライピング
    手段により前記ステップ（２）の前記選択されたバッフ
    ァ内へストライピングして、バッファリングされたデー
    タを構成するステップと、 （４）前記ステップ（２）の前記複数バッファの各々が
    データで一杯になるか、データバスから入力用に送られ
    るデータが最早存在しなくなるまで、前記ステップ
    （２）と（３）を繰返すステップと、 （５）前記ステップ（２）の前記複数のバッファから前
    記バッファリングされたデータの少なくとも一部分を転
    送手段により記憶装置へ並行に転送するステップと、を含み、 前記バッファ選択手段が前記ストライピング手段及び前
    記転送手段を制御すること、 を含むデータのストライピング方法。
  17. 【請求項１７】 前記ステップ（３）は前記選択された
    バッファの容量に等しいデータをゲートするステップを
    更に含む請求項１６のデータのストライピング方法。
  18. 【請求項１８】 前記ステップ（２）は、前記複数のバ
    ッファとして複数のレジスタを使用するステップを更に
    含む請求項１６のデータのストライピング方法。
  19. 【請求項１９】 前記ステップ（３）は、前記複数のバ
    ッファの各部分に対して個別的にアドレッシングするス
    テップを更に含む請求項１６のデータのストライピング
    方法。
  20. 【請求項２０】 データバスからデータを可変数の記憶
    装置へストライピングする方法において、 （１）使用さるべき記憶装置の数を受取るステップと、 （２）それぞれが複数のバッファを含む複数のストライ
    ピングバッファから、入力用の１つもしくはそれ以上の
    ストライピングバッファと、出力用の１つもしくはそれ
    以上のストライピングバッファとを選択するステップ
    と、 （３）入力用に選択された前記１つもしくはそれ以上の
    ストライピングバッファからバッファをシーケンシャル
    に選択するステップと、 （４）データバスから送られるデータを前記ステップ
    （２）の前記バッファ内へゲートして、バッファリング
    されたデータを構成するステップと、 （５）前記ステップ（２）の複数のバッファの各々がデ
    ータで一杯になるか、データバスから入力用に送られる
    データが最早存在しなくなるまで、前記ステップ（３）
    と（４）を繰返すステップと、 （６）前記複数のストライピングバッファをトグルし、
    その際、入力用に選択された前記１つもしくはそれ以上
    のストライピングバッファが出力用に選択され、出力用
    に選択された１つもしくはそれ以上のストライピングバ
    ッファが入力用に選択されるステップと、 （７）出力用に選択された前記１つもしくはそれ以上の
    ストライピングバッファの前記複数のバッファから、前
    記ステップ（３）〜（５）と平行して前記バッファリン
    グされたデータを転送するステップと、 を含むデータのストライピング方法。
  21. 【請求項２１】 前記ステップ（４）は、前記選択され
    たバッファの容量に等しいデータをゲートするステップ
    を含む請求項２０のデータのストライピング方法。
  22. 【請求項２２】 前記ステップ（３）は、前記複数のバ
    ッファとして複数のレジスタを使用するステップを含む
    請求項２０のデータのストライピング方法。
  23. 【請求項２３】 前記ステップ（４）は、前記複数のバ
    ッファの各部分を個別的にアドレッシングするステップ
    を含む請求項２０のデータのストライピング方法。
JP3350097A 1991-02-04 1991-12-10 データのストライピングシステム及び方法 Expired - Fee Related JPH0769770B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/650,566 US5276808A (en) 1991-02-04 1991-02-04 Data storage buffer system and method
US650566 1991-02-04

Publications (2)

Publication Number Publication Date
JPH04304546A JPH04304546A (ja) 1992-10-27
JPH0769770B2 true JPH0769770B2 (ja) 1995-07-31

Family

ID=24609424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3350097A Expired - Fee Related JPH0769770B2 (ja) 1991-02-04 1991-12-10 データのストライピングシステム及び方法

Country Status (4)

Country Link
US (1) US5276808A (ja)
EP (1) EP0498065B1 (ja)
JP (1) JPH0769770B2 (ja)
DE (1) DE69125815T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307617A (ja) * 1992-04-28 1993-11-19 Mitsubishi Electric Corp 半導体装置
US5473755A (en) * 1992-06-01 1995-12-05 Intel Corporation System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
WO1994003857A1 (en) * 1992-08-10 1994-02-17 Advanced Logic Research, Inc. Computer interface for concurrently performing plural seeks on plural disk drives
US5623669A (en) * 1993-07-21 1997-04-22 International Business Machines Corporation High speed online copy of partitioned data
US5671439A (en) * 1995-01-10 1997-09-23 Micron Electronics, Inc. Multi-drive virtual mass storage device and method of operating same
US5745915A (en) * 1995-03-17 1998-04-28 Unisys Corporation System for parallel reading and processing of a file
US5966733A (en) * 1997-06-24 1999-10-12 Hewlett-Packard Company Optimizing data movement with hardware operations
DE602004013977D1 (de) 2003-07-02 2008-07-03 Nxp Bv Einzelspeicher mit mehrfach-schieberegisterfunktionalität
US20130191569A1 (en) * 2012-01-25 2013-07-25 Qualcomm Incorporated Multi-lane high-speed interfaces for high speed synchronous serial interface (hsi), and related systems and methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1354827A (en) * 1971-08-25 1974-06-05 Ibm Data processing systems
US3896417A (en) * 1973-11-30 1975-07-22 Bell Telephone Labor Inc Buffer store using shift registers and ultrasonic delay lines
US4071887A (en) * 1975-10-30 1978-01-31 Motorola, Inc. Synchronous serial data adaptor
US4408181A (en) * 1979-04-10 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Document data filing/retrieval system
US4463421A (en) * 1980-11-24 1984-07-31 Texas Instruments Incorporated Serial/parallel input/output bus for microprocessor system
US4510581A (en) * 1983-02-14 1985-04-09 Prime Computer, Inc. High speed buffer allocation apparatus
JPS6025090A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd 磁気バブルメモリ装置
US4860244A (en) * 1983-11-07 1989-08-22 Digital Equipment Corporation Buffer system for input/output portion of digital data processing system
JPS6162920A (ja) * 1984-09-05 1986-03-31 Hitachi Ltd 磁気デイスク装置システム
US4747038A (en) * 1984-10-04 1988-05-24 Honeywell Bull Inc. Disk controller memory address register
US4807184A (en) * 1986-08-11 1989-02-21 Ltv Aerospace Modular multiple processor architecture using distributed cross-point switch
US4866601A (en) * 1987-09-24 1989-09-12 Ncr Corporation Digital data bus architecture for computer disk drive controller
US5089951A (en) * 1987-11-05 1992-02-18 Kabushiki Kaisha Toshiba Microcomputer incorporating memory
US4991084A (en) * 1988-02-05 1991-02-05 International Business Machines Corporation N×M round robin order arbitrating switching matrix system
US4903240A (en) * 1988-02-16 1990-02-20 Tektronix, Inc. Readout circuit and method for multiphase memory array
US4956771A (en) * 1988-05-24 1990-09-11 Prime Computer, Inc. Method for inter-processor data transfer

Also Published As

Publication number Publication date
EP0498065A2 (en) 1992-08-12
DE69125815D1 (de) 1997-05-28
EP0498065B1 (en) 1997-04-23
US5276808A (en) 1994-01-04
EP0498065A3 (en) 1993-03-24
DE69125815T2 (de) 1997-10-23
JPH04304546A (ja) 1992-10-27

Similar Documents

Publication Publication Date Title
US5185876A (en) Buffering system for dynamically providing data to multiple storage elements
US5822251A (en) Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
US6421274B1 (en) Semiconductor memory device and reading and writing method thereof
US5844855A (en) Method and apparatus for writing to memory components
JP5927263B2 (ja) ホストコンピュータシステムとメモリとの間の通信方法およびメモリ
US5289418A (en) Memory apparatus with built-in parity generation
US6031787A (en) Apparatus for providing additional latency for synchronously accessed memory
JPH0363096B2 (ja)
KR20100077026A (ko) 직렬 인터페이스 ｎａｎｄ
JP2004005613A (ja) 専用フラッシュコントローラを使用してフラッシュベースストレージシステムの性能を改善するための方法
JPS6362054A (ja) 多チャンネル・メモリ・アクセス回路
JPH08129890A (ja) 半導体記憶装置
JPH0769770B2 (ja) データのストライピングシステム及び方法
US6560669B1 (en) Double data rate synchronous memory with block-write
JP2998995B2 (ja) ブロックアクセスアプリケーションのための半導体メモリ装置
EP0437160B1 (en) Main storage memory cards having single bit set and reset functions
EP0036483B1 (en) Information transfer between a main storage and a cyclic bulk memory in a data processing system
JPH02120960A (ja) データを転送するためのおよびデータ転送周期の期間を減少させるための方法
JPH0256760B2 (ja)
KR100571435B1 (ko) 메모리 디바이스 및 그 어드레스 지정 방법
US5875458A (en) Disk storage device
JP2917188B2 (ja) アレイ型ディスクシステムにおける書き込み制御方式
JP2577604Y2 (ja) 画像メモリ・データ演算装置
JPH07319840A (ja) マルチｃｐｕ装置
JP2707723B2 (ja) Ｆｄｄの状態設定回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees