JPH0769873B2 - コンピユータのためのメモリ装置及びメモリ構成方法 - Google Patents
コンピユータのためのメモリ装置及びメモリ構成方法Info
- Publication number
- JPH0769873B2 JPH0769873B2 JP1299891A JP29989189A JPH0769873B2 JP H0769873 B2 JPH0769873 B2 JP H0769873B2 JP 1299891 A JP1299891 A JP 1299891A JP 29989189 A JP29989189 A JP 29989189A JP H0769873 B2 JPH0769873 B2 JP H0769873B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- block
- checksum
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 この発明は、一般的には、フエイル・セーフ・コンピユ
ータ・メモリに関する。より詳しくは、この発明は、負
荷平衡されたフエイル・セーフ・メモリを与えるため
に、チエツクサム・ブロツクをメモリ・モジユールに亙
つてアドレツシング機構が分配し、メモリ・モジユール
の故障の後は、アドレツシング機構が残りのメモリ・ブ
ロツクに亙つてチエツクサム・ブロツクを再分配し、以
て、負荷平衡に近いフエイル・セーフ・メモリを与え
る、フエイル・セーフ・モジユラー・メモリに使用され
る方法及び装置を提供するものである。
ータ・メモリに関する。より詳しくは、この発明は、負
荷平衡されたフエイル・セーフ・メモリを与えるため
に、チエツクサム・ブロツクをメモリ・モジユールに亙
つてアドレツシング機構が分配し、メモリ・モジユール
の故障の後は、アドレツシング機構が残りのメモリ・ブ
ロツクに亙つてチエツクサム・ブロツクを再分配し、以
て、負荷平衡に近いフエイル・セーフ・メモリを与え
る、フエイル・セーフ・モジユラー・メモリに使用され
る方法及び装置を提供するものである。
B.従来技術 コンピユータの能力と可用性に対する必要条件が増大す
るにつれて、計算及び可用性の必要条件をサポートする
ために複数のプロセツサを相互接続することが益々重要
になつてきた。典型的には、複数のプロセツサは、相互
接続ネツトワークを通じて複数の共用メモリ・モジユー
ルに接続される。そのようなシステムの可用性条件を満
たすためには、あるメモリモジユールの障害がそのモジ
ユールに含まれているデータの遺失をもたらしたり、シ
ステム全体の障害を引き起こしたりしない、ということ
が絶対条件である。
るにつれて、計算及び可用性の必要条件をサポートする
ために複数のプロセツサを相互接続することが益々重要
になつてきた。典型的には、複数のプロセツサは、相互
接続ネツトワークを通じて複数の共用メモリ・モジユー
ルに接続される。そのようなシステムの可用性条件を満
たすためには、あるメモリモジユールの障害がそのモジ
ユールに含まれているデータの遺失をもたらしたり、シ
ステム全体の障害を引き起こしたりしない、ということ
が絶対条件である。
モジユラー・メモリ中のモジユール障害に対する許容性
は、モジユールのうちの１つを、他のモジユールのデー
タのチエツクサムを含むチエツクサム・モジユールとし
て宣言することによつて達成される。すると、モジユー
ル障害の際には、失われたデータが再構成される前に、
２つ以上のメモリ・モジユールが故障していないという
仮定の下で、残りのモジユールとチエツクサム・モジユ
ールから失われたデータを再構成することができる。も
し、チエツクサム・モジユールが故障したなら、チエツ
クサムは、他のモジユール中のデータから再構成するこ
とができる。そして、メモリの更新の度に、チエツクサ
ム・メモリ中のチエツクサムは再構成する必要がある。
は、モジユールのうちの１つを、他のモジユールのデー
タのチエツクサムを含むチエツクサム・モジユールとし
て宣言することによつて達成される。すると、モジユー
ル障害の際には、失われたデータが再構成される前に、
２つ以上のメモリ・モジユールが故障していないという
仮定の下で、残りのモジユールとチエツクサム・モジユ
ールから失われたデータを再構成することができる。も
し、チエツクサム・モジユールが故障したなら、チエツ
クサムは、他のモジユール中のデータから再構成するこ
とができる。そして、メモリの更新の度に、チエツクサ
ム・メモリ中のチエツクサムは再構成する必要がある。
このことは、単一の順次的メモリ要求ストリームしか発
生しない単一プロセツサの場合には現実的に利用できる
スキームであるかもしれないが、チエツクサムは、書き
込みの度毎に更新されるので、単一チエツクサム・モジ
ユールは、高速で同時的な多重メモリ書き込み要求スト
リームを発生する多重プロセツサ・システムにはボトル
ネツクであることがわかつている。このため、複数のプ
ロセツサによつて同時にアクセス可能であり、そのデー
タを、あるモジユールの障害の場合に再構成することが
できるようなフエイル・セーフ・メモリが必要とされ
る。さらに、システムに対するメモリ・モジユールの統
合または除去が容易でなくてはならない。
生しない単一プロセツサの場合には現実的に利用できる
スキームであるかもしれないが、チエツクサムは、書き
込みの度毎に更新されるので、単一チエツクサム・モジ
ユールは、高速で同時的な多重メモリ書き込み要求スト
リームを発生する多重プロセツサ・システムにはボトル
ネツクであることがわかつている。このため、複数のプ
ロセツサによつて同時にアクセス可能であり、そのデー
タを、あるモジユールの障害の場合に再構成することが
できるようなフエイル・セーフ・メモリが必要とされ
る。さらに、システムに対するメモリ・モジユールの統
合または除去が容易でなくてはならない。
次に、上述の問題に対する従来技術の解決策を見てみよ
う。
う。
米国特許第3876978号においては、１つのデイスク・メ
モリが他のデイスク・メモリ中にあるデータのチエツク
サムを記憶する。そして、データが更新される毎に、チ
エツクサム・モジユール中の対応チエツクサムを更新し
なくてはならない。それゆえ、チエツクサム・デイスク
に対する書き込みトラフイツクは、他の全てのデイスク
に対する書き込みトラフイツクの総和であり、このこと
は、チエツクサム・デイスクにおける（性能）ボトルネ
ツクにつながる。本発明は、このボトルネツクを正確に
解消させるのである。
モリが他のデイスク・メモリ中にあるデータのチエツク
サムを記憶する。そして、データが更新される毎に、チ
エツクサム・モジユール中の対応チエツクサムを更新し
なくてはならない。それゆえ、チエツクサム・デイスク
に対する書き込みトラフイツクは、他の全てのデイスク
に対する書き込みトラフイツクの総和であり、このこと
は、チエツクサム・デイスクにおける（性能）ボトルネ
ツクにつながる。本発明は、このボトルネツクを正確に
解消させるのである。
米国特許第3742459号には、各メモリ・ワード毎に固定
サイズのコードワードが生成されるようなスキームが記
述されている。これにおいては、複数のコードワードが
メモリの１つの位置にパツクされている。そして、１つ
のメモリ位置にパツクすることができるコードワードの
最大の数が、コードワードを記憶するために必要な余分
のメモリの量を決定する。それとは対照的に、本発明
は、任意の数のワードが、障害許容のための冗長情報を
記憶するための同一の余分のワードを共有することを可
能ならしめる。米国特許第3742459号と本願発明との間
の別の根本的な差異は、次のようなものである。すなわ
ち、その米国特許にあつては、データのあるワードのエ
ラー訂正コードが、過度的な障害によつて引き起こされ
たワード中のいくつかのエラーを訂正することができる
ようなものである。そして、そのデータ・ワードが位置
するメモリ・モジユールが完全に故障してしまうか、ま
たは、ワードのある数以上のビツトが誤つていると、こ
のスキームは最早、データを回復することができない。
これとは対照的に、本発明は、モジユール全体の障害に
厳密に対処するように構成されている。
サイズのコードワードが生成されるようなスキームが記
述されている。これにおいては、複数のコードワードが
メモリの１つの位置にパツクされている。そして、１つ
のメモリ位置にパツクすることができるコードワードの
最大の数が、コードワードを記憶するために必要な余分
のメモリの量を決定する。それとは対照的に、本発明
は、任意の数のワードが、障害許容のための冗長情報を
記憶するための同一の余分のワードを共有することを可
能ならしめる。米国特許第3742459号と本願発明との間
の別の根本的な差異は、次のようなものである。すなわ
ち、その米国特許にあつては、データのあるワードのエ
ラー訂正コードが、過度的な障害によつて引き起こされ
たワード中のいくつかのエラーを訂正することができる
ようなものである。そして、そのデータ・ワードが位置
するメモリ・モジユールが完全に故障してしまうか、ま
たは、ワードのある数以上のビツトが誤つていると、こ
のスキームは最早、データを回復することができない。
これとは対照的に、本発明は、モジユール全体の障害に
厳密に対処するように構成されている。
米国特許第4459658号においては、データベース回復が
シヤドー・ページングによつて実現されるような、デー
タベース中の自由リストを回復するスキームが記述され
ている。このスキームは、ACM Transaction on Databa
se Systems,Vol.2,No.1,March 1977,pp.91−104のR.A.L
orieによる、「大規模セグメント・データベース・シス
テムにおける物理的完全性（Physical Integrity in a
Large Segmented Database）」と題する刊行物で概要説
明されている。このスキームにおいては、各データ項目
が２つの異なる媒体（主記憶及びデイスク）上の２つの
異なるメモリ位置に複写されており、よつてメモリの必
要量を２倍にしている。これとは対照的に、本発明は、
冗長情報を記憶するために、もともとのメモリ・サイズ
の一部しか使用しない。
シヤドー・ページングによつて実現されるような、デー
タベース中の自由リストを回復するスキームが記述され
ている。このスキームは、ACM Transaction on Databa
se Systems,Vol.2,No.1,March 1977,pp.91−104のR.A.L
orieによる、「大規模セグメント・データベース・シス
テムにおける物理的完全性（Physical Integrity in a
Large Segmented Database）」と題する刊行物で概要説
明されている。このスキームにおいては、各データ項目
が２つの異なる媒体（主記憶及びデイスク）上の２つの
異なるメモリ位置に複写されており、よつてメモリの必
要量を２倍にしている。これとは対照的に、本発明は、
冗長情報を記憶するために、もともとのメモリ・サイズ
の一部しか使用しない。
米国特許第3737870号においては、エンコードされたｍ
×ｎビツト・ワードを記憶するために、ｍ＋ｓのｎビツ
ト・メモリ・モジユールが使用される。モジユールの障
害を保護するために、ビツト・パリテイが使用される。
もしモジユールの故障が検出されたなら、パリテイが破
られていることがあるので、パリテイ・チエツクがター
ンオフされる。そして、残りの故障していないモジユー
ルからのビツトが読み取られ、スペアのビツトがメモリ
に統合され、パリテイが再計算されてメモリの内容全体
がモジユールの新しい構成（故障していないモジユール
及びスペア）に再書込みされる。これにおいては、モジ
ユール障害が生じるとメモリの内容を訂正し、スペア・
モジユールのうちの１つを、故障によつて失われたばか
りのモジユールに書き換えるために自動的にもつてくる
ものである。このスキームは、どれかのプロセツサから
のメモリ要求毎にすべてのメモリがアクセスされる必要
があるので、複数のプロセツサの場合、メモリに性能的
なボトルネツクを呈する。
×ｎビツト・ワードを記憶するために、ｍ＋ｓのｎビツ
ト・メモリ・モジユールが使用される。モジユールの障
害を保護するために、ビツト・パリテイが使用される。
もしモジユールの故障が検出されたなら、パリテイが破
られていることがあるので、パリテイ・チエツクがター
ンオフされる。そして、残りの故障していないモジユー
ルからのビツトが読み取られ、スペアのビツトがメモリ
に統合され、パリテイが再計算されてメモリの内容全体
がモジユールの新しい構成（故障していないモジユール
及びスペア）に再書込みされる。これにおいては、モジ
ユール障害が生じるとメモリの内容を訂正し、スペア・
モジユールのうちの１つを、故障によつて失われたばか
りのモジユールに書き換えるために自動的にもつてくる
ものである。このスキームは、どれかのプロセツサから
のメモリ要求毎にすべてのメモリがアクセスされる必要
があるので、複数のプロセツサの場合、メモリに性能的
なボトルネツクを呈する。
米国特許第3436737号においては、ワード毎にｎビツト
の情報を記憶するために、ｎ個のメモリ・モジユールと
ともにｓ個のスペア・モジユールを使用することが提案
されている。これにおいては、ワードの各ビツトが別々
のメモリ・モジユールに記憶される。そして、ｓ＋ｎビ
ツトが、エラー訂正または検出のためのｓビツトによつ
てエンコードされたｎビツト・ワードをあらわす。モジ
ユール障害の場合、残りのモジユールから利用可能なビ
ツトが、ワードを再構成するために使用される。これの
場合も、メモリ要求毎にｓ＋ｎのすべてのメモリ・モジ
ユールがアクセスされなくてはならず、以て、本願発明
によつて与えられるような、複数のプロセツサからの同
時的な要求にサービスすることが阻止されてしまう。
の情報を記憶するために、ｎ個のメモリ・モジユールと
ともにｓ個のスペア・モジユールを使用することが提案
されている。これにおいては、ワードの各ビツトが別々
のメモリ・モジユールに記憶される。そして、ｓ＋ｎビ
ツトが、エラー訂正または検出のためのｓビツトによつ
てエンコードされたｎビツト・ワードをあらわす。モジ
ユール障害の場合、残りのモジユールから利用可能なビ
ツトが、ワードを再構成するために使用される。これの
場合も、メモリ要求毎にｓ＋ｎのすべてのメモリ・モジ
ユールがアクセスされなくてはならず、以て、本願発明
によつて与えられるような、複数のプロセツサからの同
時的な要求にサービスすることが阻止されてしまう。
本出願人に係る、1987年７月２日出願の米国特許出願第
068862号においては、チエツクサム・スキームをもつメ
モリのモジユラー構成が記述されている。これにおい
は、どれかのメモリ位置が更新される毎に、この位置に
対応するチエツクサムもチエツクサム中で更新されなく
てはならない。チエツクサムに対する書き込みトラフイ
ツクは、すべてのデータ・モジユールに対する書き込み
トラフイツクの総和である。それゆえ、すべてのモジユ
ールを設計するのに同一の技術が使用されているなら、
チエツクサム・モジユールは、ある相当な利用レベルで
ボトルネツクである。それの代替案は、より高位グレー
ドの技術のチエツクサム・モジユールを形成し、それに
追加的な帯域を与えることである。しかし、それはメモ
リのコストを増大させてしまう。
068862号においては、チエツクサム・スキームをもつメ
モリのモジユラー構成が記述されている。これにおい
は、どれかのメモリ位置が更新される毎に、この位置に
対応するチエツクサムもチエツクサム中で更新されなく
てはならない。チエツクサムに対する書き込みトラフイ
ツクは、すべてのデータ・モジユールに対する書き込み
トラフイツクの総和である。それゆえ、すべてのモジユ
ールを設計するのに同一の技術が使用されているなら、
チエツクサム・モジユールは、ある相当な利用レベルで
ボトルネツクである。それの代替案は、より高位グレー
ドの技術のチエツクサム・モジユールを形成し、それに
追加的な帯域を与えることである。しかし、それはメモ
リのコストを増大させてしまう。
米国特許第4092732号においては、アクセスの単位が１
レコードである。そして、１つのレコードが複数のセグ
メントに分割され、チエツクサム・セグメントが付与さ
れる。このレコード・セグメントとチエツクサムは、異
なるデイスク・ドライブ上にある。このとき、任意の読
み取りまたは書き込みアクセス毎に、全てのセグメント
が読み書きされる。このことは、１つのアクセスが、レ
コード・セグメント・ドライブとチエツクサム・ドライ
ブのめいめいで、シーク＋潜在＋転送時間をもたらすこ
とを意味する。このことは、デイスク上の大きい負荷と
スループツトの低下につながる。これに対して、本発明
のアクセスの単位は、単一のメモリ・モジユールに配置
されているデータのブロツクである。そのブロツクの組
は、いくつかの異なるメモリ・モジユール上に配置され
た共通のチエツクサムをもつ。このとき、各アクセス
は、アクセスされているメモリ・モジユールとチエツク
サム・モジユールにのみ関与する。このスキームの相違
は、著しい性能上の差異につながる。
レコードである。そして、１つのレコードが複数のセグ
メントに分割され、チエツクサム・セグメントが付与さ
れる。このレコード・セグメントとチエツクサムは、異
なるデイスク・ドライブ上にある。このとき、任意の読
み取りまたは書き込みアクセス毎に、全てのセグメント
が読み書きされる。このことは、１つのアクセスが、レ
コード・セグメント・ドライブとチエツクサム・ドライ
ブのめいめいで、シーク＋潜在＋転送時間をもたらすこ
とを意味する。このことは、デイスク上の大きい負荷と
スループツトの低下につながる。これに対して、本発明
のアクセスの単位は、単一のメモリ・モジユールに配置
されているデータのブロツクである。そのブロツクの組
は、いくつかの異なるメモリ・モジユール上に配置され
た共通のチエツクサムをもつ。このとき、各アクセス
は、アクセスされているメモリ・モジユールとチエツク
サム・モジユールにのみ関与する。このスキームの相違
は、著しい性能上の差異につながる。
C.発明が解決しようとする問題点 この発明の目的は、完全に単一の技術から実現されたと
きにさえも良好な性能をもつメモリ・ユニツトの全体的
な障害の場合にデータの再構成を可能ならしめるフエイ
ル・セーフ・メモリ・システムを提供することにある。
きにさえも良好な性能をもつメモリ・ユニツトの全体的
な障害の場合にデータの再構成を可能ならしめるフエイ
ル・セーフ・メモリ・システムを提供することにある。
この発明の他の目的は、多重プロセツサ・システムにお
ける使用に適したフエイル・セーフ・メモリ・システム
を提供することにある。
ける使用に適したフエイル・セーフ・メモリ・システム
を提供することにある。
この発明のさらに他の目的は、チエツクサムを書くこと
によつて引き起こされるボトルネツクを低減するチエツ
クサム方法を使用したフエイル・セーフ・メモリ・ユニ
ツトを提供することにある。
によつて引き起こされるボトルネツクを低減するチエツ
クサム方法を使用したフエイル・セーフ・メモリ・ユニ
ツトを提供することにある。
この発明のさらに他の目的は、単一のメモリ・モジユー
ルの故障の際にデータを回復するためのチエツクサム方
法を使用したフエイル・セーフ・メモリ・ユニツトのた
めの方法を提供することにある。
ルの故障の際にデータを回復するためのチエツクサム方
法を使用したフエイル・セーフ・メモリ・ユニツトのた
めの方法を提供することにある。
この発明のさらに他の目的は、データを再分配しメモリ
・モジユールの障害時にチエツクサムを再分配するため
にチエツクサム方法を使用したフエイル・セーフ・メモ
リ・ユニツトのための方法を提供することにある。
・モジユールの障害時にチエツクサムを再分配するため
にチエツクサム方法を使用したフエイル・セーフ・メモ
リ・ユニツトのための方法を提供することにある。
D.問題点を解決するための手段 本発明によれば、メモリ装置は、Ｎ個のメモリ・モジュ
ールから成り、各メモリ・モジュールは複数のブロック
に区画されている。各メモリ・モジュールを横断する
（Ｎ−１）個のブロック・グループがデータを記憶する
データ・ブロックを構成し、他方、各グループの残りの
１個のブロックが各データ・グループに対するチェック
サムを記憶するバックアップ・ブロックを構成する。異
なるデータ・グループに対するチェックサムが異なるメ
モリ・モジュールに記憶されるようにバックアップ・ブ
ロックが割り当てられる。このチェックサムは、或るメ
モリ・モジュールに故障が発生した場合に、その故障メ
モリ・モジュール中のデータを、データの重複的な記憶
なしに、回復するのに使用されると同時に、非故障メモ
リ・モジュールに対して新たなチェックサムを計算し、
再分配するために使用される。
ールから成り、各メモリ・モジュールは複数のブロック
に区画されている。各メモリ・モジュールを横断する
（Ｎ−１）個のブロック・グループがデータを記憶する
データ・ブロックを構成し、他方、各グループの残りの
１個のブロックが各データ・グループに対するチェック
サムを記憶するバックアップ・ブロックを構成する。異
なるデータ・グループに対するチェックサムが異なるメ
モリ・モジュールに記憶されるようにバックアップ・ブ
ロックが割り当てられる。このチェックサムは、或るメ
モリ・モジュールに故障が発生した場合に、その故障メ
モリ・モジュール中のデータを、データの重複的な記憶
なしに、回復するのに使用されると同時に、非故障メモ
リ・モジュールに対して新たなチェックサムを計算し、
再分配するために使用される。
本発明の構成は次の通りである。
1.（ａ）各々が複数のデータ・ブロックからなり、該デ
ータ・ブロックがアクセスの単位である複数のメモリ・
モジュールと、 （ｂ）等しいサイズの複数の上記データ・ブロックから
なる複数のグループを識別し、各グループ内の複数のデ
ータ・ブロックを各ブロックが異なる上記メモリ・モジ
ュールに分散するように上記メモリ・モジュールに割り
当てるための手段と、 （ｃ）上記識別された等しいサイズのデータ・ブロック
の少なくとも１つをバックアップ・ブロックとし、それ
を、該バックアップ・ブロック以外の上記等しいサイズ
の複数のデータ・ブロックからなる上記グループの上記
データ・グループのためのバックアップ・ブロックとし
て認識するための手段と、 （ｄ）上記異なるグループの上記バックアップ・ブロッ
クを各ブロックが異なる上記メモリ・モジュールに亙っ
て分散されるように分配するための手段と、 （ｅ）上記１つのグループ内の全てのデータ・ブロック
内のデータのチェックサムを計算するための手段と、 （ｆ）上記チェックサムを、上記グループの上記識別さ
れたバックアップ・ブロック中に格納するための手段
と、 （ｇ）故障メモリ・モジュールの全データ・ブロックの
データを、同一データ・グループに属する残りの非故障
メモリ・モジュールの対応データ・ブロックのデータ及
び上記チェックサムに基づいて、回復するための手段
と、 （ｈ）上記回復データ及び上記チェックサムに基づい
て、非故障メモリ・モジュールのみから成る新たなデー
タ・ブロック・グループに割り当てられるべき新チェッ
クサムを計算して対応する各バックアップ・ブロックに
再分配するための手段と、 を具備し、メモリ・モジュールの故障時に、非故障メモ
リ・モジュール中のデータに対応する新チェックサムを
計算してバックアップ・ブロック内の旧チェックサムを
置換しうるコンピュータのためのメモリ装置。
ータ・ブロックがアクセスの単位である複数のメモリ・
モジュールと、 （ｂ）等しいサイズの複数の上記データ・ブロックから
なる複数のグループを識別し、各グループ内の複数のデ
ータ・ブロックを各ブロックが異なる上記メモリ・モジ
ュールに分散するように上記メモリ・モジュールに割り
当てるための手段と、 （ｃ）上記識別された等しいサイズのデータ・ブロック
の少なくとも１つをバックアップ・ブロックとし、それ
を、該バックアップ・ブロック以外の上記等しいサイズ
の複数のデータ・ブロックからなる上記グループの上記
データ・グループのためのバックアップ・ブロックとし
て認識するための手段と、 （ｄ）上記異なるグループの上記バックアップ・ブロッ
クを各ブロックが異なる上記メモリ・モジュールに亙っ
て分散されるように分配するための手段と、 （ｅ）上記１つのグループ内の全てのデータ・ブロック
内のデータのチェックサムを計算するための手段と、 （ｆ）上記チェックサムを、上記グループの上記識別さ
れたバックアップ・ブロック中に格納するための手段
と、 （ｇ）故障メモリ・モジュールの全データ・ブロックの
データを、同一データ・グループに属する残りの非故障
メモリ・モジュールの対応データ・ブロックのデータ及
び上記チェックサムに基づいて、回復するための手段
と、 （ｈ）上記回復データ及び上記チェックサムに基づい
て、非故障メモリ・モジュールのみから成る新たなデー
タ・ブロック・グループに割り当てられるべき新チェッ
クサムを計算して対応する各バックアップ・ブロックに
再分配するための手段と、 を具備し、メモリ・モジュールの故障時に、非故障メモ
リ・モジュール中のデータに対応する新チェックサムを
計算してバックアップ・ブロック内の旧チェックサムを
置換しうるコンピュータのためのメモリ装置。
2.各メモリ・モジュールが複数のブロックに区分され、
各ブロック単位でアクセス可能な複数のメモリ・モジュ
ールを具備し、チェックサムを記憶するための少なくと
も１つのバックアップ・ブロック及びデータを記憶する
ための複数のデータ・ブロックを含みこれらの各ブロッ
クが異なるメモリ・モジュールに属するように編成され
る複数のブロック・グループを具備するコンピュータ・
システムのためのメモリに障害耐性を与えるための方法
において、 （ａ）上記異なるグループの上記バックアップ・ブロッ
クを各ブロックが異なる上記メモリ・モジュールに亘っ
て分散されるように分配する段階と、 （ｂ）１つの上記グループの全てのデータ・ブロック内
のデータのチェックサムを計算する段階と、 （ｃ）上記グループ内の対応するバックアップ・ブロッ
クに上記チェックサムを格納する段階と、 （ｄ）故障したメモリ・モジュールを検出する段階と、 （ｅ）故障メモリ・モジュールの各データ・ブロック内
のデータを、同一データ・グループに属する残りの非故
障メモリ・モジュールの対応データ・ブロックのデータ
及び上記チェックサムに基づいて、 回復する段階と、 （ｆ）上記回復データ及び上記チェックサムに基づい
て、非故障メモリ・モジュールのみから成る新たなデー
タ・ブロック・グループに割り当てられるべき新チェッ
クサムを計算して対応する各バックアップ・ブロックに
再分配する段階と、 より成る障害耐性を有するメモリ構成方法。
各ブロック単位でアクセス可能な複数のメモリ・モジュ
ールを具備し、チェックサムを記憶するための少なくと
も１つのバックアップ・ブロック及びデータを記憶する
ための複数のデータ・ブロックを含みこれらの各ブロッ
クが異なるメモリ・モジュールに属するように編成され
る複数のブロック・グループを具備するコンピュータ・
システムのためのメモリに障害耐性を与えるための方法
において、 （ａ）上記異なるグループの上記バックアップ・ブロッ
クを各ブロックが異なる上記メモリ・モジュールに亘っ
て分散されるように分配する段階と、 （ｂ）１つの上記グループの全てのデータ・ブロック内
のデータのチェックサムを計算する段階と、 （ｃ）上記グループ内の対応するバックアップ・ブロッ
クに上記チェックサムを格納する段階と、 （ｄ）故障したメモリ・モジュールを検出する段階と、 （ｅ）故障メモリ・モジュールの各データ・ブロック内
のデータを、同一データ・グループに属する残りの非故
障メモリ・モジュールの対応データ・ブロックのデータ
及び上記チェックサムに基づいて、 回復する段階と、 （ｆ）上記回復データ及び上記チェックサムに基づい
て、非故障メモリ・モジュールのみから成る新たなデー
タ・ブロック・グループに割り当てられるべき新チェッ
クサムを計算して対応する各バックアップ・ブロックに
再分配する段階と、 より成る障害耐性を有するメモリ構成方法。
3.故障メモリ・モジュール中にバックアップ・ブロック
が割り当てられているデータ・グループに対しては、隣
の非故障メモリ・モジュールの１つのデータ・ブロック
を新たなバックアップ・ブロックとして割り当てること
を特徴とする請求項２に記載したメモリ構成方法。
が割り当てられているデータ・グループに対しては、隣
の非故障メモリ・モジュールの１つのデータ・ブロック
を新たなバックアップ・ブロックとして割り当てること
を特徴とする請求項２に記載したメモリ構成方法。
E.実施例 第１図は、プロセツサ30aなしい30pと、相互接続構造20
と、本発明を具体化するメモリ・モジユール10aないし1
0mのブロツク図である。これにおいて、複数のプロセツ
サ30aないし30p（ｐは任意の正の整数である）が、相互
接続構造20を介して複数のメモリ・モジユール10aない
し10m（ｍは任意の正の整数である）に接続されてい
る。このとき、プロセツサの数とメモリ・モジユールの
数は、異なつていてもよいことに留意されたい。各プロ
セツサ30aないし30pは、プロセツサ・アダプタ330aない
し330pを介して相互接続構造に接続され、同様に、各メ
モリ・モジユール10aないし10mは、メモリ・アダプタ15
0aないし150mを介して相互接続構造に接続されている。
と、本発明を具体化するメモリ・モジユール10aないし1
0mのブロツク図である。これにおいて、複数のプロセツ
サ30aないし30p（ｐは任意の正の整数である）が、相互
接続構造20を介して複数のメモリ・モジユール10aない
し10m（ｍは任意の正の整数である）に接続されてい
る。このとき、プロセツサの数とメモリ・モジユールの
数は、異なつていてもよいことに留意されたい。各プロ
セツサ30aないし30pは、プロセツサ・アダプタ330aない
し330pを介して相互接続構造に接続され、同様に、各メ
モリ・モジユール10aないし10mは、メモリ・アダプタ15
0aないし150mを介して相互接続構造に接続されている。
第１図では、M0ないしMm-1と指定され、10aないし10mと
ラベルされた、ｍ個のメモリ・モジユールの場合が示さ
れている。各メモリ・モジユール、例えば10aは、S0な
いしSm-1と指定され、100−1aないし100−maとラベルさ
れたｍ個の区画に分けられている。各メモリ・モジユー
ルにおいて、１つの区画Skは、データを含む他の全ての
メモリ・モジユールと同一の数の区画のチエツクサムを
含む。例えば、10aとラベルされたメモリ・モジユールM
0において、100−1aとラベルされた区画S0が、それぞれ
10aないし10mとラベルされた他の全てのメモリ・モジユ
ールM1……Mm-1の、10−1b、……100−1mとラベルされ
た区画S0に含まれるデータのチエツクサムを含む。
ラベルされた、ｍ個のメモリ・モジユールの場合が示さ
れている。各メモリ・モジユール、例えば10aは、S0な
いしSm-1と指定され、100−1aないし100−maとラベルさ
れたｍ個の区画に分けられている。各メモリ・モジユー
ルにおいて、１つの区画Skは、データを含む他の全ての
メモリ・モジユールと同一の数の区画のチエツクサムを
含む。例えば、10aとラベルされたメモリ・モジユールM
0において、100−1aとラベルされた区画S0が、それぞれ
10aないし10mとラベルされた他の全てのメモリ・モジユ
ールM1……Mm-1の、10−1b、……100−1mとラベルされ
た区画S0に含まれるデータのチエツクサムを含む。
こうして、一般的に、メモリ・モジユールMiにおいて、
区画Siは、データを含む他の全てのモジユールの区画Si
をバツクアツプするチエツクサム区画である。このスキ
ームは、メモリ・モジユール毎の任意の数の区画を含む
ように以下で一般化される。
区画Siは、データを含む他の全てのモジユールの区画Si
をバツクアツプするチエツクサム区画である。このスキ
ームは、メモリ・モジユール毎の任意の数の区画を含む
ように以下で一般化される。
この説明では、メモリ・アクセスがサイズＢのデータの
ブロツクの単位で行なわれる、と仮定している。Ｂの典
型的な値は、4K（すなわち、4096）バイトのデータであ
る。より詳しく述べると、メモリ・モジユール（上記を
参照）の各区画は、データの整数個のブロツクに分割さ
れる。この分野の当業者は、本発明が、データのブロツ
クの任意のサイズに容易に適合できることを理解するで
あろう。この説明は、任意の個数Ｎのプロセツサについ
てなされている。また、この分野の当業者は、本発明
が、プロセツサがメモリに対して複数の目立つた要求を
行なうことができるような、単一のプロセツサ（すなわ
ち、Ｎ＝１）の場合にも容易に適用できることを理解す
るであろう。
ブロツクの単位で行なわれる、と仮定している。Ｂの典
型的な値は、4K（すなわち、4096）バイトのデータであ
る。より詳しく述べると、メモリ・モジユール（上記を
参照）の各区画は、データの整数個のブロツクに分割さ
れる。この分野の当業者は、本発明が、データのブロツ
クの任意のサイズに容易に適合できることを理解するで
あろう。この説明は、任意の個数Ｎのプロセツサについ
てなされている。また、この分野の当業者は、本発明
が、プロセツサがメモリに対して複数の目立つた要求を
行なうことができるような、単一のプロセツサ（すなわ
ち、Ｎ＝１）の場合にも容易に適用できることを理解す
るであろう。
第２図は、メモリ・モジユールに含まれているデータ・
ブロツクのアドレス200の解釈を示す図である。より詳
しく述べると、（すべてのメモリ・モジユールの）全体
のアドレス空間は2kブロツクのデータであると仮定され
ており、これがＭ＝2nのメモリ・モジユール間で等しく
分配されている。ここで、ｋ及びｎは正の整数であり、
ｋは2n以上であることが必要である。こうして、各メモ
リ・モジユールは2k-nのデータ・ブロツクを含む。どれ
かのブロツクをアドレスするためには、メモリ・モジユ
ールと、そのメモリ・モジユール内に含まれている区画
と、その区画内に含まれているデータ・ブロツクを選択
するアドレスが決定される。そのようなアドレスの構造
が第２図に示されている。
ブロツクのアドレス200の解釈を示す図である。より詳
しく述べると、（すべてのメモリ・モジユールの）全体
のアドレス空間は2kブロツクのデータであると仮定され
ており、これがＭ＝2nのメモリ・モジユール間で等しく
分配されている。ここで、ｋ及びｎは正の整数であり、
ｋは2n以上であることが必要である。こうして、各メモ
リ・モジユールは2k-nのデータ・ブロツクを含む。どれ
かのブロツクをアドレスするためには、メモリ・モジユ
ールと、そのメモリ・モジユール内に含まれている区画
と、その区画内に含まれているデータ・ブロツクを選択
するアドレスが決定される。そのようなアドレスの構造
が第２図に示されている。
第２図に示されているように、任意のブロツクのｋビツ
ト・アドレスは、a1として示された210と、a2として示
された220と、a3として示された230に分割される。フイ
ールド210（a1）は、ｎビツトであり、フイールド220
（a2）もｎビツトであり、フイールド230（a3）は、ｋ
−2nビツトである。より詳しく述べると、アドレスの上
位ｎビツトがフイールド210（a1）を構成し、次のｎビ
ツトがフイールド220（a2）を構成し、下位ｋ−2nビツ
トがフイールド230（a3）を構成する。フイールド220
（a2）は、メモリ・モジユール・アドレスをあらわす。
すなわち、もしフイールド220（a2）の２値表現の値が
ｉであるなら、アドレスされたブロツクは、メモリ・モ
ジユールMi中にある。また、フイールド210とフイール
ド230の連結は、メモリ・モジユールMa2内のアドレスさ
れるブロツクの２値アドレスを表す。このように、フイ
ールド220はフイールドa2によつて決定されたメモリ・
モジユール内の区画のアドレスをあらわし、フイールド
230は、フイールド210によつて決定される区画内のブロ
ツクのアドレスをあらわす。すなわち、もしa1の２値表
現がｊであるなら、アドレスされるブロツクは区画Sjに
あり、もしフイールド230の２値表現がｑであるなら、
区画Sj内のｑ番目のブロツクがアドレスされる。
ト・アドレスは、a1として示された210と、a2として示
された220と、a3として示された230に分割される。フイ
ールド210（a1）は、ｎビツトであり、フイールド220
（a2）もｎビツトであり、フイールド230（a3）は、ｋ
−2nビツトである。より詳しく述べると、アドレスの上
位ｎビツトがフイールド210（a1）を構成し、次のｎビ
ツトがフイールド220（a2）を構成し、下位ｋ−2nビツ
トがフイールド230（a3）を構成する。フイールド220
（a2）は、メモリ・モジユール・アドレスをあらわす。
すなわち、もしフイールド220（a2）の２値表現の値が
ｉであるなら、アドレスされたブロツクは、メモリ・モ
ジユールMi中にある。また、フイールド210とフイール
ド230の連結は、メモリ・モジユールMa2内のアドレスさ
れるブロツクの２値アドレスを表す。このように、フイ
ールド220はフイールドa2によつて決定されたメモリ・
モジユール内の区画のアドレスをあらわし、フイールド
230は、フイールド210によつて決定される区画内のブロ
ツクのアドレスをあらわす。すなわち、もしa1の２値表
現がｊであるなら、アドレスされるブロツクは区画Sjに
あり、もしフイールド230の２値表現がｑであるなら、
区画Sj内のｑ番目のブロツクがアドレスされる。
フイールドa1、a2及びa3内のアドレスからチエツクサム
・アドレスが生成される様子は、次のとおりである。す
なわち、モジユールMa1の区画Sa1の変位a3に対応するチ
エツクサム・ブロツクが見出される。このように、アド
レスa1＝a2をもつブロツクがチエツクサム・ブロツクで
ある。これらのチエツクサム・ブロツクは、データには
使用されない。この分野の当業者は、システムが初期化
される時に、これらのブロツクを利用可能なブロツクの
プールから除外することによつて、このことが容易に達
成されることを理解するであろう。これにより、これら
のブロツクは、仮想ページをメモリの物理的ブロツクに
割当てる時にオペレーテイング・システムによつて使用
されることがなくなる。a1a2a3によつてアドレスされる
チエツクサム、すなわちメモリ・モジユールMa1、区画S
a2及び変位a3にあるチエツクサムをCa1a2a3とあらわす
ことにする。一般的に、チエツクサム・ブロツクは、a1
＝ｉ、a3＝ｊとして、Ciijと示される。同様に、データ
ブロツクは、a1＝ｉ、a2＝ｋ、a3＝ｊというフイールド
により、Dikjと示される。ブロツクCiijでのチエツクサ
ムは次のように示される。
・アドレスが生成される様子は、次のとおりである。す
なわち、モジユールMa1の区画Sa1の変位a3に対応するチ
エツクサム・ブロツクが見出される。このように、アド
レスa1＝a2をもつブロツクがチエツクサム・ブロツクで
ある。これらのチエツクサム・ブロツクは、データには
使用されない。この分野の当業者は、システムが初期化
される時に、これらのブロツクを利用可能なブロツクの
プールから除外することによつて、このことが容易に達
成されることを理解するであろう。これにより、これら
のブロツクは、仮想ページをメモリの物理的ブロツクに
割当てる時にオペレーテイング・システムによつて使用
されることがなくなる。a1a2a3によつてアドレスされる
チエツクサム、すなわちメモリ・モジユールMa1、区画S
a2及び変位a3にあるチエツクサムをCa1a2a3とあらわす
ことにする。一般的に、チエツクサム・ブロツクは、a1
＝ｉ、a3＝ｊとして、Ciijと示される。同様に、データ
ブロツクは、a1＝ｉ、a2＝ｋ、a3＝ｊというフイールド
により、Dikjと示される。ブロツクCiijでのチエツクサ
ムは次のように示される。
Ciij＝Di0jDi1j…Di(i-1)j Di(i+1)j…Di(m-1)j すなわち、チエツクサムCiijは、モジユールM0、M1…M
(i-1)、M(i+1)…M(m-1)のアドレスijですべてのブロツ
クのビツト的なモジユロ２加算を行うことによつて得ら
れる。
(i-1)、M(i+1)…M(m-1)のアドレスijですべてのブロツ
クのビツト的なモジユロ２加算を行うことによつて得ら
れる。
モジユールｋのブロツク▲Ｄold ijk▼が新しい値▲Ｄ
new ijk▼に更新されたとき必要なチエツクサム▲Ｃnew
ijk▼は、次のようにして効率的に得られる。
new ijk▼に更新されたとき必要なチエツクサム▲Ｃnew
ijk▼は、次のようにして効率的に得られる。
▲Ｃnew iij▼＝（▲Ｄold ikj▼▲Ｄnew ikj▼）▲Ｃ
old iij▼ すなわち、 ▲Ｃnew iij▼＝Di0jDi1g…▲Ｄnew ikj▼…D
i(i-1)j Di(i+1)j…Di(m-1)j ＝（▲Ｄold ikj▼▲Ｄnew ikj▼）（Di0jDi1j …▲Ｄold ikj…Di(i-1)jDi(i+1)j …Di(m-1)j ＝（▲Ｄold ikj▼▲Ｄnew ikj▼）▲Ｃold iij▼ このように、この方法は、データ及びそのチエツクサム
を記憶するために相互接続構造20に亘つて２回の転送し
か必要としない。すなわち、その第１の転送はメモリ・
モジユールｋ対する新しいデータ▲Ｄnew ijk▼の転送で
あり（そこで、新しいデータは古いデータ▲Ｄold ijk▼
排他的論理和（モジユロ２加算）を行なわれる）第２の
転送は、部分的チエツクサム（▲Ｄnew ijk▼▲Ｄold
ijk▼）をチエツクサムを含むメモリ・モジユールに転
送することであり、このとき、部分的チエツクサムと
は、新しいチエツクサム▲Ｃnew iij▼を得るために古い
チエツクサム▲Ｃold iij▼と排他的ORしたものである。
old iij▼ すなわち、 ▲Ｃnew iij▼＝Di0jDi1g…▲Ｄnew ikj▼…D
i(i-1)j Di(i+1)j…Di(m-1)j ＝（▲Ｄold ikj▼▲Ｄnew ikj▼）（Di0jDi1j …▲Ｄold ikj…Di(i-1)jDi(i+1)j …Di(m-1)j ＝（▲Ｄold ikj▼▲Ｄnew ikj▼）▲Ｃold iij▼ このように、この方法は、データ及びそのチエツクサム
を記憶するために相互接続構造20に亘つて２回の転送し
か必要としない。すなわち、その第１の転送はメモリ・
モジユールｋ対する新しいデータ▲Ｄnew ijk▼の転送で
あり（そこで、新しいデータは古いデータ▲Ｄold ijk▼
排他的論理和（モジユロ２加算）を行なわれる）第２の
転送は、部分的チエツクサム（▲Ｄnew ijk▼▲Ｄold
ijk▼）をチエツクサムを含むメモリ・モジユールに転
送することであり、このとき、部分的チエツクサムと
は、新しいチエツクサム▲Ｃnew iij▼を得るために古い
チエツクサム▲Ｃold iij▼と排他的ORしたものである。
第１図の場合において、プロセツサ30によるブロツクの
読み取りアクセスの場合、プロセツサ30は、ブロツク・
アドレス（すなわち、フイールドa1、a2及びa3）と、読
取り要求を示すコマンド・コードをプロセツサ・アダプ
タ330に与える。プロセツサ・アダプタ330は、このアド
レスとコマンド・コードを相互接続ネツトワーク20に提
供し、ネツトワーク20はプロセツサ・アダプタ330を選
択されたメモリ・モジユール（Ma2）のメモリ・アダプ
タ150に接続するためにフイールドa2220（第２図）を使
用する。この接続が成功裡に確立されたと仮定すると、
メモリ・アダプタ150が次に、メモリ・モジユール
（Ma2）10からのフイールドa1（210）及びa3（230）に
よつてアドレスされるブロツクを検索し、そのブロツク
を、同一の接続を介してプロセツサ・アダプタ330に転
送する。プロセツサ・アダプタ330は次に、プロセツサ3
20によつて示された位置で、プロセツサの局所メモリ31
0中にブロツクを格納する。データ転送の結果、相互接
続構造は、プロセツサ・アダプタ330とメモリ・アダプ
タ150の間の接続を解除するように通知される。尚、メ
モリ10に対する読取りアクセスの場合、チエツクサム・
ブロツクは関与しないことを留意されたい。
読み取りアクセスの場合、プロセツサ30は、ブロツク・
アドレス（すなわち、フイールドa1、a2及びa3）と、読
取り要求を示すコマンド・コードをプロセツサ・アダプ
タ330に与える。プロセツサ・アダプタ330は、このアド
レスとコマンド・コードを相互接続ネツトワーク20に提
供し、ネツトワーク20はプロセツサ・アダプタ330を選
択されたメモリ・モジユール（Ma2）のメモリ・アダプ
タ150に接続するためにフイールドa2220（第２図）を使
用する。この接続が成功裡に確立されたと仮定すると、
メモリ・アダプタ150が次に、メモリ・モジユール
（Ma2）10からのフイールドa1（210）及びa3（230）に
よつてアドレスされるブロツクを検索し、そのブロツク
を、同一の接続を介してプロセツサ・アダプタ330に転
送する。プロセツサ・アダプタ330は次に、プロセツサ3
20によつて示された位置で、プロセツサの局所メモリ31
0中にブロツクを格納する。データ転送の結果、相互接
続構造は、プロセツサ・アダプタ330とメモリ・アダプ
タ150の間の接続を解除するように通知される。尚、メ
モリ10に対する読取りアクセスの場合、チエツクサム・
ブロツクは関与しないことを留意されたい。
もし相互接続構造20が選択されたメモリ・アダプタ150
に対する接続を確立することができない場合は、そのこ
とが要求元プロセツサ・アダプタ330に表示される。プ
ロセツサ・アダプタ330は次に、適当な待機（back−of
f）期間の後接続要求を再試行する。
に対する接続を確立することができない場合は、そのこ
とが要求元プロセツサ・アダプタ330に表示される。プ
ロセツサ・アダプタ330は次に、適当な待機（back−of
f）期間の後接続要求を再試行する。
プロセツサ320によるメモリ10への書込みアクセスの場
合、プロセツサ320が書込みブロツク200のアドレス（す
なわち、フイールドa1、a2及びa3）と、書込み要求を示
すコマンド・コードとをプロセツサ・アダプタ330に配
置する。書込みアクセスの場合、プロセツサ・アダプタ
330がこのアドレス200とコマンド・コードとを相互接続
ネツトワーク20に送り、相互接続ネツトワーク20は、プ
ロセツサ・アダプタ330を、選択されたメモリ・モジユ
ール（Ma2）のメモリ・アダプタに接続するためにフイ
ールドa2（220）を使用する。接続が成功裡に確立され
たと仮定すると、メモリ・アダプタ150は、このブロツ
クのチエツクサムを含むメモリ・モジユール（Ma1）10
を決定するためにフイールド（a1）210を使用する。次
に、メモリ・モジユール（Ma1）10は、必要なチエツク
サム区画を含むメモリ・モジユール（Ma1）10に対して
接続を確立することを試みる。もしこの接続を確立する
ことができなかつたならば（すなわち、チエツクサム区
画を含むメモリ・モジユール10がこの時点でビジーであ
る）、メモリ・アダプタ150はプロセツサ・アダプタ330
に「ビジー」であることを通知し、プロセツサ・アダプ
タ330との接続が相互接続ネツトワーク20によつて解除
される。そして、この書込動作の全体が、待機（back−
off）期間と呼ばれる期間を待つた後、再試行される。
もしチエツクサム区画を含むメモリ・モジユール10に対
する接続が確立されたなら、メモリ・アダプタ150はプ
ロセツサ・アダプタ330に、「処理継続」を通知する。
プロセツサ・アダプタ330は次にプロセツサ30の局所メ
モリ310からデータ・ブロツクを検索し、このブロツク
をメモリ・アダプタ150に転送する。メモリ・アダプタ1
50は、メモリ区画とその区画内のデータ・ブロツクを選
択するために、フイールド（a1）210及びフイールド（a
3）230を使用する。パイプライン技術を用いると、メモ
リ・アダプタ150は、チエツクサム・メモリ・モジユー
ル（Ma1）10に転送される部分的チエツクサム（▲Ｄnew
ikj▼▲Ｄold ikj▼）の発生と、メモリ・モジユール
（Ma2）10への新しいデータ▲Ｄnew ikj▼の格納を同時
に行う。チエツクサムを含むメモリ・モジユール
（Ma1）10において、メモリ・アダプタ150は古いチエツ
クサム▲Ｃold iik▼を検索して、それを受領した部分的
チエツクサム（▲Ｄnew ikj▼▲Ｄold ikj▼）と排他的
論理和し、チエツクサム▲Ｃold iij▼のかわりに格納さ
れる新しいチエツクサムを発生する。
合、プロセツサ320が書込みブロツク200のアドレス（す
なわち、フイールドa1、a2及びa3）と、書込み要求を示
すコマンド・コードとをプロセツサ・アダプタ330に配
置する。書込みアクセスの場合、プロセツサ・アダプタ
330がこのアドレス200とコマンド・コードとを相互接続
ネツトワーク20に送り、相互接続ネツトワーク20は、プ
ロセツサ・アダプタ330を、選択されたメモリ・モジユ
ール（Ma2）のメモリ・アダプタに接続するためにフイ
ールドa2（220）を使用する。接続が成功裡に確立され
たと仮定すると、メモリ・アダプタ150は、このブロツ
クのチエツクサムを含むメモリ・モジユール（Ma1）10
を決定するためにフイールド（a1）210を使用する。次
に、メモリ・モジユール（Ma1）10は、必要なチエツク
サム区画を含むメモリ・モジユール（Ma1）10に対して
接続を確立することを試みる。もしこの接続を確立する
ことができなかつたならば（すなわち、チエツクサム区
画を含むメモリ・モジユール10がこの時点でビジーであ
る）、メモリ・アダプタ150はプロセツサ・アダプタ330
に「ビジー」であることを通知し、プロセツサ・アダプ
タ330との接続が相互接続ネツトワーク20によつて解除
される。そして、この書込動作の全体が、待機（back−
off）期間と呼ばれる期間を待つた後、再試行される。
もしチエツクサム区画を含むメモリ・モジユール10に対
する接続が確立されたなら、メモリ・アダプタ150はプ
ロセツサ・アダプタ330に、「処理継続」を通知する。
プロセツサ・アダプタ330は次にプロセツサ30の局所メ
モリ310からデータ・ブロツクを検索し、このブロツク
をメモリ・アダプタ150に転送する。メモリ・アダプタ1
50は、メモリ区画とその区画内のデータ・ブロツクを選
択するために、フイールド（a1）210及びフイールド（a
3）230を使用する。パイプライン技術を用いると、メモ
リ・アダプタ150は、チエツクサム・メモリ・モジユー
ル（Ma1）10に転送される部分的チエツクサム（▲Ｄnew
ikj▼▲Ｄold ikj▼）の発生と、メモリ・モジユール
（Ma2）10への新しいデータ▲Ｄnew ikj▼の格納を同時
に行う。チエツクサムを含むメモリ・モジユール
（Ma1）10において、メモリ・アダプタ150は古いチエツ
クサム▲Ｃold iik▼を検索して、それを受領した部分的
チエツクサム（▲Ｄnew ikj▼▲Ｄold ikj▼）と排他的
論理和し、チエツクサム▲Ｃold iij▼のかわりに格納さ
れる新しいチエツクサムを発生する。
第３図を参照すると、ある１つのメモリ・モジユールま
たはどれかのサブユニツトにおける部分チエツクサム発
生のための実施構成が示されている。このような構成
は、適当な制御システムをもつメモリ・チツプ中に集積
することができる。尚、この構成は、データを含むメモ
リ・モジユールと、チエツクサムを含むメモリ・モジユ
ールの両方に適用することができる。プロセツサのため
にフエツチすべきデータはメモリ550からフエツチさ
れ、レジスタ560からの０と排他的ORされ、このことは
データがもとの値を保持することを可能ならしめる。こ
のデータはレジスタ580にセーブされ、そこから、デー
タはポート530を介してプロセツサ・アダプタ330に転送
される。書込むべきデータは、ポート530上での相互接
続構造20から受信され、レジスタ540にセーブされる。
結果はレジスタ580にセーブされ、そこから、データ
は、ポート530を介してそのチエツクサム・データを含
むメモリ・モジユールに転送される。それと同時に、新
しいデータがレジスタ540からメモリ550へ格納される。
そのチエツクサムを含むメモリ・モジユールでは、対応
する（排他的論理和された）データがポート530で受信
され、レジスタ540にセーブされる。古いチエツクサム
・データがメモリ550からフエツチされ、ゲート570でレ
ジスタ540のデータと排他的ORされる。その結果はレジ
スタ580にセーブされる。レジスタ580中のデータは、レ
ジスタ540に転送され、新しいチエツクサムとしてメモ
リ550中に格納される。この分野の当業者なら、レジス
タ580中のデータを直接メモリ550中に格納できることを
理解するであろう。この様にして、新しいブロツクとチ
エツクサム・ブロツクの全体が対応するデータとチエツ
クサム・メモリに書込まれる。こうして、データ・メモ
リに対する更新と、チエツクサム・メモリに対する更新
が同時に、パイプライン的に生じる。最後に、データ及
びチエツクサム・ブロツクの書込みが完了したとき、メ
モリ・アダプタ150とプロセツサ・アダプタ330の間の接
続が解除される。
たはどれかのサブユニツトにおける部分チエツクサム発
生のための実施構成が示されている。このような構成
は、適当な制御システムをもつメモリ・チツプ中に集積
することができる。尚、この構成は、データを含むメモ
リ・モジユールと、チエツクサムを含むメモリ・モジユ
ールの両方に適用することができる。プロセツサのため
にフエツチすべきデータはメモリ550からフエツチさ
れ、レジスタ560からの０と排他的ORされ、このことは
データがもとの値を保持することを可能ならしめる。こ
のデータはレジスタ580にセーブされ、そこから、デー
タはポート530を介してプロセツサ・アダプタ330に転送
される。書込むべきデータは、ポート530上での相互接
続構造20から受信され、レジスタ540にセーブされる。
結果はレジスタ580にセーブされ、そこから、データ
は、ポート530を介してそのチエツクサム・データを含
むメモリ・モジユールに転送される。それと同時に、新
しいデータがレジスタ540からメモリ550へ格納される。
そのチエツクサムを含むメモリ・モジユールでは、対応
する（排他的論理和された）データがポート530で受信
され、レジスタ540にセーブされる。古いチエツクサム
・データがメモリ550からフエツチされ、ゲート570でレ
ジスタ540のデータと排他的ORされる。その結果はレジ
スタ580にセーブされる。レジスタ580中のデータは、レ
ジスタ540に転送され、新しいチエツクサムとしてメモ
リ550中に格納される。この分野の当業者なら、レジス
タ580中のデータを直接メモリ550中に格納できることを
理解するであろう。この様にして、新しいブロツクとチ
エツクサム・ブロツクの全体が対応するデータとチエツ
クサム・メモリに書込まれる。こうして、データ・メモ
リに対する更新と、チエツクサム・メモリに対する更新
が同時に、パイプライン的に生じる。最後に、データ及
びチエツクサム・ブロツクの書込みが完了したとき、メ
モリ・アダプタ150とプロセツサ・アダプタ330の間の接
続が解除される。
この分野の当業者なら、メモリ、モジユールへの検索及
び格納の単位が任意のバイト数でよいことを認識するで
あろう。上述の動作は、説明上の例示にすぎない。
び格納の単位が任意のバイト数でよいことを認識するで
あろう。上述の動作は、説明上の例示にすぎない。
次に、メモリ・モジユールの故障後の動作について説明
する。ここで、メモリ・モジユールMiが故障し、システ
ム構成から除外されたと仮定する。故障を検出すると、
故障のメモリ・モジユール中の各ブロツクの内容が、他
のメモリ・モジユール中の対応ブロツクの内容と排他的
ORを実行することにより再生される。この分野の当業者
なら、これらの再生されたブロツクをブロツクの仮想ア
ドレスによつて決定されるデイスク記憶上の対応ブロツ
クに書き出すことができる（ただし、そのブロツクのコ
ピーが既にデイスク上に存在している場合は別である）
ことを理解するであろう。このようにして、故障メモリ
のすべてのブロツクがデイスクに書かれる。失なわれた
モジユールの各ブロツクが再構成されたとき、それは、
現存メモリ・モジユールのチエツクサムに対応する新し
いチエツクサムを生成するために、チエツクサムの現在
の値と排他的ORされる（もしブロツクの転送の間にメモ
リ・モジユールの故障が生じたなら、そのブロツクは古
いチエツクサムからは再構成することができないけれど
も、従来技術で知られているように、それは、適切な通
知を使用して、送信側プロセツサから検索することがで
きる）。ここでメモリは、故障メモリ・モジユールMi中
にあつた区画Siを除く各区画に対応するチエツクサムを
もつ。このメモリは今や、チエツクサム・ブロツクが故
障メモリ・モジユールにあるようなブロツク書込みが生
じた場合に、新しいデータ・ブロツクがチエツクサム生
成を伴うことなく単に書込まれることを除いては、前述
と同様に動作することができる。故障メモリ・モジユー
ルMiが修理されシステムに戻されるべきときには、その
すべてのブロツクが最初にすべてゼロ初期化される。次
に、他のメモリ・モジユールの区画Siの対応データの排
他的論理和を実行することによつて区画Siのチエツクサ
ムが再生される。次にシステムは、すべての区画をバツ
クアツプされた、前述の正常動作に戻る。
する。ここで、メモリ・モジユールMiが故障し、システ
ム構成から除外されたと仮定する。故障を検出すると、
故障のメモリ・モジユール中の各ブロツクの内容が、他
のメモリ・モジユール中の対応ブロツクの内容と排他的
ORを実行することにより再生される。この分野の当業者
なら、これらの再生されたブロツクをブロツクの仮想ア
ドレスによつて決定されるデイスク記憶上の対応ブロツ
クに書き出すことができる（ただし、そのブロツクのコ
ピーが既にデイスク上に存在している場合は別である）
ことを理解するであろう。このようにして、故障メモリ
のすべてのブロツクがデイスクに書かれる。失なわれた
モジユールの各ブロツクが再構成されたとき、それは、
現存メモリ・モジユールのチエツクサムに対応する新し
いチエツクサムを生成するために、チエツクサムの現在
の値と排他的ORされる（もしブロツクの転送の間にメモ
リ・モジユールの故障が生じたなら、そのブロツクは古
いチエツクサムからは再構成することができないけれど
も、従来技術で知られているように、それは、適切な通
知を使用して、送信側プロセツサから検索することがで
きる）。ここでメモリは、故障メモリ・モジユールMi中
にあつた区画Siを除く各区画に対応するチエツクサムを
もつ。このメモリは今や、チエツクサム・ブロツクが故
障メモリ・モジユールにあるようなブロツク書込みが生
じた場合に、新しいデータ・ブロツクがチエツクサム生
成を伴うことなく単に書込まれることを除いては、前述
と同様に動作することができる。故障メモリ・モジユー
ルMiが修理されシステムに戻されるべきときには、その
すべてのブロツクが最初にすべてゼロ初期化される。次
に、他のメモリ・モジユールの区画Siの対応データの排
他的論理和を実行することによつて区画Siのチエツクサ
ムが再生される。次にシステムは、すべての区画をバツ
クアツプされた、前述の正常動作に戻る。
上述の段階で説明した障害再構成では、メモリ・モジユ
ールMiが故障した後は、区画Siはチエツクサムをもたな
い。それゆえ、そこで故障メモリ・モジユールがシステ
ムに再構成される前に別のメモリ・モジユールの故障が
生じると、故障メモリ・モジユールの区画Siのデータは
失われてしまう。次に示す再構成スキームは、チエツク
サムのアドレスと位置を変更し、以て、メモリ・モジユ
ールとメモリ再構成の故障の後、すべての区画がバツク
アツプ・チエツクサムをもつようにし、以て、再構成の
後、別のメモリ・モジユールが故障してもデータが失わ
れないようにするものである。すなわち、メモリ・モジ
ユールMiの故障の後、その故障モジユールに以前に割当
てられていた区画Siのチエツクサムは、非障害モジユー
ルに割当てられなくてはならない。このことは、区画Si
のチエツクサムを見出すために、モジユールMi+1 mod m
を選択することによつて実行される。もしMi+1 mod mが
やはり故障モジユールであつたなら、モジユールMi+2 m
od mが選択される、等である。より詳しく述べると、cy
c（a1）と呼ばれる簡単な関数が定義され、これは、モ
ジユール・アドレスが、現存メモリ・モジユールのa1と
等しいかそれよりも大きい（巡回的に）最小のアドレス
であるようなモジユールである。すなわち、もしメモリ
・モジユールMa1が活動的ならcyc（a1）がa1に等しく、
そうでなく、もしモジユールM(a1+1)mod mが活動的な
ら、cyc（a1）がa1に等しくなる、等である。ブロツク
（a1、a2、a3）は、モジユールMa2が非故障ブロツクで
ある場合にのみ存在する。そのチエツクサムは、位置
（a1、cyc（a1）、a3）に見出される。（a1、cyc（a
1）、a3）のすべての位置はチエツクサムを含み、シス
テムのIPLの間に見逃されるメモリ・モジユールに亘る
物理メモリ・アドレスとともに利用不可能としてマーク
される。それゆえ、もしメモリ・モジユールMa2が見逃
されるなら、（a1、a2、a3）という形式のすべてのアド
レスは、アドレス空間から見逃されるものとしてマーク
されることになる。第４図には、メモリ、モジユールM1
の障害の前後のメモリ・アドレシング・スキームが与え
られている。障害の前には、第4a図に示すように、４つ
のメモリ・モジユール（10a、10b、10c及び10d）からな
るメモリ・システムが存在している。３つの区画モジユ
ール10b、10c及び10d中の100−1b、100−1c、100−1dの
チエツクサムはそれぞれ、モジユール10aの区画100−1a
中に含まれている。同様に、区画100−2a、100−2c及び
100−2dのチエツクサムは区画100−2b中に格納されてい
る。区画100−3a、100−3b及び100−3dのチエツクサム
は、区画100−2bに格納されている。最後に、区画100−
4a、100−4b及び100−4cのチエツクサムが区画100−4d
に格納されている。各モジユールは、等しい数のチエツ
クサム区画をもつ。
ールMiが故障した後は、区画Siはチエツクサムをもたな
い。それゆえ、そこで故障メモリ・モジユールがシステ
ムに再構成される前に別のメモリ・モジユールの故障が
生じると、故障メモリ・モジユールの区画Siのデータは
失われてしまう。次に示す再構成スキームは、チエツク
サムのアドレスと位置を変更し、以て、メモリ・モジユ
ールとメモリ再構成の故障の後、すべての区画がバツク
アツプ・チエツクサムをもつようにし、以て、再構成の
後、別のメモリ・モジユールが故障してもデータが失わ
れないようにするものである。すなわち、メモリ・モジ
ユールMiの故障の後、その故障モジユールに以前に割当
てられていた区画Siのチエツクサムは、非障害モジユー
ルに割当てられなくてはならない。このことは、区画Si
のチエツクサムを見出すために、モジユールMi+1 mod m
を選択することによつて実行される。もしMi+1 mod mが
やはり故障モジユールであつたなら、モジユールMi+2 m
od mが選択される、等である。より詳しく述べると、cy
c（a1）と呼ばれる簡単な関数が定義され、これは、モ
ジユール・アドレスが、現存メモリ・モジユールのa1と
等しいかそれよりも大きい（巡回的に）最小のアドレス
であるようなモジユールである。すなわち、もしメモリ
・モジユールMa1が活動的ならcyc（a1）がa1に等しく、
そうでなく、もしモジユールM(a1+1)mod mが活動的な
ら、cyc（a1）がa1に等しくなる、等である。ブロツク
（a1、a2、a3）は、モジユールMa2が非故障ブロツクで
ある場合にのみ存在する。そのチエツクサムは、位置
（a1、cyc（a1）、a3）に見出される。（a1、cyc（a
1）、a3）のすべての位置はチエツクサムを含み、シス
テムのIPLの間に見逃されるメモリ・モジユールに亘る
物理メモリ・アドレスとともに利用不可能としてマーク
される。それゆえ、もしメモリ・モジユールMa2が見逃
されるなら、（a1、a2、a3）という形式のすべてのアド
レスは、アドレス空間から見逃されるものとしてマーク
されることになる。第４図には、メモリ、モジユールM1
の障害の前後のメモリ・アドレシング・スキームが与え
られている。障害の前には、第4a図に示すように、４つ
のメモリ・モジユール（10a、10b、10c及び10d）からな
るメモリ・システムが存在している。３つの区画モジユ
ール10b、10c及び10d中の100−1b、100−1c、100−1dの
チエツクサムはそれぞれ、モジユール10aの区画100−1a
中に含まれている。同様に、区画100−2a、100−2c及び
100−2dのチエツクサムは区画100−2b中に格納されてい
る。区画100−3a、100−3b及び100−3dのチエツクサム
は、区画100−2bに格納されている。最後に、区画100−
4a、100−4b及び100−4cのチエツクサムが区画100−4d
に格納されている。各モジユールは、等しい数のチエツ
クサム区画をもつ。
さて、メモリ・モジユール故障後の動作は次のとおりで
ある。すなわち、初期動作は、前述の故障の場合と全く
同じである。ここで再び、メモリ・モジユールMiが故障
し、システム構成から外されたと仮定しよう。その故障
を検出すると、他のメモリ・モジユール中の対応する区
画の内容を排他的ORすることにより、障害メモリ・モジ
ユール中の各区画の内容が再生される。以前と同様に、
これらの再生された区画はページの仮想アドレスによつ
て決定されたデイスク記憶上の対応空間に書き出すこと
ができる（ただし、その区画が既にデイスク上に存在し
ている場合を除く）。このようにして、故障メモリのす
べての区画がデイスクに書かれる。特に、第４図のモジ
ユール10bの故障について考慮してみよう。失なわれた
データは次のようにして再生される。すなわち、区画10
0−1bのデータは、区画100−1cと、区画100−1dと、チ
エツクサム100−1aのデータの内容を排他的論理和する
ことによつて再生される。区画100−3bのデータは、区
画100−3a、100−3d中のデータ及びチエツクサム100−3
cを排他的論理和することにより再生される。区画100−
4bのデータは、区画100−4a、100−4cのデータ及びチエ
ツクサム100−4dを排他的論理和することにより再生さ
れる。失なわれたモジユールの各データ区画が再構成さ
れたとき、それは、非障害メモリ・モジユール中のデー
タ・セグメントのチエツクサムに対応する新しいチエツ
クサムを作成するために、そのチエツクサム・セグメン
トの現在の値と排他的論理和される。第４図の例では、
区画100−1bに対応して再生されたデータが、区画100−
1c及び100−1dの新しいチエツクサムを形成するために
区画100−1aと排他的論理和されて、区画100−1aに格納
される。区画100−3bとして再生されたデータは区画100
−3cと排他的論理和され、そこに格納される。区画100
−4bとして再生されたデータは、区画100−4dと排他的
論理和されてそこに格納される（前述と同様に、もしブ
ロツクの転送の間にメモリ・モジユールの障害が発生し
たなら、そのブロツクは、チエツクサムから再構成でき
ないけれども、適当な通知を用いて、送信側プロセツサ
から検索することができる）。
ある。すなわち、初期動作は、前述の故障の場合と全く
同じである。ここで再び、メモリ・モジユールMiが故障
し、システム構成から外されたと仮定しよう。その故障
を検出すると、他のメモリ・モジユール中の対応する区
画の内容を排他的ORすることにより、障害メモリ・モジ
ユール中の各区画の内容が再生される。以前と同様に、
これらの再生された区画はページの仮想アドレスによつ
て決定されたデイスク記憶上の対応空間に書き出すこと
ができる（ただし、その区画が既にデイスク上に存在し
ている場合を除く）。このようにして、故障メモリのす
べての区画がデイスクに書かれる。特に、第４図のモジ
ユール10bの故障について考慮してみよう。失なわれた
データは次のようにして再生される。すなわち、区画10
0−1bのデータは、区画100−1cと、区画100−1dと、チ
エツクサム100−1aのデータの内容を排他的論理和する
ことによつて再生される。区画100−3bのデータは、区
画100−3a、100−3d中のデータ及びチエツクサム100−3
cを排他的論理和することにより再生される。区画100−
4bのデータは、区画100−4a、100−4cのデータ及びチエ
ツクサム100−4dを排他的論理和することにより再生さ
れる。失なわれたモジユールの各データ区画が再構成さ
れたとき、それは、非障害メモリ・モジユール中のデー
タ・セグメントのチエツクサムに対応する新しいチエツ
クサムを作成するために、そのチエツクサム・セグメン
トの現在の値と排他的論理和される。第４図の例では、
区画100−1bに対応して再生されたデータが、区画100−
1c及び100−1dの新しいチエツクサムを形成するために
区画100−1aと排他的論理和されて、区画100−1aに格納
される。区画100−3bとして再生されたデータは区画100
−3cと排他的論理和され、そこに格納される。区画100
−4bとして再生されたデータは、区画100−4dと排他的
論理和されてそこに格納される（前述と同様に、もしブ
ロツクの転送の間にメモリ・モジユールの障害が発生し
たなら、そのブロツクは、チエツクサムから再構成でき
ないけれども、適当な通知を用いて、送信側プロセツサ
から検索することができる）。
データが再生されチエツクサムが再計算された後は、そ
のメモリは、障害メモリ・モジユールMi中で見出された
区画Siを除いて各区画に対応するチエツクサムをもつ。
区画Siのチエツクサムは、モジユールMcyc（ｉ）中に配
置されることになる。モジユールMcyc（ｉ）の区画S
iは、デイスクに書き出される。第４図の例では、区画1
00−2cはチエツクサム区画に変換される。そして、区画
100−1b、100−2b、100−3b及び100−4bと100−2cはコ
ンピユータ・メモリの物理的アドレス空間から除去さ
れ、区画100−2cのデータがデイスクに書かれる。新し
いチエツクサム区画位置が第4b図に示されている。区画
Siのチエツクサムは、モジユールMcyc（ｉ）を除く現存
するすべてのモジユール中の区画Si中のデータを排他的
ORすることによつて作成される。１つの例では、区画10
0−2a及び100−2dのチエツクサムが計算されて区画100
−2cに格納される。すると、今やすべてのチエツクサム
は可用であつて再構成は完了している。尚、この分野の
当業者なら、上記の例を、任意の数のメモリ・モジユー
ル及び区画に一般化することができよう。
のメモリは、障害メモリ・モジユールMi中で見出された
区画Siを除いて各区画に対応するチエツクサムをもつ。
区画Siのチエツクサムは、モジユールMcyc（ｉ）中に配
置されることになる。モジユールMcyc（ｉ）の区画S
iは、デイスクに書き出される。第４図の例では、区画1
00−2cはチエツクサム区画に変換される。そして、区画
100−1b、100−2b、100−3b及び100−4bと100−2cはコ
ンピユータ・メモリの物理的アドレス空間から除去さ
れ、区画100−2cのデータがデイスクに書かれる。新し
いチエツクサム区画位置が第4b図に示されている。区画
Siのチエツクサムは、モジユールMcyc（ｉ）を除く現存
するすべてのモジユール中の区画Si中のデータを排他的
ORすることによつて作成される。１つの例では、区画10
0−2a及び100−2dのチエツクサムが計算されて区画100
−2cに格納される。すると、今やすべてのチエツクサム
は可用であつて再構成は完了している。尚、この分野の
当業者なら、上記の例を、任意の数のメモリ・モジユー
ル及び区画に一般化することができよう。
再構成後の読み書き動作は、もしチエツクサムが故障モ
ジユールMiにあると計算されたなら、それがモジユール
Mcyc（ｉ）に配置されることを除いては、すべてのメモ
リ・モジユールが活動性である場合と同一である。いく
つかのメモリ・モジユールが活動的でないときは、わず
かな量の負荷非平衡が存在する。というのは、すべての
メモリ・モジユールがチエツクサムを含むけれども、チ
エツクサムは均等に分割されないからである。そのよう
な偏りがあまり大きくなく、また病的な例外を除いて、
このスキームは、すべてのチエツクサムが単一のメモリ
・モジユールに格納された場合のスキームよりも相当に
優れた性能を示した。
ジユールMiにあると計算されたなら、それがモジユール
Mcyc（ｉ）に配置されることを除いては、すべてのメモ
リ・モジユールが活動性である場合と同一である。いく
つかのメモリ・モジユールが活動的でないときは、わず
かな量の負荷非平衡が存在する。というのは、すべての
メモリ・モジユールがチエツクサムを含むけれども、チ
エツクサムは均等に分割されないからである。そのよう
な偏りがあまり大きくなく、また病的な例外を除いて、
このスキームは、すべてのチエツクサムが単一のメモリ
・モジユールに格納された場合のスキームよりも相当に
優れた性能を示した。
上記の説明では、モジール及びチエツクサムの位置決め
ビツト（a1、a2）がブロツク・アドレスの最上位ビツト
であつたが、そのアドレツシングは、これらのビツトが
ブロツク・アドレスの「中位」ビツトであるように容易
に一般化することができる。すると、アドレスは、（a
0、a1、a2、a4）のように表現することができ、ここ
で、モジユール番号はa2によつて決定され、モジユール
内のアドレスは（a0、a1、a3）によつて決定され、ブロ
ツク（a0、a1、a2、a3）のチエツクサムはブロツク（a
0、a1、a1、a3）に存在する。例えば、a3が12ビツトな
ら、モジユールに亘つて4K個のブロツクが介左配置され
ることになり、チエツクサムはモジユールに亘つて均等
に分布されることになる。異なるプロセツサは比較的ラ
ンダムに複数のモジユールに亘つて異なる区画にアクセ
スする傾向にあるので、このことは、モジユールに亘る
負荷平衡を改善させる傾向をもたらす。
ビツト（a1、a2）がブロツク・アドレスの最上位ビツト
であつたが、そのアドレツシングは、これらのビツトが
ブロツク・アドレスの「中位」ビツトであるように容易
に一般化することができる。すると、アドレスは、（a
0、a1、a2、a4）のように表現することができ、ここ
で、モジユール番号はa2によつて決定され、モジユール
内のアドレスは（a0、a1、a3）によつて決定され、ブロ
ツク（a0、a1、a2、a3）のチエツクサムはブロツク（a
0、a1、a1、a3）に存在する。例えば、a3が12ビツトな
ら、モジユールに亘つて4K個のブロツクが介左配置され
ることになり、チエツクサムはモジユールに亘つて均等
に分布されることになる。異なるプロセツサは比較的ラ
ンダムに複数のモジユールに亘つて異なる区画にアクセ
スする傾向にあるので、このことは、モジユールに亘る
負荷平衡を改善させる傾向をもたらす。
F.発明の効果 以上説明したように、この発明によれば、チエツクサム
を複数のモジユールに亘つて均等に分散させたので、プ
ロセツサのアクセスの集中によるボトルネツクの解消さ
れたメモリ・システムが提供される。
を複数のモジユールに亘つて均等に分散させたので、プ
ロセツサのアクセスの集中によるボトルネツクの解消さ
れたメモリ・システムが提供される。
第１図は、本発明を実現する装置の全体の概要を示すブ
ロツク図、 第２図は、データ・アドレスを生成するための各フイー
ルドを示す図、 第３図は、古いデータと、古いチエツクサムと、新しい
データ・ブロツクから新しいチエツクサムを生成するた
めの回路構成のブロツク図、 第4a及び第4b図は、メモリ・モジユールのうちの１つの
障害の後、チエツクサム・アドレスが発生される様子を
示す図である。
ロツク図、 第２図は、データ・アドレスを生成するための各フイー
ルドを示す図、 第３図は、古いデータと、古いチエツクサムと、新しい
データ・ブロツクから新しいチエツクサムを生成するた
めの回路構成のブロツク図、 第4a及び第4b図は、メモリ・モジユールのうちの１つの
障害の後、チエツクサム・アドレスが発生される様子を
示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イーツハツク・デイスホン アメリカ合衆国コネチカツト州スタンフオ ード、マルベリイ・ストリート47‐デイー 番地 (56)参考文献 特開 昭62−293355（ＪＰ，Ａ)
Claims (3)
- 【請求項１】（ａ）各々が複数のデータ・ブロックから
なり、該データ・ブロックがアクセスの単位である複数
のメモリ・モジュールと、 （ｂ）等しいサイズの複数の上記データ・ブロックから
なる複数のグループを識別し、各グループ内の複数のデ
ータ・ブロックを各ブロックが異なる上記メモリ・モジ
ュールに分散するように上記メモリ・モジュールに割り
当てるための手段と、 （ｃ）上記識別された等しいサイズのデータ・ブロック
の少なくとも１つをバックアップ・ブロックとし、それ
を、該バックアップ・ブロック以外の上記等しいサイズ
の複数のデータ・ブロックからなる上記グループの上記
データ・グループのためのバックアップ・ブロックとし
て認識するための手段と、 （ｄ）上記異なるグループの上記バックアップ・ブロッ
クを各ブロックが異なる上記メモリ・モジュールに亙っ
て分散されるように分配するための手段と、 （ｅ）上記１つのグループ内の全てのデータ・ブロック
内のデータのチェックサムを計算するための手段と、 （ｆ）上記チェックサムを、上記グループの上記識別さ
れたバックアップ・ブロック中に格納するための手段
と、 （ｇ）故障メモリ・モジュールの全データ・ブロックの
データを、同一データ・グループに属する残りの非故障
メモリ・モジュールの対応データ・ブロックのデータ及
び上記チェックサムに基づいて、回復するための手段
と、 （ｈ）上記回復データ及び上記チェックサムに基づい
て、非故障メモリ・モジュールのみから成る新たなデー
タ・ブロック・グループに割り当てられるべき新チェッ
クサムを計算して対応する各バックアップ・ブロックに
再分配するための手段と、 を具備し、メモリ・モジュールの故障時に、非故障メモ
リ・モジュール中のデータに対応する新チェックサムを
計算してバックアップ・ブロック内の旧チェックサムを
置換しうるコンピュータのためのメモリ装置。 - 【請求項２】各メモリ・モジュールが複数のブロックに
区分され、各ブロック単位でアクセス可能な複数のメモ
リ・モジュールを具備し、チェックサムを記憶するため
の少なくとも１つのバックアップ・ブロック及びデータ
を記憶するための複数のデータ・ブロックを含みこれら
の各ブロックが異なるメモリ・モジュールに属するよう
に編成される複数のブロック・グループを具備するコン
ピュータ・システムのためのメモリに障害耐性を与える
ための方法において、 （ａ）上記異なるグループの上記バックアップ・ブロッ
クを各ブロックが異なる上記メモリ・モジュールに亘っ
て分散されるように分配する段階と、 （ｂ）１つの上記グループの全てのデータ・ブロック内
のデータのチェックサムを計算する段階と、 （ｃ）上記グループ内の対応するバックアップ・ブロッ
クに上記チェックサムを格納する段階と、 （ｄ）故障したメモリ・モジュールを検出する段階と、 （ｅ）故障メモリ・モジュールの各データ・ブロック内
のデータを、同一データ・グループに属する残りの非故
障メモリ・モジュールの対応データ・ブロックのデータ
及び上記チェックサムに基づいて、 回復する段階と、 （ｆ）上記回復データ及び上記チェックサムに基づい
て、非故障メモリ・モジュールのみから成る新たなデー
タ・ブロック・グループに割り当てられるべき新チェッ
クサムを計算して対応する各バックアップ・ブロックに
再分配する段階と、 より成る障害耐性をを有するメモリ構成方法。 - 【請求項３】故障メモリ・モジュール中にバックアップ
・ブロックが割り当てられているデータ・グループに対
しては、隣の非故障メモリ・モジュールの１つのデータ
・ブロックを新たなバックアップ・ブロックとして割り
当てることを特徴とする請求項２に記載したメモリ構成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US278104 | 1988-11-30 | ||
| US07/278,104 US5007053A (en) | 1988-11-30 | 1988-11-30 | Method and apparatus for checksum address generation in a fail-safe modular memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194457A JPH02194457A (ja) | 1990-08-01 |
| JPH0769873B2 true JPH0769873B2 (ja) | 1995-07-31 |
Family
ID=23063705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1299891A Expired - Lifetime JPH0769873B2 (ja) | 1988-11-30 | 1989-11-20 | コンピユータのためのメモリ装置及びメモリ構成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5007053A (ja) |
| EP (1) | EP0371243A3 (ja) |
| JP (1) | JPH0769873B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2643993B1 (fr) * | 1989-03-03 | 1991-05-17 | Bull Sa | Procede pour remplacer des modules memoire dans un systeme informatique et systeme informatique pour la mise en oeuvre du procede |
| US5265098A (en) * | 1990-08-03 | 1993-11-23 | International Business Machines Corporation | Method and means for managing DASD array accesses when operating in degraded mode |
| US5544347A (en) * | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
| US5208813A (en) * | 1990-10-23 | 1993-05-04 | Array Technology Corporation | On-line reconstruction of a failed redundant array system |
| JPH04184634A (ja) * | 1990-11-20 | 1992-07-01 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ |
| US5235601A (en) * | 1990-12-21 | 1993-08-10 | Array Technology Corporation | On-line restoration of redundancy information in a redundant array system |
| US5191584A (en) * | 1991-02-20 | 1993-03-02 | Micropolis Corporation | Mass storage array with efficient parity calculation |
| US5398253A (en) * | 1992-03-11 | 1995-03-14 | Emc Corporation | Storage unit generation of redundancy information in a redundant storage array system |
| US5574944A (en) * | 1993-12-15 | 1996-11-12 | Convex Computer Corporation | System for accessing distributed memory by breaking each accepted access request into series of instructions by using sets of parameters defined as logical channel context |
| US6003071A (en) * | 1994-01-21 | 1999-12-14 | Sony Corporation | Image data transmission apparatus using time slots |
| JPH08166910A (ja) * | 1994-12-15 | 1996-06-25 | Nec Corp | データ修復方法 |
| FI102221B1 (fi) * | 1995-10-30 | 1998-10-30 | Nokia Telecommunications Oy | Tietokoneen muistiongelmien paljastaminen |
| US6052797A (en) * | 1996-05-28 | 2000-04-18 | Emc Corporation | Remotely mirrored data storage system with a count indicative of data consistency |
| US6044444A (en) * | 1996-05-28 | 2000-03-28 | Emc Corporation | Remote data mirroring having preselection of automatic recovery or intervention required when a disruption is detected |
| US6301670B1 (en) * | 1998-10-06 | 2001-10-09 | Ricoh Corporation | Method and apparatus for erasing data when a problem is identified |
| US7325052B1 (en) | 1998-10-06 | 2008-01-29 | Ricoh Company, Ltd. | Method and system to erase data after expiration or other condition |
| US6397365B1 (en) | 1999-05-18 | 2002-05-28 | Hewlett-Packard Company | Memory error correction using redundant sliced memory and standard ECC mechanisms |
| US6807602B1 (en) * | 2000-10-30 | 2004-10-19 | Hewlett-Packard Development Company, L.P. | System and method for mapping bus addresses to memory locations utilizing access keys and checksums |
| US6775791B2 (en) | 2001-01-26 | 2004-08-10 | Dell Products L.P. | Replaceable memory modules with parity-based data recovery |
| US20030035371A1 (en) * | 2001-07-31 | 2003-02-20 | Coke Reed | Means and apparatus for a scaleable congestion free switching system with intelligent control |
| JP2003196163A (ja) * | 2001-12-27 | 2003-07-11 | Denso Corp | 電子制御装置 |
| US20060156381A1 (en) | 2005-01-12 | 2006-07-13 | Tetsuro Motoyama | Approach for deleting electronic documents on network devices using document retention policies |
| US8272028B2 (en) * | 2008-10-15 | 2012-09-18 | Ricoh Company, Ltd. | Approach for managing access to electronic documents on network devices using document retention policies and document security policies |
| US8799743B2 (en) | 2008-10-28 | 2014-08-05 | Micron Technology, Inc. | Error correction in multiple semiconductor memory units |
| US9338172B2 (en) * | 2013-03-13 | 2016-05-10 | Futurewei Technologies, Inc. | Enhanced IPsec anti-replay/anti-DDOS performance |
| GB2540562B (en) * | 2015-07-21 | 2019-09-04 | Advanced Risc Mach Ltd | Method of and apparatus for generating a signature representative of the content of an array of data |
| US11281527B2 (en) * | 2020-01-14 | 2022-03-22 | EMC IP Holding Company LLC | Method and system for data integrity |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622300A (en) * | 1979-08-01 | 1981-03-02 | Fanuc Ltd | Memory check method |
| GB2166893B (en) * | 1984-10-05 | 1988-03-23 | Sharp Kk | Checking memory at system power-up |
| JPS61141056A (ja) * | 1984-12-14 | 1986-06-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 揮発性メモリの間欠エラ−検出方法 |
| US4726024A (en) * | 1986-03-31 | 1988-02-16 | Mieczyslaw Mirowski | Fail safe architecture for a computer system |
| US4727544A (en) * | 1986-06-05 | 1988-02-23 | Bally Manufacturing Corporation | Memory integrity checking system for a gaming device |
| US4761785B1 (en) * | 1986-06-12 | 1996-03-12 | Ibm | Parity spreading to enhance storage access |
| US4782486A (en) * | 1987-05-14 | 1988-11-01 | Digital Equipment Corporation | Self-testing memory |
-
1988
- 1988-11-30 US US07/278,104 patent/US5007053A/en not_active Expired - Fee Related
-
1989
- 1989-10-18 EP EP19890119306 patent/EP0371243A3/en not_active Withdrawn
- 1989-11-20 JP JP1299891A patent/JPH0769873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0371243A2 (en) | 1990-06-06 |
| JPH02194457A (ja) | 1990-08-01 |
| US5007053A (en) | 1991-04-09 |
| EP0371243A3 (en) | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007053A (en) | Method and apparatus for checksum address generation in a fail-safe modular memory | |
| JP2831072B2 (ja) | ディスクドライブメモリ | |
| KR940011039B1 (ko) | Dasd 배열내에서의 분배 스페어링 방법 및 장치 | |
| JP3269552B2 (ja) | ディスクドライブメモリ | |
| JP3304115B2 (ja) | 構成可能な冗長アレイ記憶装置 | |
| US5124987A (en) | Logical track write scheduling system for a parallel disk drive array data storage subsystem | |
| US4989205A (en) | Disk drive memory | |
| US4989206A (en) | Disk drive memory | |
| US5596708A (en) | Method and apparatus for the protection of write data in a disk array | |
| US7386757B2 (en) | Method and apparatus for enabling high-reliability storage of distributed data on a plurality of independent storage devices | |
| US5146588A (en) | Redundancy accumulator for disk drive array memory | |
| JPH04230512A (ja) | Ｄａｓｄアレイのための更新記録方法及び装置 | |
| EP0469924A2 (en) | Method for balancing the frequency of DASD array accesses when operating in degraded mode | |
| JPH054699B2 (ja) | ||
| EP0570516A1 (en) | Disk drive array memory system using nonuniform disk drives | |
| JPH07110776A (ja) | 並列計算システムにおける冗長パリティ保護方法 | |
| US20050193273A1 (en) | Method, apparatus and program storage device that provide virtual space to handle storage device failures in a storage system | |
| JPH07203337A (ja) | Ｒａｉｄを使用する、フル・モーション・ビデオのネットワーク・サポートの方法および装置 | |
| KR100402638B1 (ko) | 리던던트 디바이스 초기화 방법 및 장치 | |
| JPH06119121A (ja) | ディスクアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090409 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |