JPH0770160B2 - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPH0770160B2 JPH0770160B2 JP19985987A JP19985987A JPH0770160B2 JP H0770160 B2 JPH0770160 B2 JP H0770160B2 JP 19985987 A JP19985987 A JP 19985987A JP 19985987 A JP19985987 A JP 19985987A JP H0770160 B2 JPH0770160 B2 JP H0770160B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- data
- circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、PCM信号の記録装置、特に回転ヘッドPCMレコ
ーダに好適な同期回路に関する。
ーダに好適な同期回路に関する。
従来の装置は、特開昭58−188314号に記載のPCMデータ
の記録装置のように、入力されたデータをフレームと呼
ばれる一定の時間単位で区切り、１フレーム内のデータ
を時間軸圧縮して、回転ヘッドを用いて磁気テープに記
録するものであった。なおフレーム最初のデータはＬチ
ャンネル（左）のデータとしている。
の記録装置のように、入力されたデータをフレームと呼
ばれる一定の時間単位で区切り、１フレーム内のデータ
を時間軸圧縮して、回転ヘッドを用いて磁気テープに記
録するものであった。なおフレーム最初のデータはＬチ
ャンネル（左）のデータとしている。
上記従来装置は、外部から入力されたPCMデータを直接
記録する際、フレームの同期化を行っておらず、入力デ
ータのフレームとテープ上に記録されるデータのフレー
ムは非同期となっていた。
記録する際、フレームの同期化を行っておらず、入力デ
ータのフレームとテープ上に記録されるデータのフレー
ムは非同期となっていた。
本発明の目的は、入力信号に含まれているフレーム同期
信号か、あるいは外部から入力するフレーム信号により
フレーム同期をかけてPCMデータを記録するための同期
回路を提供することにある。
信号か、あるいは外部から入力するフレーム信号により
フレーム同期をかけてPCMデータを記録するための同期
回路を提供することにある。
上記目的は、入力信号にフレームの先頭を示すフレーム
同期信号が存在する場合は、フレームの先頭データの位
置でタイミング生成回路を同期化し、入力信号にフレー
ム同期信号が存在しない場合は、入力信号にワード単位
に付加されている外部識別信号よりワード単位でタイミ
ング生成回路を同期化することにより達成される。
同期信号が存在する場合は、フレームの先頭データの位
置でタイミング生成回路を同期化し、入力信号にフレー
ム同期信号が存在しない場合は、入力信号にワード単位
に付加されている外部識別信号よりワード単位でタイミ
ング生成回路を同期化することにより達成される。
入力信号にフレーム同期信号が存在しない場合、同期信
号発生回路はチャンネル周期に同期信号を発生すること
により、クリア信号はどちらか一方のチャンネルのデー
タの入力時にしか発生せず、フレームの最初のデータを
必ず一方のチャンネルのデータに同期化することができ
る。タイミング生成回路が１フレーム分のタイミングを
生成すると同期信号待ち状態となり、この状態における
最初の同期信号によりクリア信号を発生し、タイミング
生成回路のフレームリセットを行う。
号発生回路はチャンネル周期に同期信号を発生すること
により、クリア信号はどちらか一方のチャンネルのデー
タの入力時にしか発生せず、フレームの最初のデータを
必ず一方のチャンネルのデータに同期化することができ
る。タイミング生成回路が１フレーム分のタイミングを
生成すると同期信号待ち状態となり、この状態における
最初の同期信号によりクリア信号を発生し、タイミング
生成回路のフレームリセットを行う。
また、入力信号にフレーム同期信号が存在する場合は、
同期信号発生回路によりフレーム同期信号に同期して信
号を発生することにより、フレーム同期化が行える。
同期信号発生回路によりフレーム同期信号に同期して信
号を発生することにより、フレーム同期化が行える。
なお、入力信号にフレーム同期信号が存在しない場合、
フレーム信号選択回路を用いて外部からのフレーム信号
によりクリア信号発生回路を同期待ち状態とすることに
より、外部フレーム信号とのフレーム同期化を行うこと
が可能となる。
フレーム信号選択回路を用いて外部からのフレーム信号
によりクリア信号発生回路を同期待ち状態とすることに
より、外部フレーム信号とのフレーム同期化を行うこと
が可能となる。
以下、本発明の一実施例を第１図により説明する。同図
は回転ヘッドPCMレコーダのブロック図である。同図に
おいて、１は入力データよりフレーム同期信号を抽出す
る抽出回路、２は同期信号を発生する同期信号生成回
路、４は各部の動作タイミングを制御するタイミング生
成回路、３はタイミング生成回路４をイニシャライズす
るクリア信号生成回路、５はフレーム信号を選択するフ
レーム信号選択回路、８は抽出回路１により抽出された
PCM信号を一時記憶するRAM、６はRAM8のアドレスを制御
するアドレス生成回路、９はRAM8に書き込み命令を送る
書き込み制御回路、７はRAM8に記憶されているデータに
誤り訂正用のパリティを付加する符号化回路、10はRAM8
のデータに変調を施す変調回路、11は記録アンプ等より
成る記録回路、12は磁気テープ、13は回転シリンダ、1
4,15はヘッドである。
は回転ヘッドPCMレコーダのブロック図である。同図に
おいて、１は入力データよりフレーム同期信号を抽出す
る抽出回路、２は同期信号を発生する同期信号生成回
路、４は各部の動作タイミングを制御するタイミング生
成回路、３はタイミング生成回路４をイニシャライズす
るクリア信号生成回路、５はフレーム信号を選択するフ
レーム信号選択回路、８は抽出回路１により抽出された
PCM信号を一時記憶するRAM、６はRAM8のアドレスを制御
するアドレス生成回路、９はRAM8に書き込み命令を送る
書き込み制御回路、７はRAM8に記憶されているデータに
誤り訂正用のパリティを付加する符号化回路、10はRAM8
のデータに変調を施す変調回路、11は記録アンプ等より
成る記録回路、12は磁気テープ、13は回転シリンダ、1
4,15はヘッドである。
また、16はデータ入力端子、17は外部フレーム信号入力
端子、18はフレーム信号選択入力端子である。
端子、18はフレーム信号選択入力端子である。
まず回転ヘッドPCMレコーダの記録動作について説明す
る。
る。
抽出回路１により、データ入力端子16から入力された入
力データ19内のPCM信号20を抽出し、RAM8に書き込む。
次にRAM8より符号化回路７にPCM信号が読み出され、誤
り訂正用のパリティが生成され、RAM8にパリティが書き
込まれる。このパリティとPCM信号が再びRAM8より読み
出され、変調回路10より変調を施し、記録回路11により
増幅され、ヘッド14,15を用いて磁気テープ12に記録す
る。
力データ19内のPCM信号20を抽出し、RAM8に書き込む。
次にRAM8より符号化回路７にPCM信号が読み出され、誤
り訂正用のパリティが生成され、RAM8にパリティが書き
込まれる。このパリティとPCM信号が再びRAM8より読み
出され、変調回路10より変調を施し、記録回路11により
増幅され、ヘッド14,15を用いて磁気テープ12に記録す
る。
データ入力端子16より入力される入力データ19は、第２
図に示したフォーマットに従っている。32ビットで１サ
ブフレームを構成し、サブフレームは、４ビットのSYNC
40,8ビットの補助データ41,16ビットのPCMデータ42（オ
ーディオ信号の１サンプルデータ）、１ビットのフラグ
43,1ビットのフレーム同期44,1ビットの状態表示45,1ビ
ットのパリティ46より成っている。
図に示したフォーマットに従っている。32ビットで１サ
ブフレームを構成し、サブフレームは、４ビットのSYNC
40,8ビットの補助データ41,16ビットのPCMデータ42（オ
ーディオ信号の１サンプルデータ）、１ビットのフラグ
43,1ビットのフレーム同期44,1ビットの状態表示45,1ビ
ットのパリティ46より成っている。
SYNC40は、サブフレームの先頭を示すと共に、PCMデー
タのチャンネル（左または右）を指定する。
タのチャンネル（左または右）を指定する。
補助データ41はPCMデータ42に補助的な情報を付加する
もので、DATにおけるサブコード等のデータである。
もので、DATにおけるサブコード等のデータである。
フラグ43はPCMデータ42の有効性を示すものでオプショ
ンとして用いられる。
ンとして用いられる。
フレーム同期44は、フレーム同期信号２を含みフレーム
同期信号22の有無は状態表示45により指定される。
同期信号22の有無は状態表示45により指定される。
状態表示45は192サブフレームで１セットの情報を成
し、上記フレーム同期信号22の有無、サンプリング周波
数、チャンネル数等を指定する。
し、上記フレーム同期信号22の有無、サンプリング周波
数、チャンネル数等を指定する。
パリティ46は、１サブフレーム中の32ビットのデータの
排他、論理和をとったものである。
排他、論理和をとったものである。
なお実際の転送では、バイフェイズ変調が施されてお
り、これを復調する必要がある。
り、これを復調する必要がある。
抽出回路１は、入力信号19よりマスタークロック29を抽
出し、タイミング生成回路４を動作させる。さらにバイ
フェイズ復調をかけてPCMデータ42を抽出してRAM8に送
る。また、SYNC40よりチャンネルを判定してチャンネル
選択信号21を、またフレーム同期44よりフレーム同期信
号22を同期信号生成回路２に出力する。
出し、タイミング生成回路４を動作させる。さらにバイ
フェイズ復調をかけてPCMデータ42を抽出してRAM8に送
る。また、SYNC40よりチャンネルを判定してチャンネル
選択信号21を、またフレーム同期44よりフレーム同期信
号22を同期信号生成回路２に出力する。
フレーム同期信号22,チャンネル選択信号21,PCMデータ2
0のタイミングを第３図に示す。同図においてLn-1,Ln,L
0……はＬチャンネル（左）のデータ、Rn-1,Rn,R0……
はＲチャンネル（右）のデータを示す。
0のタイミングを第３図に示す。同図においてLn-1,Ln,L
0……はＬチャンネル（左）のデータ、Rn-1,Rn,R0……
はＲチャンネル（右）のデータを示す。
チャンネル選択信号21は、PCMデータ42と同期して、Ｌ
チャンネルデータではローレベル、Ｒチャンネルデータ
ではハイレベルとなり、また、フレーム同期信号22は、
L0データの時のみローレベルとなるような信号である。
また、タイミング生成回路４との関係は、内部フレーム
信号25がL0データの開始時に立ち下がるようなタイミン
グとなるように同期をかける。
チャンネルデータではローレベル、Ｒチャンネルデータ
ではハイレベルとなり、また、フレーム同期信号22は、
L0データの時のみローレベルとなるような信号である。
また、タイミング生成回路４との関係は、内部フレーム
信号25がL0データの開始時に立ち下がるようなタイミン
グとなるように同期をかける。
一方、入力データ19にフレーム同期信号22が存在しない
場合、内部フレーム信号25の立ち下がりを、チャンネル
選択信号21の立ち下がりに同期をかける必要がある。
場合、内部フレーム信号25の立ち下がりを、チャンネル
選択信号21の立ち下がりに同期をかける必要がある。
クリア信号生成回路３及びフレーム信号選択回路５の回
路図を第４図に示す。同図において50はセット付のラッ
チ回路、51は選択回路、52はエッジ検出回路、53はAND,
54はORである。なお、ラッチ回路50は立ち下がりクロツ
クで動作し、セット信号がハイレベルでセットされるも
のとする。
路図を第４図に示す。同図において50はセット付のラッ
チ回路、51は選択回路、52はエッジ検出回路、53はAND,
54はORである。なお、ラッチ回路50は立ち下がりクロツ
クで動作し、セット信号がハイレベルでセットされるも
のとする。
以下、第４図の動作を第５図乃至第７図を用いて説明す
る。
る。
第５図は、第１図における抽出回路１の入力データ19に
フレーム同期信号22（第１図、第５図）が存在する時の
ものであり、この場合、同期信号生成回路２（第１図）
は，フレーム同期信号23の立ち下がりエッジ73の前後で
ハイレベルとなるように同期信号23を出力する。まずタ
イミング生成回路４（第４図）からの内部フレーム信号
25がタイミンク70で立ち下がる時、エッジ検出回路52
は、タイミング71でハイレベルとなるように信号61を出
力する。フレーム信号選択入力端子18より、選択回路51
が信号61を選択するようにフレーム選択信号28を入力す
ることにより、ラッチ回路50がセットされ出力信号62が
ハイレベルとなる。次に同期信号23の立ち下がり73が入
力されると出力信号62がハイレベルなので、AND53をそ
のまま通り抜け、同期信号23の立ち下がり73によりラッ
チ回路50がローレベルにラッチされ、信号62がローレベ
ルとなる。この結果OR54の出力であるクリア信号24は図
に示す様になる。タイミング生成回路４は、クリア信号
24がハイレベルの時、フレームの先頭のタイミングとな
るようにイニシャライズが行われる。従ってフレーム同
期信号22の立ち下がりがフレームの先頭となるように同
期化が行われる。この後１フレーム分の時間が経過した
時、フレーム同期信号22の周期と、タイミング生成回路
４の周期は等しいので（タイミング生成回路４は、抽出
回路１で抽出されたマスタークロック29により動作して
いるため）、同期信号23の入力タイミングと、内部フレ
ーム信号25の立ち下がりエッジ検出信号61のタイミング
は一致し、チャンネル選択信号21の立ち下がりエッジ78
でタイミング生成回路４がイニシャライズされ、以後こ
のタイミングが維持される。以上の様にして、入力デー
タ19よりフレーム同期を行うことができる。
フレーム同期信号22（第１図、第５図）が存在する時の
ものであり、この場合、同期信号生成回路２（第１図）
は，フレーム同期信号23の立ち下がりエッジ73の前後で
ハイレベルとなるように同期信号23を出力する。まずタ
イミング生成回路４（第４図）からの内部フレーム信号
25がタイミンク70で立ち下がる時、エッジ検出回路52
は、タイミング71でハイレベルとなるように信号61を出
力する。フレーム信号選択入力端子18より、選択回路51
が信号61を選択するようにフレーム選択信号28を入力す
ることにより、ラッチ回路50がセットされ出力信号62が
ハイレベルとなる。次に同期信号23の立ち下がり73が入
力されると出力信号62がハイレベルなので、AND53をそ
のまま通り抜け、同期信号23の立ち下がり73によりラッ
チ回路50がローレベルにラッチされ、信号62がローレベ
ルとなる。この結果OR54の出力であるクリア信号24は図
に示す様になる。タイミング生成回路４は、クリア信号
24がハイレベルの時、フレームの先頭のタイミングとな
るようにイニシャライズが行われる。従ってフレーム同
期信号22の立ち下がりがフレームの先頭となるように同
期化が行われる。この後１フレーム分の時間が経過した
時、フレーム同期信号22の周期と、タイミング生成回路
４の周期は等しいので（タイミング生成回路４は、抽出
回路１で抽出されたマスタークロック29により動作して
いるため）、同期信号23の入力タイミングと、内部フレ
ーム信号25の立ち下がりエッジ検出信号61のタイミング
は一致し、チャンネル選択信号21の立ち下がりエッジ78
でタイミング生成回路４がイニシャライズされ、以後こ
のタイミングが維持される。以上の様にして、入力デー
タ19よりフレーム同期を行うことができる。
第６図はフレーム同期信号22が無い時のタイミングであ
る。この場合、同期信号生成回路２は、チャンネル選択
信号21の立ち下がりエッジごとすべてに同期信号23を出
力する。しかしラッチ回路50は第５図のタイミングの時
と同様に動作しており、内部フレーム信号25が立ち下が
ってから、同期信号23が立ち下がるまでの間しかハイレ
ベルにならない（同期信号待ち状態）。従ってAND53の
出力信号63がハイレベルとなるのは第６図中110,111で
示したタイミング（１フレーム間隔）のみでありチャン
ネル選択信号21のいづれかの立ち下がりで１度同期がか
かると、以下は第５図の場合と同様の動作となる。この
ようにして、チャンネル選択信号21の立ち下がりと、フ
レームの先頭を同期化することができる。
る。この場合、同期信号生成回路２は、チャンネル選択
信号21の立ち下がりエッジごとすべてに同期信号23を出
力する。しかしラッチ回路50は第５図のタイミングの時
と同様に動作しており、内部フレーム信号25が立ち下が
ってから、同期信号23が立ち下がるまでの間しかハイレ
ベルにならない（同期信号待ち状態）。従ってAND53の
出力信号63がハイレベルとなるのは第６図中110,111で
示したタイミング（１フレーム間隔）のみでありチャン
ネル選択信号21のいづれかの立ち下がりで１度同期がか
かると、以下は第５図の場合と同様の動作となる。この
ようにして、チャンネル選択信号21の立ち下がりと、フ
レームの先頭を同期化することができる。
また、同様にフレーム同期信号22が無い時に、外部フレ
ーム信号入力端子17より、タイミング生成回路４と同一
のフレーム周期を持つ外部フレーム信号26を入力するこ
とにより、フレームの先頭を規定することができる。こ
の場合のタイミングを第７図に示す。
ーム信号入力端子17より、タイミング生成回路４と同一
のフレーム周期を持つ外部フレーム信号26を入力するこ
とにより、フレームの先頭を規定することができる。こ
の場合のタイミングを第７図に示す。
この場合は、フレーム選択信号28を、選択回路51が信号
60を選択するように入力することにより、ラッチ回路50
のセット信号27がハイレベルとなるのは、外部フレーム
信号26の立ち下がりエッジ検出信号60がハイレベルとな
るときであり、同期信号待ち状態は第５図のラッチ回路
５の出力信号62の第７図中82のハイレベルであり、クリ
アタイミング92でタイミング生成回路４がイニシャライ
ズされる。また１フレーム分時間が経過した時の同期信
号待ち状態はハイレベル86であり、クリアタイミングは
91となり、以後このタイミング関係が維持される。以上
のようにして、外部フレーム信号に対して、チャンネル
選択信号21の１周期分の遅れ時間以内にフレームの先頭
を同期化することが可能となる。
60を選択するように入力することにより、ラッチ回路50
のセット信号27がハイレベルとなるのは、外部フレーム
信号26の立ち下がりエッジ検出信号60がハイレベルとな
るときであり、同期信号待ち状態は第５図のラッチ回路
５の出力信号62の第７図中82のハイレベルであり、クリ
アタイミング92でタイミング生成回路４がイニシャライ
ズされる。また１フレーム分時間が経過した時の同期信
号待ち状態はハイレベル86であり、クリアタイミングは
91となり、以後このタイミング関係が維持される。以上
のようにして、外部フレーム信号に対して、チャンネル
選択信号21の１周期分の遅れ時間以内にフレームの先頭
を同期化することが可能となる。
また、上記の場合において、外部フレーム信号26とチャ
ンネル選択信号21が非同期の場合、外部フレーム信号26
の立ち下がりエッジがチャンネル選択信号21の立ち下が
りと近い位置であり、ジッタ等を持っている場合、クリ
アタイミングがチャンネル選択信号21の１周期分だけ早
くなったり遅くなったりする危険性が生じる。
ンネル選択信号21が非同期の場合、外部フレーム信号26
の立ち下がりエッジがチャンネル選択信号21の立ち下が
りと近い位置であり、ジッタ等を持っている場合、クリ
アタイミングがチャンネル選択信号21の１周期分だけ早
くなったり遅くなったりする危険性が生じる。
第８図はこの問題を解決するためのフレーム信号選択回
路５の回路図を示したものである。同図において101はA
NDである。また信号100は実際に記録をしている状態の
時のみローレベルとなり、RAM8のイニシャライズや抽出
回路１のクロック引き込み等のため、磁気テープ12への
記録を行わない場合ハイレベルとなる信号である。つま
り、抽出回路１がクロック引き込み動作等を行って記録
の準備を行っている時等のみ、選択回路51が信号60を選
択し、フレーム同期を行っておくことにより実際の記録
動作時では、フレーム同期化が行われた状態で、外部フ
レーム信号とは無関係にクリア信号24を生成し、フレー
ム周期のバラつきを防ぐことができる。
路５の回路図を示したものである。同図において101はA
NDである。また信号100は実際に記録をしている状態の
時のみローレベルとなり、RAM8のイニシャライズや抽出
回路１のクロック引き込み等のため、磁気テープ12への
記録を行わない場合ハイレベルとなる信号である。つま
り、抽出回路１がクロック引き込み動作等を行って記録
の準備を行っている時等のみ、選択回路51が信号60を選
択し、フレーム同期を行っておくことにより実際の記録
動作時では、フレーム同期化が行われた状態で、外部フ
レーム信号とは無関係にクリア信号24を生成し、フレー
ム周期のバラつきを防ぐことができる。
なお、以上の様にフレーム同期を行うことの利点として
は、１台の再生装置から複数の記録装置に記録する際、
フレームの先頭が一致した全く同一の記録テープを同時
に複数個作成できる等の面にある。
は、１台の再生装置から複数の記録装置に記録する際、
フレームの先頭が一致した全く同一の記録テープを同時
に複数個作成できる等の面にある。
また、上述の説明では記録装置についての実施例であっ
たが、外部フレーム信号によるフレーム同期化は、再生
装置にも応用できる。つまり、上記した方法でフレーム
同期化されて作成された複数のテープを、複数の再生装
置により、フレームの先頭が一致した同一タイミングで
再生することが可能となる。
たが、外部フレーム信号によるフレーム同期化は、再生
装置にも応用できる。つまり、上記した方法でフレーム
同期化されて作成された複数のテープを、複数の再生装
置により、フレームの先頭が一致した同一タイミングで
再生することが可能となる。
第９図に、本発明を回転ヘッドPCM再生装置に応用した
場合のブロック図を示す。同図において、110は磁気テ
ープ12からの再生信号の波形等化等を行う再生回路、11
1は復調を施す復調回路112は誤り訂正を行う復号回路、
113は復号回路112で訂正不能とされたデータに補間を施
す補間回路、114はPCM信号をアナログ信号に交換するD/
A変換器、115はオーディオ信号出力端子、116はタイミ
ング生成回路４の生成するタイミングによりチャンネル
選択信号を生成する識別信号生成回路である。
場合のブロック図を示す。同図において、110は磁気テ
ープ12からの再生信号の波形等化等を行う再生回路、11
1は復調を施す復調回路112は誤り訂正を行う復号回路、
113は復号回路112で訂正不能とされたデータに補間を施
す補間回路、114はPCM信号をアナログ信号に交換するD/
A変換器、115はオーディオ信号出力端子、116はタイミ
ング生成回路４の生成するタイミングによりチャンネル
選択信号を生成する識別信号生成回路である。
また、本発明を用いてフレーム同期をかけた複数の記録
装置で連続つなぎ記録を行った複数のテープを、複数の
再生装置で連続つなぎ再生を行う場合、本発明により外
部フレーム信号を用いて、すべての再生装置にフレーム
同期をかけることにより、切れ目なく連続的に再生する
ことが可能となる。
装置で連続つなぎ記録を行った複数のテープを、複数の
再生装置で連続つなぎ再生を行う場合、本発明により外
部フレーム信号を用いて、すべての再生装置にフレーム
同期をかけることにより、切れ目なく連続的に再生する
ことが可能となる。
本発明によれば、PCM信号記録装置において入力信号に
フレーム同期信号が無い場合は、チャンネル同期を、ま
たフレーム同期信号が有る場合はフレーム同期を自動的
に選択して行なうことができる。
フレーム同期信号が無い場合は、チャンネル同期を、ま
たフレーム同期信号が有る場合はフレーム同期を自動的
に選択して行なうことができる。
またフレーム同期信号が無い場合においても、フレーム
周期を持つフレーム信号を入力することにより、上記フ
レーム信号に同期化をかけることができる。なお、この
場合、記録または再生を行わない準備状態を設け、この
準備状態においてのみ外部フレーム信号に同期化を行う
ことにより、実際の記録または再生の時に、外部フレー
ム信号とチャンネル選択信号が非同期であるために動作
が不安定となるのを防ぐことができる。
周期を持つフレーム信号を入力することにより、上記フ
レーム信号に同期化をかけることができる。なお、この
場合、記録または再生を行わない準備状態を設け、この
準備状態においてのみ外部フレーム信号に同期化を行う
ことにより、実際の記録または再生の時に、外部フレー
ム信号とチャンネル選択信号が非同期であるために動作
が不安定となるのを防ぐことができる。
第１図は本発明の一実施例の回転ヘッドPCMレコーダの
ブロック図、第２図は入力されるデータのフォーマット
図、第３図はフレームとデータの関係を示したタイミン
グチャート図、第４図はクリア信号発生回路とフレーム
信号選択回路の回路図、第５図，第６図，第７図は第４
図の回路動作を示すタイミングチャート図、第８図はク
リア信号発生回路とフレーム信号選択回路の回路図、第
９図は本発明の他の実施例のブロック図である。 １…抽出回路、２…同期信号生成回路、３…クリア信号
生成回路、４…タイミング生成回路、５…フレーム信号
選択回路、21…チャンネル選択信号、22…フレーム同期
信号、23…同期信号、24…クリア信号、25…内部フレー
ム信号、26…外部フレーム信号、116…識別信号生成回
路。
ブロック図、第２図は入力されるデータのフォーマット
図、第３図はフレームとデータの関係を示したタイミン
グチャート図、第４図はクリア信号発生回路とフレーム
信号選択回路の回路図、第５図，第６図，第７図は第４
図の回路動作を示すタイミングチャート図、第８図はク
リア信号発生回路とフレーム信号選択回路の回路図、第
９図は本発明の他の実施例のブロック図である。 １…抽出回路、２…同期信号生成回路、３…クリア信号
生成回路、４…タイミング生成回路、５…フレーム信号
選択回路、21…チャンネル選択信号、22…フレーム同期
信号、23…同期信号、24…クリア信号、25…内部フレー
ム信号、26…外部フレーム信号、116…識別信号生成回
路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 涌村 進一 埼玉県所沢市花園４丁目2610番地 パイオ ニア株式会社所沢工場内 (72)発明者 三宅 一郎 埼玉県所沢市花園４丁目2610番地 パイオ ニア株式会社所沢工場内
Claims (5)
- 【請求項１】入力端子より入力されるPCMデータをフレ
ーム単位に構成して記録手段を介して媒体に記録すると
共に、上記記録手段におけるフレーム単位の動作タイミ
ング信号を生成するタイミング生成回路を有する同期回
路において、上記入力端子における上記フレーム単位の
PCMデータに上記フレーム単位の先頭を示すフレーム同
期信号が存在する場合は、上記フレーム単位の先頭デー
タの位置で上記タイミング生成回路にて生成する上記フ
レーム単位の先頭データの位置を同期化し、上記フレー
ム同期信号が存在しない場合は、上記PCMデータに付加
されている識別信号により上記タイミング生成回路にて
生成する上記フレーム単位の先頭データを同期化する制
御手段を備えたことを特徴とする同期回路。 - 【請求項２】特許請求の範囲第１項記載の同期回路にお
いて、上記PCMデータは左チャンネルまたは右チャンネ
ルデータを含み、上記識別信号は上記PCMデータに付加
されているチャンネル識別信号であり、上記制御手段
は、上記PCMデータより上記フレーム同期信号及び上記
チャンネル識別信号を抽出する抽出回路と、上記タイミ
ング生成回路にて生成する上記フレーム単位の先頭デー
タの位置を同期化するための同期信号を、上記抽出回路
で抽出された上記フレーム同期信号または上記チャンネ
ル識別信号により生成する同期信号生成手段とからな
り、上記フレーム同期信号が存在しない場合、上記フレ
ーム単位の先頭データを左チャンネルか右チャンネルの
いずれかに固定することを特徴とする同期回路。 - 【請求項３】入力端子より入力されるPCMデータをフレ
ーム単位に構成して記録手段を介して媒体に記録すると
共に、上記記録手段におけるフレーム単位の動作タイミ
ング信号を生成するタイミング生成回路を有する同期回
路において、外部フレーム信号を入力する外部フレーム
信号入力手段を備え、上記外部フレーム信号入力手段で
入力した上記外部フレーム信号を用いて上記タイミング
生成回路にて生成する上記フレーム単位の先頭データの
位置を同期化する制御手段を備えたことを特徴とする同
期回路。 - 【請求項４】特許請求の範囲第３項記載の同期回路にお
いて、上記制御手段は、上記外部フレーム信号及び上記
PCMデータに付加されている識別信号を用いて上記タイ
ミング生成回路にて生成する上記フレーム単位の先頭デ
ータの位置を同期化することを特徴とする同期回路。 - 【請求項５】特許請求の範囲第４項記載の同期回路にお
いて、上記PCMデータは左チャンネルまたは右チャンネ
ルデータを含み、上記識別信号は上記PCMデータに付加
されているチャンネル識別信号であり、上記制御手段
は、上記PCMデータより上記チャンネル識別信号を抽出
する抽出回路と、上記タイミング生成回路にて生成する
上記フレーム単位の先頭データの位置を同期化するため
の同期信号を、上記抽出回路で抽出された上記チャンネ
ル識別信号により生成する同期信号生成手段とからな
り、上記フレーム単位の先頭データを左チャンネルか右
チャンネルのいずれかに固定することを特徴とする同期
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19985987A JPH0770160B2 (ja) | 1987-08-12 | 1987-08-12 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19985987A JPH0770160B2 (ja) | 1987-08-12 | 1987-08-12 | 同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6443872A JPS6443872A (en) | 1989-02-16 |
| JPH0770160B2 true JPH0770160B2 (ja) | 1995-07-31 |
Family
ID=16414836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19985987A Expired - Fee Related JPH0770160B2 (ja) | 1987-08-12 | 1987-08-12 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770160B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005314845A (ja) * | 2004-04-30 | 2005-11-10 | Seiren Co Ltd | インクジェット捺染用布帛およびその製造方法 |
-
1987
- 1987-08-12 JP JP19985987A patent/JPH0770160B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6443872A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4138694A (en) | Video signal recorder/reproducer for recording and reproducing pulse signals | |
| EP0127033B1 (en) | Method for storing video and audio signals on a video disc | |
| JPH0243398B2 (ja) | ||
| EP0473417B1 (en) | Digital signal reproducing apparatus | |
| JPH10269698A (ja) | ディジタル信号記録方法及び再生方法 | |
| JPH0770160B2 (ja) | 同期回路 | |
| JPS6123590B2 (ja) | ||
| JPS6049981B2 (ja) | 記録媒体の走行方向検出装置 | |
| US6289171B1 (en) | Arrangement for recording or reproducing a digital video signal and a corresponding digital audio signal | |
| JPS6128290Y2 (ja) | ||
| JP2947393B2 (ja) | タイムコード信号再生装置 | |
| JP3271073B2 (ja) | 磁気再生装置 | |
| JPS6329350B2 (ja) | ||
| JPS6235786A (ja) | 磁気記録再生装置 | |
| JP3496358B2 (ja) | デジタル信号記録装置 | |
| JPH0431213B2 (ja) | ||
| JPH0462508B2 (ja) | ||
| JPH0740405B2 (ja) | Ｄａｔ装置 | |
| JPS62281578A (ja) | 時間軸誤差補正方式 | |
| JPS6314430B2 (ja) | ||
| JPH10136303A (ja) | ノンリニア編集装置 | |
| JPS60205869A (ja) | ビデオテープによるデジタルデータの記憶／検索方法及び装置 | |
| JPH03155293A (ja) | 信号再生装置 | |
| JPH0287368A (ja) | 再生装置 | |
| JPH044674B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |