JPH0770167B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0770167B2 JPH0770167B2 JP8826787A JP8826787A JPH0770167B2 JP H0770167 B2 JPH0770167 B2 JP H0770167B2 JP 8826787 A JP8826787 A JP 8826787A JP 8826787 A JP8826787 A JP 8826787A JP H0770167 B2 JPH0770167 B2 JP H0770167B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- vfo
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期回路、特に回転形の記憶装置の読取回
路等に用いられる追従制御回路を有する位相同期回路に
関する。
路等に用いられる追従制御回路を有する位相同期回路に
関する。
従来、この種の位相同期回路は入力信号の周波数ならび
に位相と、VFO回路からの周波数ならびに位相とを比較
し、その誤差に比例した出力をローパスフィルタを介し
てVFO回路に与え、誤差が０となるようにVFO回路を発振
させその発振周波数をクロック信号としている。
に位相と、VFO回路からの周波数ならびに位相とを比較
し、その誤差に比例した出力をローパスフィルタを介し
てVFO回路に与え、誤差が０となるようにVFO回路を発振
させその発振周波数をクロック信号としている。
しかし、この種の位相同期回路は、データ引込み開始時
のデータの内容により適正な周波数の２倍の周波数にロ
ックしたり、あるいは位相同期回路を構成するアナログ
フィードバックループの不安定性等により適切なクロッ
ク信号を出力するまでに非常に長い時間を要する場合が
ある。
のデータの内容により適正な周波数の２倍の周波数にロ
ックしたり、あるいは位相同期回路を構成するアナログ
フィードバックループの不安定性等により適切なクロッ
ク信号を出力するまでに非常に長い時間を要する場合が
ある。
例えば、従来のディスクシステムにおける位相同期回路
において、FM形式のシリアルデータをデータビットおよ
びクロックビット合わせて毎秒0.5Mビットの転送レート
で入力し、VFO回路のクロック出力信号を用いてサンプ
リングした結果、シリアルデータ中に連続４バイト分の
“AA（Ｈ）”パターンを検出したとき、ローバスフィル
タ回路の伝達関数を切換え、位相同期回路をロックする
システムについて説明すると、実際のシリアルデータの
内容が連続２バイト分の“FF（Ｈ）”パターンであって
も、VFO回路のクロック出力信号が1MHzで出力されたと
きには位相同期回路はロックされてしまうことがある。
そこでロック後、ディスクシステムはシリアルデータ中
のアドレスマークの検出処理を開始するが、位相同期回
路が不正にロックされているため、実際にはシリアルデ
ータ中にアドレスマークが存在していても、アドレスマ
ークのパターンを正しくサンプリングすることができず
にアドレスマークを待ち続けることがある。このような
場合、データ引込みを一時中断し、ロックを解除してVF
O回路を自走周波数で動作させた後、再びデータ引込み
再開する必要があるが、従来の位相同期回路では、不適
切にロックしたりあるいは不安定状態に落入った場合
に、データ引込みを一時中断しロックを解除するまでの
時間が最適化されておらず、非常に長い時間に亘って不
適切なクロック信号を出力し続ける場合があるという欠
点がある。このようなとき、従来のディスクシステムに
おいては、ディスクフォーマットに依存しない非常に長
い時間を上位システムで管理することにより、位相同期
回路のデータ引込みを一時中断したり、ロックを解除し
ていてディスクのアクセスタイムを長くする一因となっ
ている。
において、FM形式のシリアルデータをデータビットおよ
びクロックビット合わせて毎秒0.5Mビットの転送レート
で入力し、VFO回路のクロック出力信号を用いてサンプ
リングした結果、シリアルデータ中に連続４バイト分の
“AA（Ｈ）”パターンを検出したとき、ローバスフィル
タ回路の伝達関数を切換え、位相同期回路をロックする
システムについて説明すると、実際のシリアルデータの
内容が連続２バイト分の“FF（Ｈ）”パターンであって
も、VFO回路のクロック出力信号が1MHzで出力されたと
きには位相同期回路はロックされてしまうことがある。
そこでロック後、ディスクシステムはシリアルデータ中
のアドレスマークの検出処理を開始するが、位相同期回
路が不正にロックされているため、実際にはシリアルデ
ータ中にアドレスマークが存在していても、アドレスマ
ークのパターンを正しくサンプリングすることができず
にアドレスマークを待ち続けることがある。このような
場合、データ引込みを一時中断し、ロックを解除してVF
O回路を自走周波数で動作させた後、再びデータ引込み
再開する必要があるが、従来の位相同期回路では、不適
切にロックしたりあるいは不安定状態に落入った場合
に、データ引込みを一時中断しロックを解除するまでの
時間が最適化されておらず、非常に長い時間に亘って不
適切なクロック信号を出力し続ける場合があるという欠
点がある。このようなとき、従来のディスクシステムに
おいては、ディスクフォーマットに依存しない非常に長
い時間を上位システムで管理することにより、位相同期
回路のデータ引込みを一時中断したり、ロックを解除し
ていてディスクのアクセスタイムを長くする一因となっ
ている。
本発明の目的は追従に関する制御信号を利用して位相同
期回路がデータ引込み開始時、またはロック状態となっ
た時からVFO回路のクロック出力信号のクロック数の計
数を開始し、クロック数が一定値に達するまでに位相同
期回路の状態が遷移しない場合は、自動的に位相同期回
路のロックを解除しデータ引込みを一時中断して、VFO
回路を自走周波数に切換えることより速やかに位相同期
の取直しができる位相同期回路を提供することにある。
期回路がデータ引込み開始時、またはロック状態となっ
た時からVFO回路のクロック出力信号のクロック数の計
数を開始し、クロック数が一定値に達するまでに位相同
期回路の状態が遷移しない場合は、自動的に位相同期回
路のロックを解除しデータ引込みを一時中断して、VFO
回路を自走周波数に切換えることより速やかに位相同期
の取直しができる位相同期回路を提供することにある。
本発明の位相同期回路は、第１の制御ビットの指定に対
応した一定周波数のクロック信号とVFO制御信号に対応
した周波数のクロック信号とを切換えて出力するVFO回
路と、入力データ信号と前記クロック信号との位相差に
対応する位相差信号を発生する位相比較回路と、第２の
制御ビットの指定に応答して遮断周波数が可変され供給
を受けた前記位相差信号を通過させこの通過出力を前記
VFO制御信号として出力するローパスフィルタ回路と、
前記第１の制御ビットと前記入力データ信号を前記クロ
ック信号でサンプリングして生成する前記第２の制御ビ
ットとを含む追従制御信号を発生する追従制御回路と、 前記第１の制御ビットの活性化時に前記クロック信号を
計数しこの計数値が一定値を越えると前記追従制御回路
を初期状態にリセットするリセット信号を発生する計数
回路とを備えて構成される。
応した一定周波数のクロック信号とVFO制御信号に対応
した周波数のクロック信号とを切換えて出力するVFO回
路と、入力データ信号と前記クロック信号との位相差に
対応する位相差信号を発生する位相比較回路と、第２の
制御ビットの指定に応答して遮断周波数が可変され供給
を受けた前記位相差信号を通過させこの通過出力を前記
VFO制御信号として出力するローパスフィルタ回路と、
前記第１の制御ビットと前記入力データ信号を前記クロ
ック信号でサンプリングして生成する前記第２の制御ビ
ットとを含む追従制御信号を発生する追従制御回路と、 前記第１の制御ビットの活性化時に前記クロック信号を
計数しこの計数値が一定値を越えると前記追従制御回路
を初期状態にリセットするリセット信号を発生する計数
回路とを備えて構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のシステム構成を示すブロッ
ク図で、入力データがディスク装置から読取られたデー
タである場合を示している。１はディスクより読取られ
たデータ信号11をサンプリングするためのサンプリング
信号12を出力するVFO回路、２はデータ信号11およびサ
ンプリング信号12を入力し、位相差を検出する位相比較
回路、３は追従に関する制御を行なう追従制御回路、４
はVFO回路１のサンプリング出力信号12の周波数を制御
するローパスフィルタ回路、５は追従制御回路３をリセ
ットするリセット信号16を出力する計数回路、13は位相
比較回路２の出力信号で、データ信号11とサンブリング
信号12との位相差を比例した電圧レベルを有する位相差
信号、14はローパスフィルタ回路４の出力信号で、位相
差信号13の高周波成分を除去した信号であるVFO制御信
号、15は追従制御回路３より出力される３ビット幅の追
従制御信号である。
ク図で、入力データがディスク装置から読取られたデー
タである場合を示している。１はディスクより読取られ
たデータ信号11をサンプリングするためのサンプリング
信号12を出力するVFO回路、２はデータ信号11およびサ
ンプリング信号12を入力し、位相差を検出する位相比較
回路、３は追従に関する制御を行なう追従制御回路、４
はVFO回路１のサンプリング出力信号12の周波数を制御
するローパスフィルタ回路、５は追従制御回路３をリセ
ットするリセット信号16を出力する計数回路、13は位相
比較回路２の出力信号で、データ信号11とサンブリング
信号12との位相差を比例した電圧レベルを有する位相差
信号、14はローパスフィルタ回路４の出力信号で、位相
差信号13の高周波成分を除去した信号であるVFO制御信
号、15は追従制御回路３より出力される３ビット幅の追
従制御信号である。
第２図は第１図における計数回路５の一例を示すブロッ
ク図である。図において21はサンプリング信号12のパル
ス数を計数する13ビットカウンタ、22はサンプリング信
号12のパルス数を計数する８ビットカウンタ、23はイン
バータゲート、24はORゲート、12および16は第１図のそ
れぞれサンプリング信号12およびリセット信号16、25,2
6および27は第１図の３ビット幅の追従制御装置15の各
ビットに相当するRGATF信号,SYNC信号およびAM検出信号
である。
ク図である。図において21はサンプリング信号12のパル
ス数を計数する13ビットカウンタ、22はサンプリング信
号12のパルス数を計数する８ビットカウンタ、23はイン
バータゲート、24はORゲート、12および16は第１図のそ
れぞれサンプリング信号12およびリセット信号16、25,2
6および27は第１図の３ビット幅の追従制御装置15の各
ビットに相当するRGATF信号,SYNC信号およびAM検出信号
である。
RGATE信号25はディスク上に記録されたデータの読取り
開始によりアクディブとなり、同期がとられデータ引込
み動作の終了時にインアクティブとなる信号で、SYNC信
号26はRGATE25がアクティブとなった後にデータ信号11
をサンプリング信号12によりサンプリングして、データ
信号11中に所定のパターンを検出した時アクティブとな
る信号で、RGATE25と同一タイミングでインアクティブ
となる。AM検出信号27はSYNC信号26のアクティブ後にデ
ータ信号11中に期待するパターンを検出したとき出力さ
れるパルス信号である。
開始によりアクディブとなり、同期がとられデータ引込
み動作の終了時にインアクティブとなる信号で、SYNC信
号26はRGATE25がアクティブとなった後にデータ信号11
をサンプリング信号12によりサンプリングして、データ
信号11中に所定のパターンを検出した時アクティブとな
る信号で、RGATE25と同一タイミングでインアクティブ
となる。AM検出信号27はSYNC信号26のアクティブ後にデ
ータ信号11中に期待するパターンを検出したとき出力さ
れるパルス信号である。
次に第１図の動作について説明を進める。RGATE信号25
がアクティブとなりディスク上に記録されたデータの読
取りが開始されるまで、VFO回路１は自走周波数により
サンプリング信号12を出力する。RGATE信号25がアクテ
ィブとなると、VFO回路１はVFO制御信号14の電圧レベル
に応じてサンプリング信号12の周波数を設定する。すな
わち、VFO制御信号14の電圧レベルが高くなるとサンプ
リング信号12の周波数を高くし、VFO制御信号14の電圧
レベルが低くなるとサンブリング信号12の周波数を低く
する。VFO制御信号14は位相信号13の高周波部分を除去
した信号であるが、除去される周波数の最小値は追従制
御信号15中のSYNC信号26により定まる。すなわち、SYNC
信号26がアクティブの時はインアクティブの時に比べて
除去される周波数の最小値が小さくなり、VFO制御信号1
4の電圧変動は低周波のみとなる。SYNC信号26はRGATE信
号25のアクティブ後に追従制御回路３によりデータ11中
にSYNC領域パターンが検出されるとアクティブとなるの
で、SYNC信号26がアクティブの間はサンプリング信号12
のデータ信号11に対する追従速度は遅くなる。このた
め、SYNC信号26がアクティブの間はデータ信号11中のビ
ットが“0"の場合も安定したサンプリング信号12を出力
することができる。一方、RGATE信号25がアクティブでS
YNC信号26がインアクティブのとき、カウンタ21はカウ
ント動作を実行し、一定値に達したときリセット信号16
をアクティブにする。また、SYNC信号26がアクティブの
ときカウンタ22はカウント動作を実行し、一定値に達し
たときリセット信号16をアクティブにする。カウンタ21
はRGATE信号25がインアクティブのとき、またはSYNC信
号26がアクティブのときリセット状態となる。カウンタ
22はSYNC信号26がインアクティブの時リセット状態とな
る。また、カウンタ22はAM検出信号27にパルスが出力さ
れると、次にSYNC信号26がアクティブになるまでリセッ
ト状態となる。すなわち、位相同期回路の不安定性等に
よりRGATE信号25がアクティブになった後データ信号11
の中にSYNC信号26をアクティブにするためのSYNC領域パ
ターンが検出できない場合、あるいはSYNC信号26をアク
ティブにした後にデーダ信号11の中にアドレスマークパ
ターンが検出できない場合は、カウンタ21またはカウン
タ22により一定時間後にリセット信号16がアクティブと
なり、追従制御回路３をリセットし、RGATE信号25およ
びSYNC信号26をインアクティブとする。追従制御回路３
はリセット信号16によりリセットされた後は一定時間後
にRGATE信号25をアクティブにして、データ信号11の中
のSYNC領域パターンを検出する動作を再実行する。例え
ば、ディスク上にMFM形式で記録されたディスクのSYNC
領域から次のSYNC領域までの最大値が300バイト、SYNC
領域の先端から次のアドレスマークまでの最大値が12バ
イトの場合に、カウンタ21の最大カウンタ値を5120に、
カウンタ22の最大カウント値を256に設定すれば、デー
タに対する追従開始後にデータ中からSYNC領域が検出で
きないときは、320バイトに相当する時間経過後にRGATE
信号25をインアクティブにすることができる。また、SY
NC領域パターン検出によりSYNC信号26をアクティブとし
て後、データ中にアドレスマークが検出できない場合
は、16バイトに相当する時間経過後にRGATE信号25およ
びSYNC信号26をインアクティブにすることができる。そ
の後、VFO回路１を一定時間自走周波数で動作させた後
にRGATE信号25を再度アクティブにし、データ引込み動
作を再開するため、回路の不安定性等によるロス・タイ
ムを最小値に止めてディスクに対するアクセスタイムを
大幅に向上させることができる。
がアクティブとなりディスク上に記録されたデータの読
取りが開始されるまで、VFO回路１は自走周波数により
サンプリング信号12を出力する。RGATE信号25がアクテ
ィブとなると、VFO回路１はVFO制御信号14の電圧レベル
に応じてサンプリング信号12の周波数を設定する。すな
わち、VFO制御信号14の電圧レベルが高くなるとサンプ
リング信号12の周波数を高くし、VFO制御信号14の電圧
レベルが低くなるとサンブリング信号12の周波数を低く
する。VFO制御信号14は位相信号13の高周波部分を除去
した信号であるが、除去される周波数の最小値は追従制
御信号15中のSYNC信号26により定まる。すなわち、SYNC
信号26がアクティブの時はインアクティブの時に比べて
除去される周波数の最小値が小さくなり、VFO制御信号1
4の電圧変動は低周波のみとなる。SYNC信号26はRGATE信
号25のアクティブ後に追従制御回路３によりデータ11中
にSYNC領域パターンが検出されるとアクティブとなるの
で、SYNC信号26がアクティブの間はサンプリング信号12
のデータ信号11に対する追従速度は遅くなる。このた
め、SYNC信号26がアクティブの間はデータ信号11中のビ
ットが“0"の場合も安定したサンプリング信号12を出力
することができる。一方、RGATE信号25がアクティブでS
YNC信号26がインアクティブのとき、カウンタ21はカウ
ント動作を実行し、一定値に達したときリセット信号16
をアクティブにする。また、SYNC信号26がアクティブの
ときカウンタ22はカウント動作を実行し、一定値に達し
たときリセット信号16をアクティブにする。カウンタ21
はRGATE信号25がインアクティブのとき、またはSYNC信
号26がアクティブのときリセット状態となる。カウンタ
22はSYNC信号26がインアクティブの時リセット状態とな
る。また、カウンタ22はAM検出信号27にパルスが出力さ
れると、次にSYNC信号26がアクティブになるまでリセッ
ト状態となる。すなわち、位相同期回路の不安定性等に
よりRGATE信号25がアクティブになった後データ信号11
の中にSYNC信号26をアクティブにするためのSYNC領域パ
ターンが検出できない場合、あるいはSYNC信号26をアク
ティブにした後にデーダ信号11の中にアドレスマークパ
ターンが検出できない場合は、カウンタ21またはカウン
タ22により一定時間後にリセット信号16がアクティブと
なり、追従制御回路３をリセットし、RGATE信号25およ
びSYNC信号26をインアクティブとする。追従制御回路３
はリセット信号16によりリセットされた後は一定時間後
にRGATE信号25をアクティブにして、データ信号11の中
のSYNC領域パターンを検出する動作を再実行する。例え
ば、ディスク上にMFM形式で記録されたディスクのSYNC
領域から次のSYNC領域までの最大値が300バイト、SYNC
領域の先端から次のアドレスマークまでの最大値が12バ
イトの場合に、カウンタ21の最大カウンタ値を5120に、
カウンタ22の最大カウント値を256に設定すれば、デー
タに対する追従開始後にデータ中からSYNC領域が検出で
きないときは、320バイトに相当する時間経過後にRGATE
信号25をインアクティブにすることができる。また、SY
NC領域パターン検出によりSYNC信号26をアクティブとし
て後、データ中にアドレスマークが検出できない場合
は、16バイトに相当する時間経過後にRGATE信号25およ
びSYNC信号26をインアクティブにすることができる。そ
の後、VFO回路１を一定時間自走周波数で動作させた後
にRGATE信号25を再度アクティブにし、データ引込み動
作を再開するため、回路の不安定性等によるロス・タイ
ムを最小値に止めてディスクに対するアクセスタイムを
大幅に向上させることができる。
なお、本実施例で説明したカウンタのビット数、信号線
のビット幅、カウンタの設定値等は本実施例に制限され
るものではない。
のビット幅、カウンタの設定値等は本実施例に制限され
るものではない。
また、本実施例において位相差信号13およびVFO制御信
号14をアナログ信号としたが、ディジタル信号を用いた
場合も本発明の位相同期回路を構成することができるこ
とは明らかである。
号14をアナログ信号としたが、ディジタル信号を用いた
場合も本発明の位相同期回路を構成することができるこ
とは明らかである。
第３図は本発明の別の実施例に用いられる第１図の計数
回路５のブロック図である。即ちこの実施例は第１図の
ブロック図は同じで計数回路５の構成が異なる。第３図
において31は13ビットカウンタ、12は第１図のサンプリ
ング信号12、16は第１図のリセット信号16、25は第２図
のRGATE信号25に相当する。すなわち、第３図において
は計数回路５は１個のカウンタで構成される。
回路５のブロック図である。即ちこの実施例は第１図の
ブロック図は同じで計数回路５の構成が異なる。第３図
において31は13ビットカウンタ、12は第１図のサンプリ
ング信号12、16は第１図のリセット信号16、25は第２図
のRGATE信号25に相当する。すなわち、第３図において
は計数回路５は１個のカウンタで構成される。
この構成においては、カウンタ31はRGATE信号25がアク
ティブの間、サンプリング信号12のパルス数をカウント
し、パルス数が一定値に達するとリセット信号16をアク
ティブにする。また、RGATE信号25がインアクティブの
間、カウンタ31はリセット状態となる。例えば、MFM形
式で記録されたディスクのYSNCの領域から次のSYNC領域
までの最大値が300バイトでカウンタ31の最大カウント
値が5120の場合は、データに対する追従開始後にデータ
中にSYNC領域パターンが検出できない時も、320バイト
に相当する時間経過後にRGATE信号25をインアクティブ
にすることができる。また、SYNC領域パターン検出によ
るSYNC信号26のアクティブ後に、データ中にアドレスマ
ークが検出できない場合は、320バイトに相当する時間
からRGATE信号25アクティブ後にSYNC信号26のアクティ
ブまでに要した時間を差し引いた時間の経過後に、RGAT
E信号を強制的にインアクティブにすることができる。
この実施例は前述の実施例に比べて、アドレスマークを
検出できない場合にRGATE信号をインアクティブにする
までの時間長くなる可能性があるが、構成に要するハー
ドウェア量を小さくすることができる。
ティブの間、サンプリング信号12のパルス数をカウント
し、パルス数が一定値に達するとリセット信号16をアク
ティブにする。また、RGATE信号25がインアクティブの
間、カウンタ31はリセット状態となる。例えば、MFM形
式で記録されたディスクのYSNCの領域から次のSYNC領域
までの最大値が300バイトでカウンタ31の最大カウント
値が5120の場合は、データに対する追従開始後にデータ
中にSYNC領域パターンが検出できない時も、320バイト
に相当する時間経過後にRGATE信号25をインアクティブ
にすることができる。また、SYNC領域パターン検出によ
るSYNC信号26のアクティブ後に、データ中にアドレスマ
ークが検出できない場合は、320バイトに相当する時間
からRGATE信号25アクティブ後にSYNC信号26のアクティ
ブまでに要した時間を差し引いた時間の経過後に、RGAT
E信号を強制的にインアクティブにすることができる。
この実施例は前述の実施例に比べて、アドレスマークを
検出できない場合にRGATE信号をインアクティブにする
までの時間長くなる可能性があるが、構成に要するハー
ドウェア量を小さくすることができる。
この実施例で説明したカウンタのビット数、カウンタの
設定値等は他の適切な値を採用することができる。また
この実施例では第１図におけるAM検出信号27は不要であ
る。
設定値等は他の適切な値を採用することができる。また
この実施例では第１図におけるAM検出信号27は不要であ
る。
以上説明したように、本発明の位相同期回路は、位相同
期が不適当な周波数でロックした場合、あるいはアナロ
グフィードバックループの不安定性等により適切なクロ
ック信号を出力するまでに非常に長い時間を要する場合
は、カウンタの計数により位相同期回路のロックを解除
し、VFO回路を自走周波数に切換えることで、位相同期
回路が不適切なクロック信号を出力する時間を最小限に
止めることができる。
期が不適当な周波数でロックした場合、あるいはアナロ
グフィードバックループの不安定性等により適切なクロ
ック信号を出力するまでに非常に長い時間を要する場合
は、カウンタの計数により位相同期回路のロックを解除
し、VFO回路を自走周波数に切換えることで、位相同期
回路が不適切なクロック信号を出力する時間を最小限に
止めることができる。
例えば、ディスクシステムの位相同期回路においては、
ディスクフォーマットに依存する適当な値をカウンタの
最大値とすることで、位相同期回路の不安定性等により
ロス・タイムを最小限に止めてディスクに対するアクセ
スタイムを大幅に短縮させることができる効果がある。
ディスクフォーマットに依存する適当な値をカウンタの
最大値とすることで、位相同期回路の不安定性等により
ロス・タイムを最小限に止めてディスクに対するアクセ
スタイムを大幅に短縮させることができる効果がある。
第１図は本発明の一実施例のシステム構成を示すブロッ
ク図、第２図および第３図は第１図における計数回路５
の一例を示すそれぞれのブロック図である。 １……VFO回路、２……位相比較回路、３……追従制御
回路、４……ローパスフィルタ回路、５……計数回路、
21,22,31……カウンタ、23……インバータゲート、24…
…ORゲート。
ク図、第２図および第３図は第１図における計数回路５
の一例を示すそれぞれのブロック図である。 １……VFO回路、２……位相比較回路、３……追従制御
回路、４……ローパスフィルタ回路、５……計数回路、
21,22,31……カウンタ、23……インバータゲート、24…
…ORゲート。
Claims (1)
- 【請求項１】第１の制御ビットの指定に対応した一定周
波数のクロック信号とVFO制御信号に対応した周波数の
クロック信号とを切換えて出力するVFO回路と、 入力データ信号と前記クロック信号との位相差に対応す
る位相差信号を発生する位相比較回路と、 第２の制御ビットの指定に応答して遮断周波数が可変さ
れ供給を受けた前記位相差信号を通過させこの通過出力
を前記VFO制御信号として出力するローパスフィルタ回
路と、 前記第１の制御ビットと前記入力データ信号を前記クロ
ック信号でサンプリングして生成する前記第２の制御ビ
ットとを含む追従制御信号を発生する追従制御回路と、 前記第１の制御ビットの活性化時に前記クロック信号を
計数しこの計数値が一定値を越えると前記追従制御回路
を初期状態にリセットするリセット信号を発生する計数
回路とを備えることを特徴とする位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8826787A JPH0770167B2 (ja) | 1987-04-09 | 1987-04-09 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8826787A JPH0770167B2 (ja) | 1987-04-09 | 1987-04-09 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63253570A JPS63253570A (ja) | 1988-10-20 |
| JPH0770167B2 true JPH0770167B2 (ja) | 1995-07-31 |
Family
ID=13938115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8826787A Expired - Lifetime JPH0770167B2 (ja) | 1987-04-09 | 1987-04-09 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770167B2 (ja) |
-
1987
- 1987-04-09 JP JP8826787A patent/JPH0770167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63253570A (ja) | 1988-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3017247B2 (ja) | データ同期器内いウインドストローブを導入する新規な方法 | |
| US4812783A (en) | Phase locked loop circuit with quickly recoverable stability | |
| JP3042873B2 (ja) | エッジ遷移不感応性遅延線システム及び方法 | |
| US5525935A (en) | High-speed bit synchronizer with multi-stage control structure | |
| EP0074793B1 (en) | Phase-locked loop circuit | |
| US5170297A (en) | Current averaging data separator | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| GB2026288A (en) | Reader for data recorded on magnetic disc at plural densities | |
| US5271040A (en) | Phase detector circuit | |
| US4875108A (en) | Phase lock loop | |
| JPH0770167B2 (ja) | 位相同期回路 | |
| US4866394A (en) | Phase synchronizing circuit for a time axis shift correcting circuit | |
| JP3367381B2 (ja) | 位相ロックループ回路 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPS58107729A (ja) | 位相ロツクル−プ | |
| JP2556542B2 (ja) | 同期回路 | |
| JP3003471B2 (ja) | クロック切替回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH0247653Y2 (ja) | ||
| JPH04345970A (ja) | データセパレート回路 | |
| JPS59117720A (ja) | デイジタル位相同期回路 | |
| JPS6342223A (ja) | 位相制御回路 | |
| JPH08242167A (ja) | 位相同期ループ回路 | |
| JPH03261224A (ja) | Ｐｌｌ装置 |