JPH077024B2 - 周波数差検出装置およびドップラ周波数検出装置 - Google Patents

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は、２つの信号の周波数差を検出する装置に関
する。

（ｂ）従来の技術 周波数の高低を検出するための装置には種々のものが知
られている。その１つとして、被測定信号と基準クロッ
ク信号との位相差を検出し、その位相差が所定値以上に
あることを検出して、被測定信号の基準クロック信号に
対する周波数の高低を検出する方法がある。

第５図にその方法による周波数差検出装置の回路例を示
す。これは同出願人がすでに出願し広告された特公昭55
−7188号の第１の実施例と同一である。

第５図においてｂはフリップフロップであり、その入力
にはそれぞれ第１信号イと第２信号ロが微分回路a,a′
を介して入力されている。S1はフリップフロップｂの出
力Qbar（Ｑの反転信号）によって作動されるスイッチで
ある。スイッチS1のオンにより抵抗R1を介してコンデン
サC1に充電が行われる。S3は入力信号イの立ち上がり時
に瞬時的にオンされるスイッチであり、入力信号イの立
ち上がり時に起動する単安定回路b1の出力信号に基づい
て作動する。スイッチS3のオンにより、C1の電圧がC2に
印加され、C1の充電電圧が保持される。S2はスイッチS3
よりも、極短時間だけ遅れて作動されるスイッチであ
り、このスイッチS2のオンによりC1の電荷が放電され
る。b1′はS2を作動させるためにb1からの信号により極
短時間遅れてパルスを発生する単安定回路である。

Ｃは信号持続時間表示パルスでありこの信号によりスイ
ッチS4が作動され、コンデンサC3に電圧が保持される。
c,c′は微分回路、d,d′は波形整形回路である。コンデ
ンサC3に電界効果型トランジスタQ1および前記微分回路
c,c′と波形整形回路d,d′が接続されているため、コン
デンサC2,C3の電圧変動に応じて検出信号がＯおよび
Ｏ′から出力される。

上記回路の各部の波形を第６図の（イ）〜（ル）に対応
させて示す。第５図全体の動作は特公昭55−7188号の第
３図および第４図の説明として記述されているが、概略
は次の通りである。

第６図において（イ），（ロ），（ハ）に示すように２
つの矩形波信号の位相差を矩形波のデューティに変換し
て、そのデューティの変化を三角波を介して階段状波に
変換する。そして、この階段状波に含まれる一定レベル
差以上の立ち上がり又は立ち下がりを検出することによ
って２つの信号の周波数の高低を検出している。

（ｃ）発明が解決しようとする問題点 例えば、潮流計などにおいて、船速に応じたドップラシ
フトを受けた周波数を持つ受信信号は、海中の一定幅の
水塊や海底から得られる断続波である。この受信信号と
基準とするクロック信号との周波数の高低を検出し、そ
の高低差が小さくなる方向に基準クロック信号の周波数
を変化させることにより、周波数差が０となったときの
基準クロック信号の周波数から測定すべき受信信号の周
波数を求めることができる。

ところが、前記受信信号の性格は実に複雑なものであ
る。例えば送信ビームの広がり（指向角）により、ドッ
プラ効果にもビームの内側と外側で若干の周波数差が生
じ、受信信号レベルの強弱によりS/Nが変化する。ま
た、船体が動揺すれば、ビームの振れが生じ、送信信号
と受信信号の周波数は常にその加速度の影響を受ける。
これらの全ての要因が重畳された信号として観測される
ことになる。

このように一般的に測定される信号は、理想的な周波数
信号つまり一本のスペクトルしか持たない限り、常にあ
る帯域幅をもち、信号変換の過程でジッタと呼ばれる周
波数の変動要素を備えている。被測定信号と基準クロッ
ク信号との周波数差を僅差にて比較する場合、その差は
ジッタが大きいほど不確定となる。

第７図は、（イ）を基準クロック信号とし、（ロ）をジ
ッタを含む被測定信号とした場合の第５図に示した回路
の動作例を示している。この例に示すように２つの信号
の位相差をデューティ信号に変換する際、フリップフロ
ップのセット・リセットの僅かな時間差によって周波数
差検出パルスの発生方向が定まる。第７図に示すほどジ
ッタの大きくない信号であっても、２つの信号の位相差
が極めて接近している際、前記ジッタによる影響が顕著
になり、例えば第８図に示すように２つの信号の位相差
が重なる付近で多数の周波数差検出パルスが発生される
場合がある。第８図において（ａ），（ｂ），（ｃ）は
第６図における（ヘ），（ヌ），（ル）に対応してい
る。

何れにしてもジッタによる位相のばらつきが周波数差に
よる位相の変化よりも十分小さいときには問題とならな
いが、周波数差が僅かな差であるとき誤動作をまねくお
それがあった。したがって、受信信号と基準クロック信
号との周波数差を検出してその高低差が小さくなる方向
に基準クロック信号の周波数を変化させることにより検
出していたドップラ周波数の精度も悪くなる、という問
題があった。

この発明の目的は、比較する２つの信号にある程度のジ
ッタが含まれている場合でも、周波数差検出の誤動作を
防止するようにした周波数差検出装置およびドップラ周
波数検出装置を提供することにある。

（ｄ）問題点を解決するための手段 この発明の特許請求の範囲第１項記載の周波数差検出装
置は、被測定信号と基準クロック信号との間に周波数差
の存在することを検出したときにその判定信号を出力す
る周波数差検出装置において、 一定周波数の発振信号を出力する発振回路と、 プリセット信号を受けたとき、カウント値の最小値と最
大値間の予め定めたプリセット値がプリセットされ、そ
のプリセット値から前記発振信号をカウントして前記基
準クロック信号を発生するカウンタと、 被測定信号と基準クロック信号との位相差の量を検出し
て、該位相差が所定値に達したことを検出したとき、前
記判定信号を発生するとともに、前記カウンタに対し前
記プリセット信号を与えて前記基準クロック信号の位相
をシフトさせる判定手段とを備え、前記プリセット値
は、位相シフトした基準クロック信号の位相が前記被測
定信号の位相と一致しない位相となる値に設定されてい
ることを特徴としている。

特許請求の範囲第２項記載の周波数差検出装置は、被測
定信号と基準クロック信号との間に周波数差の存在する
ことを検出したときにその判定信号を出力する周波数差
検出装置において、 一定周波数の発振信号を出力する発振回路と、 プリセット信号を受けたとき、カウント値の最小値と最
大値間で且つ所定の下限値と上限値間の予め定めたプリ
セット値がプリセットされ、そのプリセット値から前記
発振信号をカウントして前記基準クロック信号の位相を
求めるカウンタと、 被測定信号の立ち上がりまたは立ち下がりで前記カウン
タの値をラッチするラッチ回路と、 該ラッチ回路の値が、前記上限値を超えるとき、または
下限値を下回るとき、前記判定信号を発生するととも
に、前記カウンタに対し前記プリセット信号を与える判
定手段とを備えてなる周波数差検出装置。

特許請求の範囲第３項記載のドップラ周波数検出装置
は、一定周波数の信号に対してドップラシフトを受けた
被測定信号と基準クロック信号との周波数差を検出し
て、基準クロック信号に対する被測定信号の周波数の高
低に応じた判定信号を出力するとともに、その周波数が
小さくなる方向に基準クロック信号の周波数を変化さ
せ、前記周波数が０となったときの基準クロック信号の
周波数をドップラ周波数として検出するドップラ周波数
検出装置において、 基準クロック信号に対する被測定信号の周波数の高低に
応じた前記判定信号によって発振周波数が昇降制御さ
れ、その昇降制御された発振信号を出力する発振回路
と、 プリセット信号を受けたとき、カウント値の最小値と最
大値間の予め定めたプリセット値がプリセットされ、そ
のプリセット値から前記発振信号をカウントして前記基
準クロック信号を発生するカウンタと、 被測定信号と基準クロック信号との位相差の量を検出
し、該位相差が所定値に達したことを検出したとき、前
記判定信号を発生するとともに、前記カウンタに対し前
記プリセット信号を与えて前記基準クロック信号の位相
をシフトさせる判定手段とを備え、前記プリセット値
は、位相シフトした基準クロック信号の位相が前記被測
定信号の位相と一致しない位相となる値に設定されてい
ることを特徴としている。

特許請求の範囲第４項記載のドップラ周波数検出装置
は、一定周波数の信号に対してドップラシフトを受けた
被測定信号と基準クロック信号との周波数差を検出し
て、基準クロック信号に対する被測定信号の周波数の高
低に応じた判定信号を出力するとともに、その周波数差
が小さくなる方向に基準クロック信号の周波数を変化さ
せ、前記周波数が０となったときの基準クロック信号の
周波数をドップラ周波数として検出するドップラ周波数
検出装置において、 基準クロック信号に対する被測定信号の周波数の高低に
応じた前記判定信号によって発振周波数が昇降制御さ
れ、その昇降制御された発振信号を出力する発振回路
と、 プリセット信号を受けたとき、カウント値の最小値と最
大値間で且つ所定の下限値と上限値間の予め定めたプリ
セット値がプリセットされ、そのプリセット値から前記
発振信号をカウントして前記基準クロック信号の位相を
求めるカウンタと、 被測定信号の立ち上がりまたは立ち下がりで前記カウン
タの値をラッチするラッチ回路と、 該ラッチ回路の値が、前記上限値を超えるとき、または
下限値を下回るとき、前記判定信号を発生するととも
に、前記カウンタに対し前記プリセット信号を与える判
定手段とを備えたことを特徴としている。

（ｅ）作用 この発明の特許請求の範囲第１項記載の周波数差検出装
置では、発振回路は一定周波数の発振信号を出力し、カ
ウンタはその発振信号をカウントして基準クロック信号
を出力するが、プリセット信号を受けたとき予め定めら
れたプリセット値をプリセットする。判定手段は被測定
信号と基準クロック信号との位相差の量を検出するとと
もに、その位相差が所定値に達したことを検出したと
き、基準クロック信号と被測定信号との間に周波数差が
存在することを示す判定信号を発生するとともに、カウ
ンタに対してプリセット信号を与える。これにより、基
準クロック信号の位相が被測定信号の位相と一致しない
位相にシフトする。

この発明の特許請求の範囲第２項記載の周波数差検出装
置では、発振回路は一定周波数の発振信号を出力し、カ
ウンタはその発振信号をカウントして基準クロック信号
の位相を求めるが、プリセット信号を受けたとき予め定
められたプリセット値をプリセットする。ラッチ回路は
被測定信号が立ち上がったき、または立ち下がったと
き、カウンタの値をラッチする。そして、判定手段はラ
ッチ回路の値が上限値を超えるとき、または下限値を下
回るとき、判定信号を発生するとともに、カウンタに対
してプリセット信号を与える。これにより、基準クロッ
ク信号の位相が被測定信号の位相と一致しない位相にシ
フトする。

この発明の特許請求の範囲第３項記載のドップラ周波数
検出装置では、一定周波数の信号に対してドップラシフ
トを受けた被測定信号と基準クロック信号との周波数差
が検出されるとともに、その周波数差が小さくなる方向
に基準クロック信号の周波数が変化されて、その周波数
が０となったときの基準クロック信号の周波数がドップ
ラ周波数として検出される。その際、発振回路は基準ク
ロック信号の周波数に対する被測定信号の周波数の高低
に応じて出力される判定信号によって発振周波数が昇降
制御され、カウンタがその発振信号をカウントして基準
クロック信号を出力するが、プリセット信号を受けたと
き予め定められたプリセット値をプリセットする。判定
手段は被測定信号と基準クロック信号との位相差の量を
検出するとともに、その位相差が所定値に達したことを
検出したとき、前記判定信号を発生するとともに、カウ
ンタに対してプリセット信号を与える。これにより、基
準クロック信号の位相が被測定信号の位相と一致しない
位相にシフトする。

この発明の特許請求の範囲第４項記載のドップラ周波数
検出装置では、一定周波数の信号に対してドップラシフ
トを受けた被測定信号と基準クロック信号との周波数差
が検出されるとともに、その周波数差が小さくなる方向
に基準クロック信号の周波数が変化されて、その周波数
差が０となったときの基準クロック信号の周波数がドッ
プラ周波数として検出される。その際、発振回路は基準
クロック信号の周波数に対する被測定信号の周波数の高
低に応じて出力される判定信号によって発振周波数が昇
降制御され、カウンタがその発振信号をカウントして基
準クロック信号の位相を求めるが、プリセット信号を受
けたとき予め定められたプリセット値をプリセットす
る。ラッチ回路は被測定信号が立ち上がったとき、また
は立ち下がったとき、カウンタの値をラッチする。そし
て、判定手段はラッチ回路の値が上限値を超えるとき、
または下限値を下回るとき、判定信号を発生するととも
に、カウンタに対してプリセット信号を与える。これに
より、基準クロック信号の位相が被測定信号の位相と一
致しない位相にシフトする。

以上に述べたように、被測定信号の周波数が基準クロッ
ク信号の周波数と同一であれば、その位相差は一定であ
るが、周波数が異なれば、その周波数差に応じて時間の
経過に伴い位相差が増大する。この位相差の量が所定値
に達したとき、前記判定手段の作用により、カウンタに
プリセット信号が与えられ、予め定めた所定値がカウン
タにプリセットされるため、プリセット直前のカウンタ
の値とプリセット値との差分に相当する量だけ基準クロ
ック信号の位相がシフトされることになる。これによ
り、被測定信号と基準クロック信号との位相差が常に０
とならない状態で基準クロック信号と被測定信号との間
の周波数差の有無が判定されることになる。このため、
被測定信号にジッタが含まれていても、基準クロック信
号と被測定信号の立ち上がりまたは立ち下がりのタイミ
ンングが前後逆転することはなく誤動作が生じない。

（ｆ）実施例 第１図はこの発明の実施例である周波数差検出装置のブ
ロック図である。

第１図において周波数差検出回路１は第５図に示した従
来の回路から構成されている。図において２は基準クロ
ック信号発生回路であり発振回路2aとＮ進カウンタ2bか
ら構成されている。このカウンタ2bはプリセットカウン
タでありORゲート４の出力信号Ｐの立ち上がりによって
レジスタ３に設定されている値θがプリセットされる。
これによりカウンタ2bはプリセットされた値からカウン
ト動作を開始する。

以上の構成において、周波数差検出回路１はこの発明に
係る判定手段に対応している。

第９図は第１図に示した周波数差検出回路１内の各部の
波形を表す図であり、この周波数差検出回路１に入力さ
れる被測定信号の例は従来例として示した第７図の場合
と同様である。第９図から明らかなように、周波数差検
出回路１のＯ出力から周波数差検出パルスが発生された
とき、第１図に示した基準クロック信号発生回路２の発
生する基準クロック信号の位相を180°シフトさせてい
る。このように、被測定信号（Ｂ入力）の平均周波数が
基準クロック信号の周波数に略等しくて、ジッタが含ま
れていても、基準クロック信号と被測定信号の立ち上が
りタイミングが十分に離れることになる。そのため、ジ
ッタの影響で基準クロック信号と被測定信号の立ち上が
りタイミングが前後頻繁に逆転するといった状態に陥ら
ず、（ニ）の三角波のピーク電圧はあまり変動せず、
（ヘ）の階段状波のステップも小さくなる。その結果、
（チ）および（リ）に示すように、微分波形のピーク電
圧はスレショルドレベル未満となって、周波数差検出パ
ルスは発生されない、このようにして、ジッタによる誤
動作を防止することができる。なお、基準クロック信号
（Ａ入力）の位相をシフトさせた直後は（ニ）および
（ヘ）の波形が多少乱れるため、基準クロック信号の位
相をシフトさせてから、たとえば基準クロック信号の1.
5倍の周期が経過するまでは、第１図におけるＯおよび
Ｏ′出力を禁止するようにしてもよい。

第２図は第１図に示した周波数差検出回路１内の主要部
の波形を表す図であり、同図（ａ），（ｂ）は第６図に
示した（ヘ），（ト）に対応し、第２図における
（ｃ），（ｄ）は第６図の（チ），（リ）に対応してい
る。これらの図から明らかなように、被測定信号の位相
が基準クロック信号の位相に一致したとき基準クロック
信号の位相がθ分進相されることにより被測定信号と基
準クロック信号との位相差が所定値に達するまでの時間
が短縮される。例えばθをN/2の値に設定することによ
り、N/2の値分位相の変化を早めたことになり、周波数
差検出応答が従来の２倍に早まる。なお、第２図におい
て（ｃ），（ｄ）に示したスレショルドレベルLsの値は
基準クロック信号の位相シフトにともなう微分波形の波
高値を検出しない値に設定する必要がある。第１図に示
した破線部分は検出信号O,O′に応じて被測定信号と基
準クロック信号の周波数差が小さくなる方向に基準クロ
ック信号の周波数を変化させて、その周波数差が０とな
ったときの基準クロック信号の周波数を被測定信号の周
波数として求めるための構成である。図において周波数
制御回路は検出信号O,O′に応じて基準クロック信号の
周波数が被測定信号の周波数に近づく方向に発振回路2a
の発振周波数を上昇または下降させる。このように構成
すれば、被測定信号がドップラシフトを受けた信号であ
る場合、基準クロック信号の周波数を被測定信号の周波
数、すなわちドップラ周波数として求めることができ
る。

上記実施例はアナログ回路とディジタル回路の混成回路
であったが、次にディジタル回路のみによる周波数差検
出装置の例を示す。第３図はそのブロック図であり、第
４図はブロック図の主要部の状態および波形を示してい
る。

第３図において５は被測定信号の立ち上がりのタイミン
グでプリセットカウンタ2bの上位所定bitをラッチする
回路である。また、６はラッチ回路５の値をデコード
し、予め定められた範囲を超えるとき周波数差検出パル
スを発生するデコーダである。

周波数差を検出する範囲をカウンタ2bの取りうる範囲Ｎ
値をＭ等分する場合を考えると、N/M値をデコードでき
るbit数のラッチ回路が必要である。例えば、Ｍ＝４と
すると2²より2bitが必要となる。デコーダ６は、ラッチ
回路５の出力をｌとすれば ｌ≦（N/M）・ｉと、 ｌ≧Ｎ−｛（N/M）・ｉ｝ をデコードし、各々周波数差検出信号として端子Ｏと
Ｏに出力する、ここでｉは検出幅を定める整数（Ｍ＝４
のときはｉ＝１）である。

カウンタ2bの値は基準クロック信号の位相に相当する。
被測定信号の周波数が基準クロック信号の周波数と等し
ければ、ラッチ回路５にはカウンタ2bから常に同一の値
がラッチされる。被測定信号の周波数がクロック信号の
周波数と異なれば、ラッチ回路５にラッチされる値は周
波数差に応じて増大または減少する。デコーダ６はラッ
チ回路５の値をデコードすることによって周波数差の高
低を判定する。第３図に示した破線部分は検出信号O,
O′に応じて被測定信号と基準クロック信号の周波数差
が小さくなる方向に基準クロック信号の周波数を変化さ
せて、その周波数差が０となったときの基準クロック信
号の周波数を被測定信号の周波数として求めるための構
成である。図において周波数制御回路は検出信号O,O′
に応じて基準クロック信号の周波数が被測定信号の周波
数に近づく方向に発振回路2aの発振周波数を上昇または
下降させる。

第４図において上部の波形は前記プリセットカウンタ2b
の値がラッチ回路５にラッチされたときの値の変化を示
している。（ここで、Ｍ＝4,i＝１である。）このよう
にプリセットカウンタ2bの値が（1/4）Ｎ〜（3/4）Ｎの
範囲内においては発振回路2aの信号をそのままカウント
するが、ORゲート４の出力Ｐが立ち上がったとき、すな
わちカウンタ2bの値が（3/4）Ｎを超えるときまたは（1
/4）Ｎの値を下回るとき、カウンタ2bにN/2の値がプリ
セットされる。カウンタ2bがプリセットされたのち、次
の被測定信号の立ち上がりによりラッチ回路５には略N/
2の値（の上位2bit）がラッチされるため、デコーダ６
の出力O,O′ともに出力されず、第４図に示した幅ｗの
周波数差検出パルスが発生する。

なお、第３図に示した基準クロック信号発生回路内のカ
ウンタ2bはＮ進カウンタであるため、仮に周波数差検出
パルスが発生されても、カウンタ2bに対し、N/2のプリ
セットを行わないとすれば（すなわちθ分の位相シフト
を行わないとすれば）、第４図の例ではラッチ回路５に
ラッチされる値はN/2から徐々に上昇し、Ｎに達した
後、０に戻り、（カウンタ2bはＮ進カウンタである。）
０から再び次第に上昇していくことになる。このＮから
０に変化したとき、周波数差検出パルスが発生されるこ
とになる。したがって、被測定信号の平均周波数が基準
クロック信号の周波数に殆ど等しく、ラッチ回路５にラ
ッチされる値が０またはＮ付近の値となれば、ジッタの
影響により、０とＮ間を頻繁に往復して（飛び越し
て）、第８図に示したように、そのつど周波数差検出パ
ルスが発生されることになる。第３図および第４図に示
した実施例では、ジッタによる位相変動分Δφを（N/
M）ｉ未満となるように条件を設定すれば、そのジッタ
による誤動作は防止することができる。第４図に示した
例では、Ｍ＝４、ｉ＝１であるから、ジッタによる位相
変動分Δφが第４図におけるR1またはR2の幅を超えない
限り誤動作はない。

以上の装置によれば、基準クロック信号に対する被測定
信号の周波数差が僅差であっても、誤動作をさけること
ができ、検出速度をさらに上げることができる。

前記Ｍとｉの値によって周波数差の検出範囲（第４図に
おけるR1,R2）を設定することができるが、この範囲を
広げることは被測定信号の周波数帯域の限界を狭くする
ことになる。したがって、被測定信号のドップラーシフ
トが小さい値であれば、検出範囲を広くとり応答を早
め、逆に、被測定信号の帯域が広い場合、周波数差検出
範囲を狭めることによって対応することができる。

（ｇ）発明の効果 以上のようにこの発明によれば、被測定信号と基準クロ
ック信号との位相差を検出し、その位相差が所定値に達
したことを検出することによって周波数差の存在が判定
されるがその判定が行われたとき、基準クロック信号の
位相が被測定信号の位相と異なる他の位相にシフトされ
るため、基準クロック信号と被測定信号の位相差の僅差
による誤動作が防止される。また、これにともない基準
クロック信号と被測定信号の位相差の変化が早まり、周
波数差検出応答速度を高めることができる。

【図面の簡単な説明】

第１図はこの発明の実施例である周波数差検出装置のブ
ロック図、第２図は第１図における周波数差検出回路内
の主要部の波形を表す図である。第３図は他の実施例に
係る周波数差検出装置のブロック図、第４図はその主要
部の状態および波形を表す図である。第５図は従来の周
波数差検出装置の回路図、第６図〜第８図はその主要部
の波形を表す図である。第９図は第１図における周波数
差検出回路内の各部の波形を表す図である。 2b…プリセットカウンタ、３…レジスタ、４…ORゲー
ト、2b,3,4…位相シフト手段。

Claims (4)

【特許請求の範囲】
1. 【請求項１】被測定信号と基準クロック信号との間に周
   波数差の存在することを検出したときにその判定信号を
   出力する周波数差検出装置において、 一定周波数の発振信号を出力する発振回路と、 プリセット信号を受けたとき、カウント値の最小値と最
   大値間の予め定めたプリセット値がプリセットされ、そ
   のプリセット値から前記発振信号をカウントして前記基
   準クロック信号を発生するカウンタと、 被測定信号と基準クロック信号との位相差の量を検出し
   て、該位相差が所定値に達したことを検出したとき、前
   記判定信号を発生するとともに、前記カウンタに対し前
   記プリセット信号を与えて前記基準クロック信号の位相
   をシフトさせる判定手段とを備え、前記プリセット値
   は、位相シフトした基準クロック信号の位相が前記被測
   定信号の位相と一致しない位相となる値に設定されてい
   ることを特徴とする周波数差検出装置。
2. 【請求項２】被測定信号と基準クロック信号との間に周
   波数差の存在することを検出したときにその判定信号を
   出力する周波数差検出装置において、 一定周波数の発振信号を出力する発振回路と、 プリセット信号を受けたとき、カウント値の最小値と最
   大値間で且つ所定の下限値と上限値間の予め定めたプリ
   セット値がプリセットされ、そのプリセット値から前記
   発振信号をカウントして前記基準クロック信号の位相を
   求めるカウンタと、 被測定信号の立ち上がりまたは立ち下がりで前記カウン
   タの値をラッチするラッチ回路と、 該ラッチ回路の値が、前記上限値を超えるとき、または
   下限値を下回るとき、前記判定信号を発生するととも
   に、前記カウンタに対し前記プリセット信号を与える判
   定手段とを備えてなる周波数差検出装置。
3. 【請求項３】一定周波数の信号に対してドップラシフト
   を受けた被測定信号と基準クロック信号との周波数差を
   検出して、基準クロック信号に対する被測定信号の周波
   数の高低に応じた判定信号を出力するとともに、その周
   波数差が小さくなる方向に基準クロック信号の周波数を
   変化させ、前記周波数差が０となったときの基準クロッ
   ク信号の周波数をドップラ周波数として検出するドップ
   ラ周波数検出装置において、 基準クロック信号に対する被測定信号の周波数の高低に
   応じた前記判定信号によって発振周波数が昇降制御さ
   れ、その昇降制御された発振信号を出力する発振回路
   と、 プリセット信号を受けたとき、カウント値の最小値と最
   大値間の予め定めたプリセット値がプリセットされ、そ
   のプリセット値から前記発振信号をカウントして前記基
   準クロック信号を発生するカウンタと、 被測定信号と基準クロック信号との位相差の量を検出
   し、該位相差が所定値に達したことを検出したとき、前
   記判定信号を発生するとともに、前記カウンタに対し前
   記プリセット信号を与えて前記基準クロック信号の位相
   をシフトさせる判定手段とを備え、前記プリセット値
   は、位相シフトした基準クロック信号の位相が前記被測
   定信号の位相と一致しない位相となる値に設定されてい
   ることを特徴とするドップラ周波数検出装置。
4. 【請求項４】一定周波数の信号に対してドップラシフト
   を受けた被測定信号と基準クロック信号との周波数差を
   検出して、基準クロック信号に対する被測定信号の周波
   数の高低に応じた判定信号を出力するとともに、その周
   波数差が小さくなる方向に基準クロック信号の周波数を
   変化させ、前記周波数差が０となったときの基準クロッ
   ク信号の周波数をドップラ周波数として検出するドップ
   ラ周波数検出装置において、 基準クロック信号に対する被測定信号の周波数の高低に
   応じた前記判定信号によって発振周波数が昇降制御さ
   れ、その昇降制御された発振信号を出力する発振回路
   と、 プリセット信号を受けたとき、カウント値の最小値と最
   大値間で且つ所定の下限値と上限値間の予め定めたプリ
   セット値がプリセットされ、そのプリセット値から前記
   発振信号をカウントして前記基準クロック信号の位相を
   求めるカウンタと、 被測定信号の立ち上がりまたは立ち下がりで前記カウン
   タの値をラッチするラッチ回路と、 該ラッチ回路の値が、前記上限値を超えるとき、または
   下限値を下回るとき、前記判定信号を発生するととも
   に、前記カウンタに対し前記プリセット信号を与える判
   定手段とを備えたことを特徴とするドップラ周波数検出
   装置。