JPH0770639B2 - 半導体素子搭載用配線板 - Google Patents
半導体素子搭載用配線板Info
- Publication number
- JPH0770639B2 JPH0770639B2 JP61313780A JP31378086A JPH0770639B2 JP H0770639 B2 JPH0770639 B2 JP H0770639B2 JP 61313780 A JP61313780 A JP 61313780A JP 31378086 A JP31378086 A JP 31378086A JP H0770639 B2 JPH0770639 B2 JP H0770639B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- hole
- semiconductor element
- wiring board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子搭載用配線板に関する。
（従来の技術とその問題点） 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック
（以下セラミックとする）は誘電率が約９と高くこのた
め近年の演算速度の超高速化においては信号遅れが大き
いため好ましい材料ではなかった。一方ガラスエポキシ
配線板は誘電率が５程度で配線の浮遊容量による信号波
形のくずれはセラミックより少ないもののセラミックに
比べ耐熱性が低い、熱伝導率が低い、という欠点を有し
ており実装の高密度化には限界があった。
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック
（以下セラミックとする）は誘電率が約９と高くこのた
め近年の演算速度の超高速化においては信号遅れが大き
いため好ましい材料ではなかった。一方ガラスエポキシ
配線板は誘電率が５程度で配線の浮遊容量による信号波
形のくずれはセラミックより少ないもののセラミックに
比べ耐熱性が低い、熱伝導率が低い、という欠点を有し
ており実装の高密度化には限界があった。
一方シリコンチップをプリント配線板上に直接搭載する
方法も′試みられているが、チップキャリアを介したも
のが殆んどあり入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
方法も′試みられているが、チップキャリアを介したも
のが殆んどあり入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
またセラミック製のパッケージにピンを略垂直に立てる
場合、メタライズ面上に一方の端部をくぎの頭状に加工
したピンをろう材で接合するのが一般的である。しかし
ろう材だけの接合では接合強度が弱く、気密性に問題が
生ずる。
場合、メタライズ面上に一方の端部をくぎの頭状に加工
したピンをろう材で接合するのが一般的である。しかし
ろう材だけの接合では接合強度が弱く、気密性に問題が
生ずる。
前記の問題を解消する方法として特願昭60−73760号に
示すようにガラスエポキシ基板に貫通孔を設け貫通孔に
一方の端部をくぎの頭状に加工し、かつ途中に凸部を形
成したピンを挿入し、凸部の部分でかん合せしめて接合
する方法も試みられているが、この方法ではピンの接合
強度がばらつく。これは貫通孔内に導体層をめっき技術
により形成し、この導体層に前述のピンの途中に形成し
た凸部をかん合させるため、貫通孔の内径のばらつきに
よりかん合の強度がばらつくためである。接合強度を常
に一定以上に保つのはかなり困難な技術である。
示すようにガラスエポキシ基板に貫通孔を設け貫通孔に
一方の端部をくぎの頭状に加工し、かつ途中に凸部を形
成したピンを挿入し、凸部の部分でかん合せしめて接合
する方法も試みられているが、この方法ではピンの接合
強度がばらつく。これは貫通孔内に導体層をめっき技術
により形成し、この導体層に前述のピンの途中に形成し
た凸部をかん合させるため、貫通孔の内径のばらつきに
よりかん合の強度がばらつくためである。接合強度を常
に一定以上に保つのはかなり困難な技術である。
またガラスエポキシ配線板は、曲げ弾性率の低いガラス
エポキシ複合材料などの有機系材料を基板に用いるため
配線板がわずかに変形することがあり、例えば10mm当り
50μｍ程度の反りが起こりうる。また半田柱で半導体素
子を配線板表面に接合させる方法で、半導体素子をディ
ストリビューション配線板、マザーチップ等に接合させ
たものは、２〜３μｍの歪によつて半田接合部に破断が
発生するという欠点が生じる。
エポキシ複合材料などの有機系材料を基板に用いるため
配線板がわずかに変形することがあり、例えば10mm当り
50μｍ程度の反りが起こりうる。また半田柱で半導体素
子を配線板表面に接合させる方法で、半導体素子をディ
ストリビューション配線板、マザーチップ等に接合させ
たものは、２〜３μｍの歪によつて半田接合部に破断が
発生するという欠点が生じる。
本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
提供することを目的とするものである。
（問題点を解決するための手段） 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く基板の半導体
素子が搭載される部分（以下半導体素子搭載部とする）
を除いた部分に導通回路、ワイヤーボンディング部及び
ピンを挿入固着するための貫通孔を形成し、かつピンの
形状がくぎ状を呈し、ピンの直線部の直径が貫通孔の内
径より小さく、そしてピンの頭部の直径が貫通孔の内径
より大きく、貫通孔周辺の導通回路に形成されたランド
部の外径以下の寸法とし、少なくともピンの先端、半導
体素子搭載部及びワイヤーボンディング部を残し、他の
部分を合成樹脂で被覆した構造としたところ、誘電率が
５程度で耐熱性がガラスエポキシ配線板に比べ高いもの
も可能で、高発熱密度の半導体素子も搭載可能であるこ
とが確認された。また気密封止性も高くなり、半導体素
子搭載部をキャビティ構造にすることも可能で半導体素
子実装に好適であるということも確認した。
導体素子搭載用配線板の構造を下記の如く基板の半導体
素子が搭載される部分（以下半導体素子搭載部とする）
を除いた部分に導通回路、ワイヤーボンディング部及び
ピンを挿入固着するための貫通孔を形成し、かつピンの
形状がくぎ状を呈し、ピンの直線部の直径が貫通孔の内
径より小さく、そしてピンの頭部の直径が貫通孔の内径
より大きく、貫通孔周辺の導通回路に形成されたランド
部の外径以下の寸法とし、少なくともピンの先端、半導
体素子搭載部及びワイヤーボンディング部を残し、他の
部分を合成樹脂で被覆した構造としたところ、誘電率が
５程度で耐熱性がガラスエポキシ配線板に比べ高いもの
も可能で、高発熱密度の半導体素子も搭載可能であるこ
とが確認された。また気密封止性も高くなり、半導体素
子搭載部をキャビティ構造にすることも可能で半導体素
子実装に好適であるということも確認した。
本発明はほぼ中央部の半導体素子搭載部を除いた部分の
周辺の基板の表面に形成されたワイヤーボンディング
部、ワイヤーボンディング部と導通するようワイヤーボ
ンディング部と接して形成された導通回路、導通回路及
び基板を貫通して形成された貫通孔、貫通孔内に挿入固
着されたピンとからなり、かつピンの形状がくぎ状を呈
し、ピンの直線部の直径が貫通孔の内径より小さく、そ
してピンの頭部の直径が貫通孔の内径より大きく、貫通
孔周辺の導通回路に形成されたランド部の外径以下の寸
法であり、少なくともピンの先端、半導体素子搭載部及
びワイヤーボンディング部を残し、他の部分を合成樹脂
で被覆してなる半導体素子搭載用配線板に関する。
周辺の基板の表面に形成されたワイヤーボンディング
部、ワイヤーボンディング部と導通するようワイヤーボ
ンディング部と接して形成された導通回路、導通回路及
び基板を貫通して形成された貫通孔、貫通孔内に挿入固
着されたピンとからなり、かつピンの形状がくぎ状を呈
し、ピンの直線部の直径が貫通孔の内径より小さく、そ
してピンの頭部の直径が貫通孔の内径より大きく、貫通
孔周辺の導通回路に形成されたランド部の外径以下の寸
法であり、少なくともピンの先端、半導体素子搭載部及
びワイヤーボンディング部を残し、他の部分を合成樹脂
で被覆してなる半導体素子搭載用配線板に関する。
本発明において基板の素材としては、紙、ガラス繊維か
らなる織布、不織布などにエポキシ、フェノール、ポリ
イミド等の樹脂組成物を含浸、積層成形硬化せしめた紙
エポキシ積層板、紙フェノール積層板、ガラスエポキシ
積層板、ガラスポリイミド積層板等のプリント配線板材
料、熱可塑性樹脂組成物を板状に成形したもの、熱可塑
性樹脂組成物を板状に成形したものに銅箔を張り合わせ
たものなどが用途に応じて使用される。
らなる織布、不織布などにエポキシ、フェノール、ポリ
イミド等の樹脂組成物を含浸、積層成形硬化せしめた紙
エポキシ積層板、紙フェノール積層板、ガラスエポキシ
積層板、ガラスポリイミド積層板等のプリント配線板材
料、熱可塑性樹脂組成物を板状に成形したもの、熱可塑
性樹脂組成物を板状に成形したものに銅箔を張り合わせ
たものなどが用途に応じて使用される。
導通回路及びワイヤーボンディング部を形成する材料と
しては、特に制限はないが、価格、熱伝導性などの点で
銅を用いることが好ましい。導通回路及びワイヤーボン
ディング部の形成方法についても特に制限はなく、例え
ば基板の表面に銅箔を張り合わせたり、銅ペーストを印
刷して硬化させたり、めっき処理などの手段で銅の被膜
を形成し、その後必要に応じてエッチングを行ない希望
の形状に形成する。
しては、特に制限はないが、価格、熱伝導性などの点で
銅を用いることが好ましい。導通回路及びワイヤーボン
ディング部の形成方法についても特に制限はなく、例え
ば基板の表面に銅箔を張り合わせたり、銅ペーストを印
刷して硬化させたり、めっき処理などの手段で銅の被膜
を形成し、その後必要に応じてエッチングを行ない希望
の形状に形成する。
導通回路及び基板を貫通し形成する貫通孔の周辺にはワ
イヤーボンディング部と導通する導通回路がピンの中心
に対して同心円状に存在することが望ましく、ピンと導
通回路はこの同心円状の部分（ランド部）で電気的に接
続した状態で固着される。本発明はピンの形状がくぎ状
を呈し、ピンの直線部の直径が貫通孔の内径より小さ
く、そしてピンの頭部の直径が貫通孔の内径より大き
く、ランド部の外径以下の寸法とするので圧接、ろう材
による固着、導電性接着剤による固着などの手段により
ピンの頭部とランド部は電気的に接続した状態で固着さ
れる。ピンの材質は、特に制限はないが、コバール、42
合金、52合金等のNi系合金、銅、銅合金などが使用でき
る。ピンの長さは挿入して固着する基板より突出させる
ため基板より長いものを用いることが好ましく、突出長
さ1mm以上あることが好ましい。このピンと基板との固
着は、半田、銀ろう、熱硬化性樹脂、耐熱性熱可塑性樹
脂等が用いられるが、ピンの頭部と基板に形成した導通
回路との部分を半田、銀ろう等で固着すれば接着強度に
優れるので好ましい。
イヤーボンディング部と導通する導通回路がピンの中心
に対して同心円状に存在することが望ましく、ピンと導
通回路はこの同心円状の部分（ランド部）で電気的に接
続した状態で固着される。本発明はピンの形状がくぎ状
を呈し、ピンの直線部の直径が貫通孔の内径より小さ
く、そしてピンの頭部の直径が貫通孔の内径より大き
く、ランド部の外径以下の寸法とするので圧接、ろう材
による固着、導電性接着剤による固着などの手段により
ピンの頭部とランド部は電気的に接続した状態で固着さ
れる。ピンの材質は、特に制限はないが、コバール、42
合金、52合金等のNi系合金、銅、銅合金などが使用でき
る。ピンの長さは挿入して固着する基板より突出させる
ため基板より長いものを用いることが好ましく、突出長
さ1mm以上あることが好ましい。このピンと基板との固
着は、半田、銀ろう、熱硬化性樹脂、耐熱性熱可塑性樹
脂等が用いられるが、ピンの頭部と基板に形成した導通
回路との部分を半田、銀ろう等で固着すれば接着強度に
優れるので好ましい。
被覆用の合成樹脂は、熱硬化性樹脂であっても熱可塑性
樹脂であっても差しつかえない。例えばエポキシ樹脂、
ポリイミド樹脂、シリコーン変性エポキシ樹脂等の熱硬
化性樹脂とその硬化剤又は飽和ポリエステル樹脂、ポリ
アミド樹脂等の熱可塑性樹脂とその硬化剤が用途、使用
条件において選択され用いられる。なお本発明では必要
に応じ合成樹脂中に溶融石英粉、アルミナ粉、ボロンナ
イトライド粉、アルミニウムナイトライド粉等の無機質
充填材、ガラス繊維のような補強材などが添加される。
合成樹脂中に上記のような無機質充填材を添加すれば得
られる半導体素子搭載用配線板の熱伝導率が高くなり放
熱性に優れるので好ましい。
樹脂であっても差しつかえない。例えばエポキシ樹脂、
ポリイミド樹脂、シリコーン変性エポキシ樹脂等の熱硬
化性樹脂とその硬化剤又は飽和ポリエステル樹脂、ポリ
アミド樹脂等の熱可塑性樹脂とその硬化剤が用途、使用
条件において選択され用いられる。なお本発明では必要
に応じ合成樹脂中に溶融石英粉、アルミナ粉、ボロンナ
イトライド粉、アルミニウムナイトライド粉等の無機質
充填材、ガラス繊維のような補強材などが添加される。
合成樹脂中に上記のような無機質充填材を添加すれば得
られる半導体素子搭載用配線板の熱伝導率が高くなり放
熱性に優れるので好ましい。
被覆用の合成樹脂は、導通回路上の全面を被覆してもよ
いが、作業性及びワイヤーボンディング部へのワイヤー
の接合に支障が生じないようにワイヤーボンディング部
に接する部分を除いて被覆することが好ましい。
いが、作業性及びワイヤーボンディング部へのワイヤー
の接合に支障が生じないようにワイヤーボンディング部
に接する部分を除いて被覆することが好ましい。
本発明は、少なくともピンの先端、半導体素子搭載部及
びワイヤーボンディング部を残し、他の部分を合成樹脂
で被覆するので半導体素子搭載部をキャビティ構造にす
ることが可能である。
びワイヤーボンディング部を残し、他の部分を合成樹脂
で被覆するので半導体素子搭載部をキャビティ構造にす
ることが可能である。
（実施例） 以下実施例により本発明を説明する。
実施例１ 寸法30×30mmで厚さ0.6mmのガラス不織布コンポジット
積層板（新神戸電機製、商品名E668）の片面に厚さ35μ
ｍの銅箔を張り合わせ、ついでその中央部（寸法８×8m
m）を除いた部分に第１図に示すように2.54mm間隔で超
硬ドリルで直径0.55mmの貫通孔１を72個設けた。この後
表面にレジスト膜を形成し、エッチングしてレジスト膜
の剥離を行ない上面に所定の導通回路２、前記中央部の
端から1mmの位置にワイヤーボンディング部内側端部３
を、さらに前記中央部の端から2.5mmの位置にワイヤー
ボンディング部外側端部４を形成した基板５を得た。
積層板（新神戸電機製、商品名E668）の片面に厚さ35μ
ｍの銅箔を張り合わせ、ついでその中央部（寸法８×8m
m）を除いた部分に第１図に示すように2.54mm間隔で超
硬ドリルで直径0.55mmの貫通孔１を72個設けた。この後
表面にレジスト膜を形成し、エッチングしてレジスト膜
の剥離を行ない上面に所定の導通回路２、前記中央部の
端から1mmの位置にワイヤーボンディング部内側端部３
を、さらに前記中央部の端から2.5mmの位置にワイヤー
ボンディング部外側端部４を形成した基板５を得た。
ついで第２図に示すように貫通孔１内に直径が0.50mmで
一方の端部をくぎの頭状に加工し、頭頂部の厚さが0.2m
m、頭頂部の直径が0.8mm及び長さが7mmの52合金のネー
ルヘッドピン６を挿入し、他の一方の端部（端子）を下
面に露出させた後Sn:Pb＝63:37の半田によりネールヘッ
ドピン６を固着し、かつ貫通孔１内を気密封止した。こ
の後ネールヘッドピン６の先端5mm、半導体素子搭載部
７及びワイヤーボンディング部（ワイヤーボンディング
部内側端部３からワイヤーボンディング部外側端部４の
部分）を除いた部分をエポキシ樹脂組成物３で被覆して
基板５の表面に半導体素子搭載部７を有する半導体素子
搭載用配線板を得た。
一方の端部をくぎの頭状に加工し、頭頂部の厚さが0.2m
m、頭頂部の直径が0.8mm及び長さが7mmの52合金のネー
ルヘッドピン６を挿入し、他の一方の端部（端子）を下
面に露出させた後Sn:Pb＝63:37の半田によりネールヘッ
ドピン６を固着し、かつ貫通孔１内を気密封止した。こ
の後ネールヘッドピン６の先端5mm、半導体素子搭載部
７及びワイヤーボンディング部（ワイヤーボンディング
部内側端部３からワイヤーボンディング部外側端部４の
部分）を除いた部分をエポキシ樹脂組成物３で被覆して
基板５の表面に半導体素子搭載部７を有する半導体素子
搭載用配線板を得た。
なお、エポキシ樹脂組成物は、酸無水物硬化剤としてメ
チルテトラヒドロ無水フタル酸（日立化成工業製、商品
名HN−2200）60重量部に２エチル４メチルイミダゾール
0.15重量部を溶解混合したものと水添ビスフェノールＡ
型エポキシ樹脂（旭電化製、商品名EP−4080、エポキシ
当量235〜255、平均エポキシ当量245）30重量部とビス
フェノールＡ型エポキシ樹脂（シェル化学製、商品名エ
ピコート834、エポキシ当量225〜280、平均エポキシ当
量250）70重量部とを溶解混合したもの50重量部及びボ
ロンナイトライド粉（電気化学工業製GP）50重量部をよ
く混合したもの用い、130℃に予熱した金型に注入し、
金型底部を170℃まで５分まで昇温し、金型底部から硬
化させ、約15分で硬化させた。後硬化は150℃で１時間
行なった。
チルテトラヒドロ無水フタル酸（日立化成工業製、商品
名HN−2200）60重量部に２エチル４メチルイミダゾール
0.15重量部を溶解混合したものと水添ビスフェノールＡ
型エポキシ樹脂（旭電化製、商品名EP−4080、エポキシ
当量235〜255、平均エポキシ当量245）30重量部とビス
フェノールＡ型エポキシ樹脂（シェル化学製、商品名エ
ピコート834、エポキシ当量225〜280、平均エポキシ当
量250）70重量部とを溶解混合したもの50重量部及びボ
ロンナイトライド粉（電気化学工業製GP）50重量部をよ
く混合したもの用い、130℃に予熱した金型に注入し、
金型底部を170℃まで５分まで昇温し、金型底部から硬
化させ、約15分で硬化させた。後硬化は150℃で１時間
行なった。
一方、寸法が6.5×6.5mmで厚さが0.3mmのシリコン単結
晶の片面に所望の配線パターンを形成したマザーチップ
を得た。次に第３図に示すようにこのマザーチップ９上
に寸法が３×4mmの半導体素子10を搭載し、双方を直径1
20μｍ、高さ100μｍのSn＝Pb＝5:95の半田柱で接合し
て複合半導体素子を得た。
晶の片面に所望の配線パターンを形成したマザーチップ
を得た。次に第３図に示すようにこのマザーチップ９上
に寸法が３×4mmの半導体素子10を搭載し、双方を直径1
20μｍ、高さ100μｍのSn＝Pb＝5:95の半田柱で接合し
て複合半導体素子を得た。
この後複合半導体素子を半導体素子搭載部７にシリコー
ンゴム組成物12を用いて接着した。シリコーンゴム組成
物12はシリコーンゴム（信越化学工業製、商品名KE45
W）50重量部と前述のボロンナイトライド粉50重量部と
をよく混合したものを用いた。なおシリコーンゴム組成
物12は厚さが0.05mmになるように計算し、計算量を秤量
して半導体素子搭載部７に供給し、複合半導体素子を接
着した。
ンゴム組成物12を用いて接着した。シリコーンゴム組成
物12はシリコーンゴム（信越化学工業製、商品名KE45
W）50重量部と前述のボロンナイトライド粉50重量部と
をよく混合したものを用いた。なおシリコーンゴム組成
物12は厚さが0.05mmになるように計算し、計算量を秤量
して半導体素子搭載部７に供給し、複合半導体素子を接
着した。
ついでマザーチップ９上及び前記のワイヤーボンディン
グ端部間を直径が50μｍの珪素を１重量％含むアルミニ
ウムワイヤー13を用い超音波接合した。この後外径寸法
が30×30mmで外周部の幅5mmの部分が高さ3mmで、中央部
20×20mm部分に深さ2mmの凹部を形成した第４図に示す
蓋14を前記と同じエポキシ樹脂組成物を用いて成形し、
製作し、蓋14の外周部を半導体素子搭載用配線板の上面
の外周部分に合わせ、前記と同じエポキシ樹脂組成物10
0重量部に対し２エチル４メチルイミダゾールを２重量
部添加したエポキシ樹脂接着剤11を用いて蓋14と複合半
導体素子を搭載した半導体素子搭載用配線板とを接着し
て半導体装置を得た。
グ端部間を直径が50μｍの珪素を１重量％含むアルミニ
ウムワイヤー13を用い超音波接合した。この後外径寸法
が30×30mmで外周部の幅5mmの部分が高さ3mmで、中央部
20×20mm部分に深さ2mmの凹部を形成した第４図に示す
蓋14を前記と同じエポキシ樹脂組成物を用いて成形し、
製作し、蓋14の外周部を半導体素子搭載用配線板の上面
の外周部分に合わせ、前記と同じエポキシ樹脂組成物10
0重量部に対し２エチル４メチルイミダゾールを２重量
部添加したエポキシ樹脂接着剤11を用いて蓋14と複合半
導体素子を搭載した半導体素子搭載用配線板とを接着し
て半導体装置を得た。
なおエポキシ樹脂接着剤11は、厚さ0.4mmになるように
計算し、算出量を秤量して蓋15の外周部にほぼ均等にな
るように塗布し、150℃、10分で硬化させた。
計算し、算出量を秤量して蓋15の外周部にほぼ均等にな
るように塗布し、150℃、10分で硬化させた。
得られた半導体装置についてピンの引き抜き（ピン先端
方向の引張り）強さ及びピンの押し込み（くぎの頭状方
向への押し込み）強さを測定したところ、引き抜きでは
ピンが9.2kg f/本で破断し、押し込みではピンが座屈
し、測定できなかった。
方向の引張り）強さ及びピンの押し込み（くぎの頭状方
向への押し込み）強さを測定したところ、引き抜きでは
ピンが9.2kg f/本で破断し、押し込みではピンが座屈
し、測定できなかった。
また誘電率及び熱伝導率を測定したところ、誘電率は、
5.3でガラスエポキシ配線板とほぼ同一であった。
5.3でガラスエポキシ配線板とほぼ同一であった。
さらに気密封止した半導体装置を、プレッシャークッカ
ー試験機で121℃、２気圧（ゲージ圧）、100時間の条件
で試験を行なったが、アルミニウムワイヤーの腐食はみ
られなかった。
ー試験機で121℃、２気圧（ゲージ圧）、100時間の条件
で試験を行なったが、アルミニウムワイヤーの腐食はみ
られなかった。
また半導体素子搭載用配線板から露出した72本のネール
ヘッドピン６を無負荷挿入用ソケット（図示せず）に挿
入後レバーを操作してネールヘッドピン６をソケット内
ではさみ込んで固定した。ネールヘッドピン６をはさみ
込んだときネールドピン６に歪が発生するが、このネー
ルヘッドピン６をはさみ込み操作を50繰り返し行なって
もマザーチップ９と半導体素子10とを接合している半田
柱には亀裂などの破断は発生しなかった。
ヘッドピン６を無負荷挿入用ソケット（図示せず）に挿
入後レバーを操作してネールヘッドピン６をソケット内
ではさみ込んで固定した。ネールヘッドピン６をはさみ
込んだときネールドピン６に歪が発生するが、このネー
ルヘッドピン６をはさみ込み操作を50繰り返し行なって
もマザーチップ９と半導体素子10とを接合している半田
柱には亀裂などの破断は発生しなかった。
実施例２ 実施例１で用いたエポキシ樹脂組成物の代りにポリアミ
ドイミド樹脂組成物を用いた以外は実施例１と同様の方
法及び工程により半導体素子搭載用配線板及び半導体装
置を得た。熱硬化性であるエポキシ樹脂組成物の代りに
熱可塑性であるポリアミドイミド樹脂組成物を用いたこ
とにともない、成形は、260℃に加熱した該樹脂組成物
を260℃に加熱した金型に圧入後直ちに金型を60℃の温
水で冷却し賦形する方法とした。
ドイミド樹脂組成物を用いた以外は実施例１と同様の方
法及び工程により半導体素子搭載用配線板及び半導体装
置を得た。熱硬化性であるエポキシ樹脂組成物の代りに
熱可塑性であるポリアミドイミド樹脂組成物を用いたこ
とにともない、成形は、260℃に加熱した該樹脂組成物
を260℃に加熱した金型に圧入後直ちに金型を60℃の温
水で冷却し賦形する方法とした。
なお該樹脂組成物は、ポリアミドイミド樹脂（自社配合
品）50重量部に実施例１で用いたものと同じボロンナイ
トライド粉50重量部を均一に混合したものを用いた。
品）50重量部に実施例１で用いたものと同じボロンナイ
トライド粉50重量部を均一に混合したものを用いた。
得られた半導体装置についてネールヘッドピンの引き抜
き及び押し込み強さを測定したところ引き抜きではネー
ルヘッドピンが9.3kg f/本で破断し、押し込みではネー
ルヘッドピンが座屈し、測定できなかった。
き及び押し込み強さを測定したところ引き抜きではネー
ルヘッドピンが9.3kg f/本で破断し、押し込みではネー
ルヘッドピンが座屈し、測定できなかった。
また実施例１と同様の方法でネールヘッドピンをはさみ
込む操作を50回繰り返し行なってもマザーチップと半導
体素子とを接合している半田柱には亀裂などの破断は発
生しなかった。
込む操作を50回繰り返し行なってもマザーチップと半導
体素子とを接合している半田柱には亀裂などの破断は発
生しなかった。
比較例１ 外径寸法30×30mmで厚さ1mmのガラス不織布コンポジッ
ト積層板（新神戸電機製、商品名E668）の両面に厚さ35
μｍの銅箔を貼り合わせ、ついでその中央部（寸法８×
8mm）を除いた部分に第５図に示すように2.54mm間隔で
超硬ドリルで直径0.55mmの貫通孔１を72個設けた。この
後表面にレジスト膜を形成し、エッチングして、レジス
ト膜の剥離を行ない上面に所定の導通回路２及び前記中
央部の端から1mmの位置にワイヤーボンディング部内側
端部３を、さらに前記中央部の端から2.5mmの位置にワ
イヤーボンディング部外側端部４を形成した基板５を得
た。ついで貫通孔１内に、直径が0.50mmで一方の端部を
頭頂部の厚さが0.2mm、頭頂部の直径が0.8mmのくぎの頭
状に加工し、くぎの頭部から0.5mm下の部分を金型で最
大幅が0.65mmになるようにつぶして途中に凸部15を形成
した長さ7mmの52合金製のネールヘッドピン16を挿入
し、凸部15の部分で貫通孔とかん合させ第５図に示す半
導体搭載用線板を得た。次にこの半導体素子搭載用配線
板の中央部に実施例１で得た複合半導体素子を実施例１
と同様の方法で接着した。
ト積層板（新神戸電機製、商品名E668）の両面に厚さ35
μｍの銅箔を貼り合わせ、ついでその中央部（寸法８×
8mm）を除いた部分に第５図に示すように2.54mm間隔で
超硬ドリルで直径0.55mmの貫通孔１を72個設けた。この
後表面にレジスト膜を形成し、エッチングして、レジス
ト膜の剥離を行ない上面に所定の導通回路２及び前記中
央部の端から1mmの位置にワイヤーボンディング部内側
端部３を、さらに前記中央部の端から2.5mmの位置にワ
イヤーボンディング部外側端部４を形成した基板５を得
た。ついで貫通孔１内に、直径が0.50mmで一方の端部を
頭頂部の厚さが0.2mm、頭頂部の直径が0.8mmのくぎの頭
状に加工し、くぎの頭部から0.5mm下の部分を金型で最
大幅が0.65mmになるようにつぶして途中に凸部15を形成
した長さ7mmの52合金製のネールヘッドピン16を挿入
し、凸部15の部分で貫通孔とかん合させ第５図に示す半
導体搭載用線板を得た。次にこの半導体素子搭載用配線
板の中央部に実施例１で得た複合半導体素子を実施例１
と同様の方法で接着した。
この後実施例１と同様の方法でネールヘッドピンの引き
抜き及び押し込み強さを測定したところ、引き抜きでは
ネールヘッドピンが8.3kg f/本で破断し、押し込みでは
ネールヘッドピンが基板から1.7〜2.8kg f/本で抜け
た。
抜き及び押し込み強さを測定したところ、引き抜きでは
ネールヘッドピンが8.3kg f/本で破断し、押し込みでは
ネールヘッドピンが基板から1.7〜2.8kg f/本で抜け
た。
また実施例１と同様の方法でネールヘッドピンをはさみ
込む操作を繰り返したところ、５回繰り返しただけでマ
ザーチップと半導体素子とを接合している半田柱に亀裂
が入り、電気的な導通が確保できなかった。
込む操作を繰り返したところ、５回繰り返しただけでマ
ザーチップと半導体素子とを接合している半田柱に亀裂
が入り、電気的な導通が確保できなかった。
なお比較例１では蓋を接合する前に欠点が生じたので、
蓋を伝熱板の外周部分に接合する作業は行なわなかっ
た。
蓋を伝熱板の外周部分に接合する作業は行なわなかっ
た。
（発明の効果） 本発明になる半導体素子搭載用配線板は、反りの発生は
なく機械的強度に優れ、気密封止の際の接着性及び気密
性において何ら問題はない。
なく機械的強度に優れ、気密封止の際の接着性及び気密
性において何ら問題はない。
第１図及び第２図は本発明の実施例における半導体素子
搭載用配線板の製造作業状態を示す断面図、第３図及び
第４図は半導体素子搭載用配線板を用いた半導体装置の
製造作業状態を示す断面図並びに第５図は従来の半導体
素子搭載用配線板を示す断面図である。 符号の説明 １……貫通孔 ２……導通回路 ３……ワイヤーボンディング部内側端部 ４……ワイヤーボンディング部外側端部 ５……基板 ６……ネールヘッドピン ７……半導体素子搭載部 ８……エポキシ樹脂組成物 ９……マザーチップ 10……半導体素子 11……エポキシ樹脂接着剤 12……シリコーンゴム組成物 13……アルミニウムワイヤー 14……蓋 15……凸部 16……ネールヘッドピン
搭載用配線板の製造作業状態を示す断面図、第３図及び
第４図は半導体素子搭載用配線板を用いた半導体装置の
製造作業状態を示す断面図並びに第５図は従来の半導体
素子搭載用配線板を示す断面図である。 符号の説明 １……貫通孔 ２……導通回路 ３……ワイヤーボンディング部内側端部 ４……ワイヤーボンディング部外側端部 ５……基板 ６……ネールヘッドピン ７……半導体素子搭載部 ８……エポキシ樹脂組成物 ９……マザーチップ 10……半導体素子 11……エポキシ樹脂接着剤 12……シリコーンゴム組成物 13……アルミニウムワイヤー 14……蓋 15……凸部 16……ネールヘッドピン
Claims (1)
- 【請求項１】ほぼ中央部の半導体素子が搭載される部分
を除いた部分の周辺の基板の表面に形成されたワイヤー
ボンディング部、ワイヤーボンディング部と導通するよ
うワイヤーボンディング部と接して形成された導通回
路、導通回路及び基板を貫通して形成された貫通孔、貫
通孔内に挿入固着されたピンとからなり、かつピンの形
状がくぎ状を呈し、ピンの直線部の直径が貫通孔の内径
より小さく、そしてピンの頭部の直径が貫通孔の内径よ
り大きく、貫通孔周辺の導通回路に形成されたランド部
の外径以下の寸法であり、少なくともピンの先端、半導
体素子が搭載される部分及びワイヤーボンディング部を
残し、他の部分を合成樹脂で被覆してなる半導体素子当
搭載配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313780A JPH0770639B2 (ja) | 1986-12-24 | 1986-12-24 | 半導体素子搭載用配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313780A JPH0770639B2 (ja) | 1986-12-24 | 1986-12-24 | 半導体素子搭載用配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160368A JPS63160368A (ja) | 1988-07-04 |
| JPH0770639B2 true JPH0770639B2 (ja) | 1995-07-31 |
Family
ID=18045434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313780A Expired - Lifetime JPH0770639B2 (ja) | 1986-12-24 | 1986-12-24 | 半導体素子搭載用配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770639B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017110722B4 (de) * | 2017-05-17 | 2021-03-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Anordnung und elektrisches Fahrzeug hiermit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398140A (ja) * | 1986-10-15 | 1988-04-28 | Matsushita Electric Works Ltd | ピングリツドアレイ |
-
1986
- 1986-12-24 JP JP61313780A patent/JPH0770639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63160368A (ja) | 1988-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100557049B1 (ko) | 반도체 장치와 그 제조방법 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
| JPH0770639B2 (ja) | 半導体素子搭載用配線板 | |
| JPH1074858A (ja) | 配線基板及びその製造方法 | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JPS6388834A (ja) | 半導体素子搭載用配線板 | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP3292644B2 (ja) | 配線基板及びその製造方法 | |
| TW516352B (en) | Manufacturing method for printed circuit board | |
| JPH06105758B2 (ja) | 半導体素子搭載用配線板 | |
| JP3398310B2 (ja) | 配線基板の製造方法 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP3297576B2 (ja) | 配線基板及びその製造方法 | |
| JPH10209324A (ja) | 配線基板 | |
| JP4416269B2 (ja) | 電子装置 | |
| JP2003282771A (ja) | 放熱板付き配線基板 | |
| JPS6317547A (ja) | 半導体装置 | |
| JPS63173349A (ja) | 半導体素子搭載用配線板 | |
| JPS61239652A (ja) | 半導体装置 | |
| JP3605235B2 (ja) | 配線基板の製造方法 | |
| JP3297573B2 (ja) | 配線基板及びその製造方法 | |
| JPH10150123A (ja) | 配線基板及びその製造方法 |