JPH0771221B2

JPH0771221B2 - クリップ及び利得デジタル回路

Info

Publication number: JPH0771221B2
Application number: JP62286434A
Authority: JP
Inventors: リチヤード・エイ・ジヤクソン
Original assignee: ザ・グラス・バレー・グループ・インコーポレイテッド
Priority date: 1986-11-14
Filing date: 1987-11-12
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: EP0267553B1; DE3786881D1; EP0267553A2; DE3786881T2; JPS63211881A; CA1264491A; AU8119087A; US4771192A; EP0267553A3; AU592904B2

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、クリップ及び利得回路、特に、入力波形から
新たな制御波形を発生するクリップ及び利得デジタル回
路に関する。

［従来の技術及び欠点］テレビジョン分野においては、入力波形を基準レベルと
比較して、その差の値を、増幅し、レベル・シフトし、
制限（リミット）して、制御波形を発生する映像処理を
行う際に、クリップ及び利得回路を用いている。代表的
なクリップ及び利得回路を第３図に示す。クリップ及び
利得回路の代表的な応用例は、「ワイプ」、「セルフ・
キー」及び「奥行」の効果を出すことである。

ワイプとは、２つの映像画像を１つの出力画像に組み合
わせる方法であり、この出力は２つ以上の独立した領域
に空間的に分割されている。各独立領域は、２つの入力
の一方の対応した映像を含んでいる。第４図は、単純な
「分割スクリーン」ワイプを示し、出力画像の左側が第
１入力画像の左側に相当し、出力画像の右側が第２入力
画像の右側に相当する。この効果を達成するには、まず
第５図に示すように、画像の左側に対応する領域で低電
圧であり、画像の右側に対応する領域で高電圧である傾
斜波形（入力波形）を発生する。この波形がクリップ及
び利得回路10の入力となり、基準電圧（即ちクリップ電
圧）と比較器20により比較され、その差の値が乗算器30
により増幅される。この増幅された信号を、レベル・シ
フト回路40及びリミッタ回路50において、適当な範囲に
レベル・シフトし、制限した後に、この出力を用いて、
２つの画像を入力とする混合器の制御入力端を駆動す
る。

傾斜波形がクリップ電圧よりも十分低い領域では、比較
器20、即ち、減算器の出力信号は負である。この負の出
力信号を乗算器30で増幅し、レベル・シフト回路40及び
リミッタ回路50により制御電圧に変換して、第１画像の
映像をオンするように混合器を付勢する。逆に、傾斜波
形がクリップ電圧よりも十分高い領域では、比較器20の
出力は正である。同様に、この正の出力を制御電圧に変
換し、第２画像の映像をオンするように混合器を付勢す
る。傾斜波形のレベルがクリップ電圧に近づくと、比較
器20の出力はゼロに近づく。この出力は、増幅器（乗算
器30）の利得に応じて、いずれかの限界まで完全に混合
器を駆動出来る出力レベルではない。すなわち、混合器
は、２つの入力画像を比例的に混合したものを出力す
る。２つの画像間の境界に生じるこの比例混合を「ソフ
トネス」と呼び、一方の画像から他方の画像への穏やか
な遷移となる。このソフトネス領域の幅は、増幅器の利
得及び傾斜波形の傾きに応じて決まる。操作者が利得及
びクリップ設定を制御することにより、この遷移領域を
空間内において左右に移動させ、その幅を変化出来る。

セルフ・キーの例においては、第６図に示すごとく、混
合器への２つの入力の１つも、比較器20への入力であ
る。画像レベルがクリップ電圧レベルより低いとき、そ
の結果の制御波形により、混合器は第１画像を出力す
る。また、画像レベルがクリップ電圧レベルよりも高い
とき、その結果の制御波形により、混合器は第２映像を
出力する。この方法において、第２画像の明るい領域、
即ち高レベル領域は、第１画像映像より優先度が高くな
り、第２画像の暗い領域、即ち低レベル領域は、第１画
像よりも下位になる。第７図に示すごとく、第２（前
景）画像が暗い背景上の文字の場合、その結果の画像
は、第１（背景）画像上の文字となる。

他の例において、第２画像の奥行、即ち、画像における
観察者、又は画像における対象物からの見掛けの距離に
比例した電圧信号が、入力波形である。近い奥行及び遠
い奥行がクリップ電圧に対して高レベル及び低レベルに
夫々なるように、入力波形が発生すると、第２画像が第
１画像の中に見えなくなる。この場合、クリップ電圧
は、観察者が見ることの出来ない第２画像の裏側の奥行
を表す。遷移間隔が十分に広くなるように増幅器の利得
を減少すると、第２画像の穏やかな「フェーディング」
は、第２画像が観察者から遠ざかり、奥行の錯覚が強調
される。

従来のアナログ的実施においては、クリップ電圧付近の
入力波形に現れたいかなるノイズも増幅され、誤動作、
即ち、遷移点における２つの画像の不均一な混合が行わ
れるので、設計上の大きな問題はノイズである。デジタ
ル・システムの場合、特に入力波形がデジタル的に発生
されているならば、ランダム・ノイズは問題にならない
が、量子化ノイズの影響を避けるためには、一般に入力
波形を多くのビットで表さなければならない。入力波形
の表現が十分に正確でなければ、所望の小さな遷移領域
を形成するのに十分な利得が、総てのビットを使い切っ
てしまい、混合器への制御波形は、オフ・レベル、即
ち、画像１レベルからオン・レベル、即ち、画像２レベ
ルへ中間ステップなしにジャンプする。対角線上の隅に
おいて、遷移は、一方の画像から他方の画像へより滑ら
かにフェードする代わりに、「ジャギー」、即ち、階段
状になる。入力波形に用いるビット数が増加すると、こ
の歪みは減るが、大型乗算器は複雑であり、高価なの
で、クリップ及び利得回路もより高価になる。

デジタル・システムを実現する他の困難な問題は、広範
囲の利得値が望ましいということである。典型的なクリ
ップ利得回路の利得値は、低い方が0.00であり、高い方
が512.0から1024.0である。更に、利得が穏やかに変化
するにつれ、遷移幅に「コギング」、即ち、目立つジャ
ンプを避けるために、小さな利得において必要とされる
小数の精度は高く、しばしば８ビット以上である。利得
値の範囲及び小数精度に必要なビットの組み合わせ数
も、回路をより高価に且つ複雑にする。この問題は、利
得乗算器にとって特に重要である。それは、乗算器の出
力において必要なビット数は、２つの入力のビット数の
和であるからである。典型的な回路にとって、入力波形
には20ビット程度が必要であり、比較器以後は21ビット
にもなる。また、38ビットの出力精度にとって、利得値
には18ビット程度が必要である。典型的な混合器用制御
波形は、わずか10ビットであるが、オバー・レンジ値が
適切に制限検出され、クリップされるのを確実にするた
めには、完全な38ビットを発生しなければならない。

したがって本発明の目的は、広いダイナミック・レンジ
の乗算器を必要とせずに、ジャギー及びコギングを最小
とし、安価且つ簡単に実現出来るデジタル・クリップ及
び利得回路の提供にある。

［問題点を解決するための手段及び作用］本発明のデジタル・クリップ及び利得回路は、２段階で
利得乗算を行う。なお、本発明の各回路はデジタル回路
で構成されており、各信号はデジタル信号であり、デジ
タル信号は２進数であることに留意されたい。入力波形
をクリップ・レベルと比較する比較器（比較手段）の出
力を利得段に入力する。この利得段は、２つの部分、即
ち、指数シフタ（シフト手段）とそれに続く仮数乗算器
（乗算手段）とを有する。指数シフタは比較器の出力を
あるビット数だけシフトし、仮数乗算器は0.0から2.0未
満の範囲内での乗算を実行する。所望の利得値は、指数
シフタに入力される２のべき指数部分と、仮数乗算器に
入力される端数である仮数部分とで構成されている。比
較器の出力及び利得値のべき指数部分をオーバフロー・
ロジック回路に入力して、利得段での利得乗算結果が制
限値を越えるかを試験する。仮数乗算器の出力、比較器
からのサイン（符号）・ビット及びオーバフロー・ロジ
ック回路の出力をルックアップ・テーブルに入力する。
このルックアップ・テーブルは、仮数乗算器の出力のレ
ベル・シフト及び制限（リミット機能）を行い、新たな
制御波形を発生する。

［実施例］第１図は、第３図におけるクリップ及び利得回路に本発
明を適用した詳細なブロック図であり、第２図は、本発
明による第１図のクリップ及び制御回路のオーバフロー
・ロジック回路のブロック図である。なお、本発明は、
第３及び第６図の乗算器30、レベル・シフト回路40及び
リミッタ回路50の部分を第１及び第２図の回路に置換し
たものであり、各回路及び各信号はデジタル形式であ
る。第１図において、入力波形及びクリップ・レベルを
比較器（比較手段）20に入力する。比較器20の出力は差
の波形（以下、差波形、又はデジタル差信号と呼ぶ）で
あり、この差波形は、入力波形がクリップ・レベル未満
のとき負であり、入力波形がクリップ・レベルより大き
いとき正である。この差波形を乗算器、即ち、利得段30
に入力する。利得段30の出力をレベル・シフト回路40に
入力し、その出力をリミッタ回路50に入力して（第１図
では、ルックアップ・テーブル45がこれら回路40及び50
の機能を果たす）、その出力端に新たな制御波形を発生
する。続いて、この制御波形を混合器60（第６図参照）
に入力して、この制御波形に応じて、２つの映像画像を
組み合わせる。最良な結果として、クリップ及び利得回
路は、入力波形がクリップ・レベルに近いときのアナロ
グ・ノイズの問題をデジタル的に除去する。典型的に
は、入力波形は20ビットであり、比較器20の出力は20ビ
ットとサイン・ビットとの21ビットである。

差波形を利得段30内のシフタ（シフト手段）21に入力す
る。利得値を指数利得値及び仮数利得値に分けるが、指
数利得値は２のべき指数であり、仮数利得値は利得値の
小数部分である。指数利得値をシフタ21に入力し、２の
べき指数と差波形の乗算に応じて、差波形をシフトす
る。すなわち、２進数は上位桁方向にｎ回シフトするこ
とにより、その２進数を２のｎ乗倍にできるので、シフ
タ21により差波形（デジタル差信号）を利得値のべき指
数部分（指数利得値）に応じてシフトすることにより、
差波形を指数利得値と乗算したことになる。次に、シフ
タ21の出力を乗算器（乗算手段）23に入力し、シフタ21
で乗算できない２未満である0.0及び2.0の間の値である
仮数利得値と乗算する。なお、利得段30は、通常の乗算
器による差波形と利得値との単なる乗算ではなく、利得
値を２のべき指数部分及び端数を表す仮数部分で構成
し、指数部分によるシフタ21及び仮数部分による乗算器
23を用いているので、後述する如く、利得段30の構成が
簡単になると共に、乗算器23のビット数が少なくて済む
点に留意されたい。乗算器23の出力及び比較器20の比較
結果の正負を表すサイン・ビットをルックアップ・テー
ブル45に入力する。このルックアップ・テーブル45は、
レベル・シフト及び制限（リミット）機能を果たし、そ
の出力端に新たな制御波形を発生する。

差波形を、オーバフロー・ロジック回路25に入力し、こ
こで、差波形を指数利得値と組み合わせて、利得段30の
乗算結果が制限外の結果か否かを判断する。乗算によ
り、かかる制限外の値が発生すると、オーバフロー・ビ
ットを設定する。このオーバフロー・ビットをサイン・
ビットと共にルックアップ・テーブル45に入力し、この
ルックアップ・テーブルの出力をサイン・ビットに応じ
て最大値又は最小値に設定し、乗算器23の出力を無効に
する。これにより、リミッタの動作を実現できる。第２
図に示すごとく、オーバフロー・ロジック回路25は、差
波形を入力する優先度エンコーダ27を具えている。この
優先度エンコーダ27は、差波形の最上位ビット（MSB）
の位置を決め、コード・ワードを発生する。正数にとっ
て、この最上位ビットは「１」であり、負数にとって、
この最上位ビットは「０」である。好適にはPROMルック
アップ・テーブルである優先度エンコーダ27からのコー
ド・ワードをオーバフロー比較器29に入力する。この比
較器29は、指数利得値も入力する。指数利得値とコード
・ワードとの比較がオーバフロー状態を示すと、差波形
が範囲外であることを示すようにオーバフロー比較器29
からのオーバフロー・ビットを設定し、ルックアップ・
テーブル45は、このオーバフロー・ビットと共にサイン
・ビットを用いて最大（＋）又は最小（−）混合器制御
波形を出力する。オーバフロー・ビットが出力されない
と、ルックアップ・テーブル45は、サイン・ビットに応
じて、乗算器23の出力を所望出力に変換する。

この所望利得値を、正規化した浮動小数点の形式でクリ
ップ及び利得回路10に入力し、入力インタフェースにお
けるソフトウエア又はハードウエアのルックアップ・テ
ーブルにより、指数利得値及び仮数利得値に分割する。
表１は、ある典型的な利得値を、指数利得値及び仮数利
得値へ変換した例を示す。なお、この表１では、デジタ
ル信号の２進数を10進数として表している。

表１利得指数仮数 0.00 ０ 0.00 0.50 ０ 0.50 1.00 ０ 1.00 1.50 ０ 1.50 2.00 １ 1.00 2.50 １ 1.25 3.00 １ 1.50 3.50 １ 1.75 4.00 ２ 1.00 6.00 ２ 1.50 8.00 ３ 1.00 ・・・・・・ゼロの利得に対して、指数及び仮数値は各々ゼロとな
る。利得が増加するにつれて、この利得が２になるま
で、仮数値は利得に追従し、利得が２で、指数は１に増
加し、仮数は1.00に戻る。次に、利得が４になるまで、
この利得の増加に伴って、仮数は増加し続け、４になる
と、指数は２に増加し、仮数は再び1.00に戻る。仮数が
1.00から2.00未満まで変化して戻り、２の各乗数で指数
が増加するこの状態を、利得の全範囲にわたって持続す
る。この効果は、大きな数に対して利得値の小数精度が
低くてよく、乗算段30が処理する必要のあるビット総数
が減少することである。

本発明は、低い利得で必要となる利得の端数（仮数で表
す０及び２の間の値）の精度を完全に与えるのみである
ので、利得段30内の乗算器23が扱うビット数は、従来設
計のものよりも非常に少ない。また、オーバフロー検出
は別の回路として扱うので、乗算器23の出力は混合器用
制御波形が必要とするビット数のみである。更にまた、
シフタ21への入力は、所望の混合器用制御波形の精度を
生じるのに必要なビットのみであり、差波形の総合精度
に必要なビットではないので、利得段自体の出力精度及
び利得は十分に抑制できる。

ルックアップ・テーブル45はレベル・シフト及び制限機
能を果たしたが、これら機能は別のルックアップ・テー
ブルでも行えるし、別の特殊目的の回路でも処理出来
る。また、ルックアップ・テーブル45を用いて、最終映
像出力における「マッハ・バンド」の発生を減らすため
に、制限点における突然の遷移や、遷移２次不連続を防
止するＳ整形のごとき混合器用制御波形に波形整形を適
用出来る。

［発明の効果］したがって、本発明のデジタル・クリップ及び利得回路
は、利得値を２のべき指数部分（指数利得値）及び仮数
部分（仮数利得値）で構成するので、シフタ（シフト手
段）は、指数利得値に応じてデジタル差信号をシフト
し、乗算器（乗算手段）は、シフタのデジタル出力信号
及び仮数利得値の乗算を行うことにより、全体として利
得値とデジタル差信号との乗算を行なっている。シフト
手段が指数利得値に応じてデジタル差信号をシフトする
と、デジタル差信号を指数利得値と乗算したことにな
る。この際、シフト手段の入力ビット数は、最終出力信
号の精度に必要なビット数のみでよく、従来のように、
夫々が最終出力信号の精度に必要なビット数である２つ
の入力信号のビット数の和である必要がない。よって、
シフト手段のビット数が少なくて済む。また、乗算手段
は、全体の利得値と入力デジタル値との乗算ではなく、
利得値の内の仮数部分（０と２との間の値）と入力デジ
タル値との乗算でよい。よって、乗算器の処理するビッ
ト総数が減少して、乗算器の構成が簡単になる。したが
って、本発明は、全体として、構成が小型、簡単かつ安
価になる。

【図面の簡単な説明】

第１図は本発明の好適な一実施例のブロック図、第２図
は第１図に用いるオーバフロー・ロジック回路のブロッ
ク図、第３図はクリップ及び利得回路の一般的なブロッ
ク図、第４図はワイプ効果を示す図、第５図はクリップ
及び利得回路の動作を説明する波形図、第６図はセルフ
・キー効果を発生するのに用いるクリップ及び利得回路
の一般的なブロック図、第７図はセルフ・キー効果を説
明する図である。図において、20は比較手段、21はシフト手段、23は乗算
手段である。

Claims

【特許請求の範囲】

【請求項１】デジタル入力波形をデジタル・クリップ・
レベルと比較し、上記入力波形と上記クリップ・レベル
の差を表すデジタル差信号を発生する比較手段と、２のべき指数及び端数を表す仮数から構成されたデジタ
ル利得値の上記べき指数の部分に応じて上記デジタル差
信号をシフトするシフト手段と、該シフト手段のデジタル出力信号を上記利得値の仮数部
分と乗算する乗算手段とを具えたクリップ及び利得デジタル回路。