JPH0772509A - アクティブマトリックス液晶表示素子 - Google Patents
アクティブマトリックス液晶表示素子Info
- Publication number
- JPH0772509A JPH0772509A JP16596693A JP16596693A JPH0772509A JP H0772509 A JPH0772509 A JP H0772509A JP 16596693 A JP16596693 A JP 16596693A JP 16596693 A JP16596693 A JP 16596693A JP H0772509 A JPH0772509 A JP H0772509A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- liquid crystal
- film transistor
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】コントラストが良好で視野角も広いアクティブ
マトリックス液晶表示素子を提供する。 【構成】画素電極を複数の電極３ａ，３ｂに分割し、そ
の各分割電極３ａ，３ｂにそれぞれ対応させて、各々の
ゲート電極Ｇに同じゲート信号が供給され各々のドレイ
ン電極Ｄに同じデータ信号が供給される薄膜トランジス
タ１０ａ，１０ｂを設け、これら薄膜トランジスタ１０
ａ，１０ｂのソース電極Ｓを前記各分割電極３ａ，３ｂ
にそれぞれ接続するとともに、前記薄膜トランジスタ１
０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの間の容
量を、各薄膜トランジスタごとに異ならせた。
マトリックス液晶表示素子を提供する。 【構成】画素電極を複数の電極３ａ，３ｂに分割し、そ
の各分割電極３ａ，３ｂにそれぞれ対応させて、各々の
ゲート電極Ｇに同じゲート信号が供給され各々のドレイ
ン電極Ｄに同じデータ信号が供給される薄膜トランジス
タ１０ａ，１０ｂを設け、これら薄膜トランジスタ１０
ａ，１０ｂのソース電極Ｓを前記各分割電極３ａ，３ｂ
にそれぞれ接続するとともに、前記薄膜トランジスタ１
０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの間の容
量を、各薄膜トランジスタごとに異ならせた。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを能
動素子とするアクティブマトリックス液晶表示素子に関
するものである。
動素子とするアクティブマトリックス液晶表示素子に関
するものである。
【０００２】
【従来の技術】アクティブマトリックス液晶表示素子と
しては、一般に、画素電極にデータ信号を供給する能動
素子に薄膜トランジスタを用いたものが利用されてい
る。
しては、一般に、画素電極にデータ信号を供給する能動
素子に薄膜トランジスタを用いたものが利用されてい
る。
【０００３】図７は薄膜トランジスタを能動素子とする
アクティブマトリックス液晶表示素子の断面図である。
この液晶表示素子は、液晶層をはさんで対向する一対の
透明基板（ガラス基板等）１，２のうち、一方の基板１
に透明な画素電極３とこの画素電極３にデータ信号を供
給する薄膜トランジスタ１０とをマトリックス状に配列
形成し、他方の基板２に前記一方の基板１の各画素電極
３と対向する透明な対向電極４を形成したもので、両基
板１、２は枠状のシール材５を介して接合されており、
液晶６は、両基板１、２間の前記シール材５で囲まれた
領域に封入されている。
アクティブマトリックス液晶表示素子の断面図である。
この液晶表示素子は、液晶層をはさんで対向する一対の
透明基板（ガラス基板等）１，２のうち、一方の基板１
に透明な画素電極３とこの画素電極３にデータ信号を供
給する薄膜トランジスタ１０とをマトリックス状に配列
形成し、他方の基板２に前記一方の基板１の各画素電極
３と対向する透明な対向電極４を形成したもので、両基
板１、２は枠状のシール材５を介して接合されており、
液晶６は、両基板１、２間の前記シール材５で囲まれた
領域に封入されている。
【０００４】なお、アクティブマトリックス液晶表示素
子は、一般にＴＮ型とされており、液晶６の分子は、両
基板１，２の電極形成面上に形成した配向膜７，８によ
って配向され、両基板１，２間においてほぼ９０°のツ
イスト角でツイスト配列している。また、図示しない
が、この液晶表示素子の両面にはそれぞれ偏光板が配置
されている。
子は、一般にＴＮ型とされており、液晶６の分子は、両
基板１，２の電極形成面上に形成した配向膜７，８によ
って配向され、両基板１，２間においてほぼ９０°のツ
イスト角でツイスト配列している。また、図示しない
が、この液晶表示素子の両面にはそれぞれ偏光板が配置
されている。
【０００５】図８は従来のアクティブマトリックス液晶
表示素子の一方の基板の１つの画素部の拡大平面図であ
り、この基板１上には、上記薄膜トランジスタ１０にゲ
ート信号を供給するゲートラインＧＬと、上記薄膜トラ
ンジスタ１０にデータ信号を供給するデータラインＤＬ
とが互いに直交させて配線されている。
表示素子の一方の基板の１つの画素部の拡大平面図であ
り、この基板１上には、上記薄膜トランジスタ１０にゲ
ート信号を供給するゲートラインＧＬと、上記薄膜トラ
ンジスタ１０にデータ信号を供給するデータラインＤＬ
とが互いに直交させて配線されている。
【０００６】なお、ゲートラインＧＬは各画素電極行ご
とにその一側に沿わせて配線され、データラインＤＬは
各画素電極列ごとにその一側に沿わせて配線されてお
り、上記薄膜トランジスタ１０は、前記ゲートラインＧ
ＬとデータラインＤＬとの交差部にそれぞれ形成されて
いる。
とにその一側に沿わせて配線され、データラインＤＬは
各画素電極列ごとにその一側に沿わせて配線されてお
り、上記薄膜トランジスタ１０は、前記ゲートラインＧ
ＬとデータラインＤＬとの交差部にそれぞれ形成されて
いる。
【０００７】上記薄膜トランジスタ１０は、逆スタガー
型と呼ばれる構造のものであり、基板１上に形成された
ゲート電極Ｇと、このゲート電極Ｇを覆うゲート絶縁膜
１１と、このゲート絶縁膜１１の上に前記ゲート電極Ｇ
と対向させて形成されたａ−Ｓi （アモルファス・シリ
コン）からなるｉ型半導体膜１２と、このｉ型半導体膜
１２の上に不純物をドープしたａ−Ｓi からなるｎ型半
導体膜（図示せず）を介して形成されたソース電極Ｓお
よびドレイン電極Ｄとで構成されている。なお、前記ゲ
ート電極Ｇは基板１上に配線したゲートラインＧＬに一
体に形成されている。
型と呼ばれる構造のものであり、基板１上に形成された
ゲート電極Ｇと、このゲート電極Ｇを覆うゲート絶縁膜
１１と、このゲート絶縁膜１１の上に前記ゲート電極Ｇ
と対向させて形成されたａ−Ｓi （アモルファス・シリ
コン）からなるｉ型半導体膜１２と、このｉ型半導体膜
１２の上に不純物をドープしたａ−Ｓi からなるｎ型半
導体膜（図示せず）を介して形成されたソース電極Ｓお
よびドレイン電極Ｄとで構成されている。なお、前記ゲ
ート電極Ｇは基板１上に配線したゲートラインＧＬに一
体に形成されている。
【０００８】この薄膜トランジスタ１０のゲート絶縁膜
１１は、基板１上に配列形成する全ての薄膜トランジス
タ１０に共用されており、このゲート絶縁膜１１は、画
素電極３および薄膜トランジスタ１０の配列領域にその
全域にわたって形成されている。なお、このゲート絶縁
膜１１は、Ｓi Ｎ（窒化シリコン）等からなる透明な絶
縁膜とされている。
１１は、基板１上に配列形成する全ての薄膜トランジス
タ１０に共用されており、このゲート絶縁膜１１は、画
素電極３および薄膜トランジスタ１０の配列領域にその
全域にわたって形成されている。なお、このゲート絶縁
膜１１は、Ｓi Ｎ（窒化シリコン）等からなる透明な絶
縁膜とされている。
【０００９】そして、画素電極３とデータラインＤＬ
は、上記ゲート絶縁膜１１の上に形成されており、上記
薄膜トランジスタ１０のソース電極Ｓは画素電極３に接
続され、ドレイン電極ＤはデータラインＤＬにつながっ
ている。
は、上記ゲート絶縁膜１１の上に形成されており、上記
薄膜トランジスタ１０のソース電極Ｓは画素電極３に接
続され、ドレイン電極ＤはデータラインＤＬにつながっ
ている。
【００１０】なお、図８には、薄膜トランジスタ１０の
ドレイン電極ＤをデータラインＤＬに一体に形成した例
を示したが、データラインＤＬは、薄膜トランジスタ１
０を図示しない層間絶縁膜で覆ってその上に配線される
こともあり、その場合は、データラインＤＬを、前記層
間絶縁膜に設けたコンタクト孔において薄膜トランジス
タ１０のドレイン電極Ｄに接続している。
ドレイン電極ＤをデータラインＤＬに一体に形成した例
を示したが、データラインＤＬは、薄膜トランジスタ１
０を図示しない層間絶縁膜で覆ってその上に配線される
こともあり、その場合は、データラインＤＬを、前記層
間絶縁膜に設けたコンタクト孔において薄膜トランジス
タ１０のドレイン電極Ｄに接続している。
【００１１】図９は上記１つの画素部の等価回路図であ
り、図においてＣLCは、一方の基板１の画素電極３と他
方の基板２の対向電極４およびその間の液晶ＬＣとによ
って構成される画素容量である。
り、図においてＣLCは、一方の基板１の画素電極３と他
方の基板２の対向電極４およびその間の液晶ＬＣとによ
って構成される画素容量である。
【００１２】
【発明が解決しようとする課題】ところで、液晶表示素
子としては、高コントラストでしかも広視野角のものが
望まれるが、一般に液晶表示素子は、コントラストを高
くすると広視野角が狭くなり、広視野角を広くするとコ
ントラストが低くなってしまうため、上述した従来の液
晶表示素子では、コントラストと視野角との両方を良く
することはできなかった。
子としては、高コントラストでしかも広視野角のものが
望まれるが、一般に液晶表示素子は、コントラストを高
くすると広視野角が狭くなり、広視野角を広くするとコ
ントラストが低くなってしまうため、上述した従来の液
晶表示素子では、コントラストと視野角との両方を良く
することはできなかった。
【００１３】本発明は、コントラストが良好で視野角も
広いアクティブマトリックス液晶表示素子を提供するこ
とを目的としたものである。
広いアクティブマトリックス液晶表示素子を提供するこ
とを目的としたものである。
【００１４】
【課題を解決するための手段】本発明は、液晶層をはさ
んで対向する一対の透明基板の一方に画素電極とこの画
素電極にデータ信号を供給する薄膜トランジスタとをマ
トリックス状に配列し、他方の基板に前記一方の基板の
各画素電極と対向する対向電極を形成したアクティブマ
トリックス液晶表示素子において、前記各画素電極をそ
れぞれ複数の電極に分割し、その各分割電極にそれぞれ
対応させて、各々のゲート電極に同じゲート信号が供給
され各々のドレイン電極に同じデータ信号が供給される
薄膜トランジスタを設け、これら薄膜トランジスタのソ
ース電極を前記各分割電極にそれぞれ接続するととも
に、前記薄膜トランジスタのゲート電極とソース電極と
の間の容量を、各薄膜トランジスタごとに異ならせたこ
とを特徴とするものである。
んで対向する一対の透明基板の一方に画素電極とこの画
素電極にデータ信号を供給する薄膜トランジスタとをマ
トリックス状に配列し、他方の基板に前記一方の基板の
各画素電極と対向する対向電極を形成したアクティブマ
トリックス液晶表示素子において、前記各画素電極をそ
れぞれ複数の電極に分割し、その各分割電極にそれぞれ
対応させて、各々のゲート電極に同じゲート信号が供給
され各々のドレイン電極に同じデータ信号が供給される
薄膜トランジスタを設け、これら薄膜トランジスタのソ
ース電極を前記各分割電極にそれぞれ接続するととも
に、前記薄膜トランジスタのゲート電極とソース電極と
の間の容量を、各薄膜トランジスタごとに異ならせたこ
とを特徴とするものである。
【００１５】上記各薄膜トランジスタのゲート電極とソ
ース電極との間の容量を異ならせるには、例えば、各薄
膜トランジスタのゲート電極とソース電極との対向面積
を互いに異ならせればよく、その例としては、各薄膜ト
ランジスタのゲート電極のソース電極側への張出し幅を
互いに異ならせるか、あるいは、各薄膜トランジスタの
チャンネル幅を互いに異ならせることが考えられる。
ース電極との間の容量を異ならせるには、例えば、各薄
膜トランジスタのゲート電極とソース電極との対向面積
を互いに異ならせればよく、その例としては、各薄膜ト
ランジスタのゲート電極のソース電極側への張出し幅を
互いに異ならせるか、あるいは、各薄膜トランジスタの
チャンネル幅を互いに異ならせることが考えられる。
【００１６】
【作用】すなわち、本発明のアクティブマトリックス液
晶表示素子は、各画素電極をそれぞれ複数の電極に分割
することにより、画素電極と対向電極およびその間の液
晶とで構成される画素を複数の小画素に分割したもので
あり、この液晶表示素子は、各分割電極にそれぞれ対応
させて設けた各薄膜トランジスタに同じゲート信号と同
じデータ信号とを供給することにより、前記各分割電極
と対向電極との間に前記データ信号に応じた電圧を同時
に印加して表示駆動される。
晶表示素子は、各画素電極をそれぞれ複数の電極に分割
することにより、画素電極と対向電極およびその間の液
晶とで構成される画素を複数の小画素に分割したもので
あり、この液晶表示素子は、各分割電極にそれぞれ対応
させて設けた各薄膜トランジスタに同じゲート信号と同
じデータ信号とを供給することにより、前記各分割電極
と対向電極との間に前記データ信号に応じた電圧を同時
に印加して表示駆動される。
【００１７】そして、この液晶表示素子では、前記各薄
膜トランジスタのゲート・ソース電極間容量を互いに異
ならせているため、各分割電極に対応する各小画素の電
気光学的特性も異なっている。すなわち、各薄膜トラン
ジスタに供給されるデータ信号が同じ信号であっても、
各分割電極と対向電極との間には互いに異なる電圧が保
持される。
膜トランジスタのゲート・ソース電極間容量を互いに異
ならせているため、各分割電極に対応する各小画素の電
気光学的特性も異なっている。すなわち、各薄膜トラン
ジスタに供給されるデータ信号が同じ信号であっても、
各分割電極と対向電極との間には互いに異なる電圧が保
持される。
【００１８】このため、この液晶表示素子によれば、上
記各小画素のうちのある小画素はコントラストが高くな
る電気光学的特性をもたせ、他の小画素は視野角が広く
なる電気光学的特性をもたせることができ、このように
すれば、各画素の表示がその各小画素の表示を平均化し
た表示になるため、良好なコントラストの表示が得られ
るとともに視野角も広くなる。
記各小画素のうちのある小画素はコントラストが高くな
る電気光学的特性をもたせ、他の小画素は視野角が広く
なる電気光学的特性をもたせることができ、このように
すれば、各画素の表示がその各小画素の表示を平均化し
た表示になるため、良好なコントラストの表示が得られ
るとともに視野角も広くなる。
【００１９】
【実施例】以下、本発明の一実施例を図１〜図５を参照
して説明する。
して説明する。
【００２０】この実施例のアクティブマトリックス液晶
表示素子は、液晶層をはさんで対向する一対の透明基板
の一方に画素電極とこの画素電極にデータ信号を供給す
る薄膜トランジスタとをマトリックス状に配列し、他方
の基板に前記一方の基板の各画素電極と対向する対向電
極を形成したものであり、概略的には図７に示したよう
な構成となっている。なお、この実施例の液晶表示素子
は、ＴＮ型のものである。
表示素子は、液晶層をはさんで対向する一対の透明基板
の一方に画素電極とこの画素電極にデータ信号を供給す
る薄膜トランジスタとをマトリックス状に配列し、他方
の基板に前記一方の基板の各画素電極と対向する対向電
極を形成したものであり、概略的には図７に示したよう
な構成となっている。なお、この実施例の液晶表示素子
は、ＴＮ型のものである。
【００２１】図１は上記液晶表示素子の一方の基板の１
つの画素部の拡大平面図である。なお、図１において、
図８に示した従来の液晶表示素子の基板と対応するもの
については、図に同符号を付して重複する説明を省略す
る。
つの画素部の拡大平面図である。なお、図１において、
図８に示した従来の液晶表示素子の基板と対応するもの
については、図に同符号を付して重複する説明を省略す
る。
【００２２】この液晶表示素子は、図１に示すように、
その一方の基板１上に形成する各画素電極をそれぞれ複
数（この実施例では２つ）の電極３ａ，３ｂに分割し、
その各分割電極（以下、分割画素電極という）３ａ，３
ｂにそれぞれ対応させて、各々のゲート電極Ｇａ，Ｇｂ
に同じゲート信号が供給され各々のドレイン電極Ｄａ，
Ｄｂに同じデータ信号が供給される薄膜トランジスタ１
０ａ，１０ｂを設けたものである。
その一方の基板１上に形成する各画素電極をそれぞれ複
数（この実施例では２つ）の電極３ａ，３ｂに分割し、
その各分割電極（以下、分割画素電極という）３ａ，３
ｂにそれぞれ対応させて、各々のゲート電極Ｇａ，Ｇｂ
に同じゲート信号が供給され各々のドレイン電極Ｄａ，
Ｄｂに同じデータ信号が供給される薄膜トランジスタ１
０ａ，１０ｂを設けたものである。
【００２３】上記薄膜トランジスタ１０ａ，１０ｂは、
いずれも逆スタガー型と呼ばれる構造のものであり、こ
れら薄膜トランジスタ１０ａ，１０ｂは、図３および図
４に示すように、基板１上に形成されたゲート電極Ｇ
と、このゲート電極Ｇを覆うゲート絶縁膜１１と、この
ゲート絶縁膜１１の上に前記ゲート電極Ｇａと対向させ
て形成されたｉ型半導体膜１２と、このｉ型半導体膜１
２の上にｎ型半導体膜１３を介して形成されたソース電
極Ｓおよびドレイン電極Ｄとで構成されている。なお、
これら薄膜トランジスタ１０ａ，１０ｂのゲート絶縁膜
１１は同じ絶縁膜（例えばＳi Ｎ膜）とされており、ま
たｉ型半導体膜１２ａ，１２ｂは同じ半導体（ａ−Ｓi
）で形成され、ｎ型半導体膜１３ａ，１３ｂもｎ型半
導体（不純物をドープしたａ−Ｓi ）で形成されてい
る。
いずれも逆スタガー型と呼ばれる構造のものであり、こ
れら薄膜トランジスタ１０ａ，１０ｂは、図３および図
４に示すように、基板１上に形成されたゲート電極Ｇ
と、このゲート電極Ｇを覆うゲート絶縁膜１１と、この
ゲート絶縁膜１１の上に前記ゲート電極Ｇａと対向させ
て形成されたｉ型半導体膜１２と、このｉ型半導体膜１
２の上にｎ型半導体膜１３を介して形成されたソース電
極Ｓおよびドレイン電極Ｄとで構成されている。なお、
これら薄膜トランジスタ１０ａ，１０ｂのゲート絶縁膜
１１は同じ絶縁膜（例えばＳi Ｎ膜）とされており、ま
たｉ型半導体膜１２ａ，１２ｂは同じ半導体（ａ−Ｓi
）で形成され、ｎ型半導体膜１３ａ，１３ｂもｎ型半
導体（不純物をドープしたａ−Ｓi ）で形成されてい
る。
【００２４】一方、基板１上には、ゲート信号を供給す
るゲートラインＧＬが各画素電極行ごとにその一側に沿
わせて配線されており、上記２つの薄膜トランジスタ１
０ａ，１０ｂのゲート電極Ｇは、同じゲートラインＧＬ
に一体に形成されている。
るゲートラインＧＬが各画素電極行ごとにその一側に沿
わせて配線されており、上記２つの薄膜トランジスタ１
０ａ，１０ｂのゲート電極Ｇは、同じゲートラインＧＬ
に一体に形成されている。
【００２５】また、上記薄膜トランジスタ１０ａ，１０
ｂのゲート絶縁膜１１は、画素電極および薄膜トランジ
スタの配列領域にその全域にわたって形成されており、
上記分割画素電極３ａ，３ｂは前記ゲート絶縁膜１１の
上に形成されている。
ｂのゲート絶縁膜１１は、画素電極および薄膜トランジ
スタの配列領域にその全域にわたって形成されており、
上記分割画素電極３ａ，３ｂは前記ゲート絶縁膜１１の
上に形成されている。
【００２６】さらに、上記ゲート絶縁膜１１の上には、
データ信号を供給するデータラインＤＬが各画素電極列
ごとにその一側に沿わせて配線されており、上記２つの
薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄは、
同じデータラインＤＬに一体に形成されている。
データ信号を供給するデータラインＤＬが各画素電極列
ごとにその一側に沿わせて配線されており、上記２つの
薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄは、
同じデータラインＤＬに一体に形成されている。
【００２７】なお、このデータラインＤＬは、薄膜トラ
ンジスタ１０ａ，１０ｂを図示しない層間絶縁膜で覆っ
てその上に配線してもよく、その場合は、データライン
ＤＬを、前記層間絶縁膜に設けたコンタクト孔において
薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄａ，
Ｄｂに接続すればよい。
ンジスタ１０ａ，１０ｂを図示しない層間絶縁膜で覆っ
てその上に配線してもよく、その場合は、データライン
ＤＬを、前記層間絶縁膜に設けたコンタクト孔において
薄膜トランジスタ１０ａ，１０ｂのドレイン電極Ｄａ，
Ｄｂに接続すればよい。
【００２８】そして、上記２つの薄膜トランジスタ１０
ａ，１０ｂのうち、一方の薄膜トランジスタ１０ａのソ
ース電極Ｓは、この薄膜トランジスタ１０ａが対応する
第１の分割画素電極３ａに接続されており、他方の薄膜
トランジスタ１０ｂのソース電極Ｓは、この薄膜トラン
ジスタ１０ｂが対応する第２の分割画素電極３ｂに接続
されている。
ａ，１０ｂのうち、一方の薄膜トランジスタ１０ａのソ
ース電極Ｓは、この薄膜トランジスタ１０ａが対応する
第１の分割画素電極３ａに接続されており、他方の薄膜
トランジスタ１０ｂのソース電極Ｓは、この薄膜トラン
ジスタ１０ｂが対応する第２の分割画素電極３ｂに接続
されている。
【００２９】また、上記一方の薄膜トランジスタ１０ａ
は、図１および図３に示したように、そのゲート電極Ｇ
のソース電極Ｓ側への張出し幅（ソース電極Ｓとの重な
り幅）ｗ1 を小さくしたものとされており、他方の薄膜
トランジスタ１０ｂは、図１および図４に示したよう
に、そのゲート電極Ｇのソース電極Ｓ側への張出し幅ｗ
2 を大きくしたものとされている。
は、図１および図３に示したように、そのゲート電極Ｇ
のソース電極Ｓ側への張出し幅（ソース電極Ｓとの重な
り幅）ｗ1 を小さくしたものとされており、他方の薄膜
トランジスタ１０ｂは、図１および図４に示したよう
に、そのゲート電極Ｇのソース電極Ｓ側への張出し幅ｗ
2 を大きくしたものとされている。
【００３０】すなわち、上記一方の薄膜トランジスタ１
０ａは、そのゲート電極Ｇとソース電極Ｓとの対向面積
を小さくしたものとされ、他方の薄膜トランジスタ１０
ｂは、そのゲート電極Ｇとソース電極Ｓとの対向面積を
大きくしたものとされており、したがって、これら薄膜
トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電
極Ｓとの間の容量は互いに異なっている。
０ａは、そのゲート電極Ｇとソース電極Ｓとの対向面積
を小さくしたものとされ、他方の薄膜トランジスタ１０
ｂは、そのゲート電極Ｇとソース電極Ｓとの対向面積を
大きくしたものとされており、したがって、これら薄膜
トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電
極Ｓとの間の容量は互いに異なっている。
【００３１】図２は上記１つの画素部の等価回路図であ
り、図において、ＣLC-aは、上記第１の分割画素電極３
ａと他方の基板の対向電極（図７に示した電極４）およ
びその間の液晶とによって構成される第１の画素容量、
ＣLC-bは、第２の分割画素電極３ｂと前記対向電極およ
びその間の液晶とによって構成される第２の画素容量で
ある。
り、図において、ＣLC-aは、上記第１の分割画素電極３
ａと他方の基板の対向電極（図７に示した電極４）およ
びその間の液晶とによって構成される第１の画素容量、
ＣLC-bは、第２の分割画素電極３ｂと前記対向電極およ
びその間の液晶とによって構成される第２の画素容量で
ある。
【００３２】また、図２において、ＣGS-aは、第１の分
割画素電極３ａに接続した薄膜トランジスタ１０ａのゲ
ート・ソース電極間容量、ＣGS-bは、第２の分割画素電
極３ｂに接続した薄膜トランジスタ１０ｂのゲート・ソ
ース電極間容量であり、この実施例では、一方の薄膜ト
ランジスタ１０ａのゲート電極Ｇとソース電極Ｓとの対
向面積を小さくし、他方の薄膜トランジスタ１０ｂのゲ
ート電極Ｇとソース電極Ｓとの対向面積を大きくしてい
るため、両薄膜トランジスタ１０ａ，１０ｂのゲート・
ソース電極間容量ＣGS-a，ＣGS-bは、ＣGS-a＜ＣGS-bと
なっている。
割画素電極３ａに接続した薄膜トランジスタ１０ａのゲ
ート・ソース電極間容量、ＣGS-bは、第２の分割画素電
極３ｂに接続した薄膜トランジスタ１０ｂのゲート・ソ
ース電極間容量であり、この実施例では、一方の薄膜ト
ランジスタ１０ａのゲート電極Ｇとソース電極Ｓとの対
向面積を小さくし、他方の薄膜トランジスタ１０ｂのゲ
ート電極Ｇとソース電極Ｓとの対向面積を大きくしてい
るため、両薄膜トランジスタ１０ａ，１０ｂのゲート・
ソース電極間容量ＣGS-a，ＣGS-bは、ＣGS-a＜ＣGS-bと
なっている。
【００３３】上記アクティブマトリックス液晶表示素子
は、各画素電極をそれぞれ２つの電極３ａ，３ｂに分割
することにより、画素電極と対向電極およびその間の液
晶とで構成される画素を２つの小画素に分割したもので
あり、この液晶表示素子は、各分割画素電極３ａ，３ｂ
にそれぞれ対応させて設けた各薄膜トランジスタ１０
ａ，１０ｂにゲートラインＧＬおよびデータラインＤＬ
から同じゲート信号と同じデータ信号とを供給すること
により、前記各分割画素電極３ａ，３ｂと対向電極との
間に前記データ信号に応じた電圧を同時に印加して表示
駆動される。
は、各画素電極をそれぞれ２つの電極３ａ，３ｂに分割
することにより、画素電極と対向電極およびその間の液
晶とで構成される画素を２つの小画素に分割したもので
あり、この液晶表示素子は、各分割画素電極３ａ，３ｂ
にそれぞれ対応させて設けた各薄膜トランジスタ１０
ａ，１０ｂにゲートラインＧＬおよびデータラインＤＬ
から同じゲート信号と同じデータ信号とを供給すること
により、前記各分割画素電極３ａ，３ｂと対向電極との
間に前記データ信号に応じた電圧を同時に印加して表示
駆動される。
【００３４】そして、この液晶表示素子では、上記各薄
膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間
容量ＣGS-a，ＣGS-bを互いに異ならせているため、各薄
膜トランジスタ１０ａ，１０ｂに供給されるデータ信号
が同じ信号であっても、各分割画素電極３ａ，３ｂと対
向電極との間には互いに異なる電圧が保持される。
膜トランジスタ１０ａ，１０ｂのゲート・ソース電極間
容量ＣGS-a，ＣGS-bを互いに異ならせているため、各薄
膜トランジスタ１０ａ，１０ｂに供給されるデータ信号
が同じ信号であっても、各分割画素電極３ａ，３ｂと対
向電極との間には互いに異なる電圧が保持される。
【００３５】すなわち、薄膜トランジスタを能動素子と
するアクティブマトリックス液晶表示素子は、各行の画
素の選択期間にその行の薄膜トランジスタにゲート信号
を印加し、それに同期させて各列の薄膜トランジスタに
画像データに応じたデータ信号を印加して表示駆動され
ており、選択期間にゲート信号の印加によって薄膜トラ
ンジスタがＯＮすると、この薄膜トランジスタを介して
画素電極と対向電極との間に前記データ信号に応じた電
圧が印加され、その電荷が画素電極と対向電極およびそ
の間の液晶とで構成される画素容量に蓄積される。
するアクティブマトリックス液晶表示素子は、各行の画
素の選択期間にその行の薄膜トランジスタにゲート信号
を印加し、それに同期させて各列の薄膜トランジスタに
画像データに応じたデータ信号を印加して表示駆動され
ており、選択期間にゲート信号の印加によって薄膜トラ
ンジスタがＯＮすると、この薄膜トランジスタを介して
画素電極と対向電極との間に前記データ信号に応じた電
圧が印加され、その電荷が画素電極と対向電極およびそ
の間の液晶とで構成される画素容量に蓄積される。
【００３６】また、非選択期間になると、上記画素容量
に蓄積された電荷が薄膜トランジスタのＯＦＦによって
画素容量に保持され、その電荷量に対応する電圧が画素
容量の保持電圧となるが、この場合、ゲート信号の電圧
が低い電圧に変化して薄膜トランジスタがＯＦＦする
と、そのゲート信号の電圧の低下分のうち、画素容量と
薄膜トランジスタのゲート・ソース電極間容量との容量
比に応じて分割された電圧分が、選択期間に画素容量に
蓄積された電圧から低下し、このときの電圧が非選択期
間における画素容量の保持電圧となって、この保持電圧
により液晶が動作する。
に蓄積された電荷が薄膜トランジスタのＯＦＦによって
画素容量に保持され、その電荷量に対応する電圧が画素
容量の保持電圧となるが、この場合、ゲート信号の電圧
が低い電圧に変化して薄膜トランジスタがＯＦＦする
と、そのゲート信号の電圧の低下分のうち、画素容量と
薄膜トランジスタのゲート・ソース電極間容量との容量
比に応じて分割された電圧分が、選択期間に画素容量に
蓄積された電圧から低下し、このときの電圧が非選択期
間における画素容量の保持電圧となって、この保持電圧
により液晶が動作する。
【００３７】したがって、上記実施例の液晶表示素子に
おいては、第１の分割画素電極３ａに接続した薄膜トラ
ンジスタ１０ａのゲート・ソース電極間容量ＣGS-aを小
さくし、第２の分割画素電極３ｂに接続した薄膜トラン
ジスタ１０ｂのゲート・ソース電極間容量ＣGS-bを大き
くしているため、非選択期間における第１の画素容量Ｃ
LC-aの保持電圧ＶLC-aと、第２の画素容量ＣLC-bとの保
持電圧ＶLC-bとは、ＶLC-a＞ＶLC-bとなる。
おいては、第１の分割画素電極３ａに接続した薄膜トラ
ンジスタ１０ａのゲート・ソース電極間容量ＣGS-aを小
さくし、第２の分割画素電極３ｂに接続した薄膜トラン
ジスタ１０ｂのゲート・ソース電極間容量ＣGS-bを大き
くしているため、非選択期間における第１の画素容量Ｃ
LC-aの保持電圧ＶLC-aと、第２の画素容量ＣLC-bとの保
持電圧ＶLC-bとは、ＶLC-a＞ＶLC-bとなる。
【００３８】このため、上記液晶表示素子では、第１の
分割画素電極３ａで構成される第１の小画素の電気光学
的特性と、第２の分割画素電極３ａで構成される第２の
小画素の電気光学的特性が異なっており、各薄膜トラン
ジスタ１０ａ，１０ｂに供給されるデータ信号が同じ信
号であっても、前記第１の小画素と前記第２の小画素で
の液晶分子の動作が異なっている。すなわち、同じデー
タ信号に対して、画素容量ＣLC-aの保持電圧ＶLC-aが高
い第１の小画素では液晶分子が大きな立上り角で立上り
配向し、画素容量ＣLC-bとの保持電圧ＶLC-bが低い第２
の小画素では液晶分子がある程度小さな立上り角で立上
り配向する。
分割画素電極３ａで構成される第１の小画素の電気光学
的特性と、第２の分割画素電極３ａで構成される第２の
小画素の電気光学的特性が異なっており、各薄膜トラン
ジスタ１０ａ，１０ｂに供給されるデータ信号が同じ信
号であっても、前記第１の小画素と前記第２の小画素で
の液晶分子の動作が異なっている。すなわち、同じデー
タ信号に対して、画素容量ＣLC-aの保持電圧ＶLC-aが高
い第１の小画素では液晶分子が大きな立上り角で立上り
配向し、画素容量ＣLC-bとの保持電圧ＶLC-bが低い第２
の小画素では液晶分子がある程度小さな立上り角で立上
り配向する。
【００３９】そして、液晶表示素子の表示のコントラス
トは、液晶分子の立上り角が大きく（垂直に近く）なる
のにともなって高くなり、逆に視野角は、液晶分子の立
上り角が大きくなるのにともなって狭くなるが、上記液
晶表示素子によれば、上記各小画素のうち第１の小画素
はコントラストが高くなる電圧（液晶分子が大きな立上
り角で立上り配向する電圧）で駆動し、第２の小画素は
視野角が広くなる電圧（液晶分子が小さな立上り角で立
上り配向する電圧）で駆動することができるため、各画
素の表示が、その各小画素の表示を平均化した表示にな
る。
トは、液晶分子の立上り角が大きく（垂直に近く）なる
のにともなって高くなり、逆に視野角は、液晶分子の立
上り角が大きくなるのにともなって狭くなるが、上記液
晶表示素子によれば、上記各小画素のうち第１の小画素
はコントラストが高くなる電圧（液晶分子が大きな立上
り角で立上り配向する電圧）で駆動し、第２の小画素は
視野角が広くなる電圧（液晶分子が小さな立上り角で立
上り配向する電圧）で駆動することができるため、各画
素の表示が、その各小画素の表示を平均化した表示にな
る。
【００４０】図５は上記液晶表示素子のコントラスト−
視野角特性を示しており、Ａは第１の小画素の特性、Ｂ
は第２の小画素の特性、Ｃは前記２つの小画素で構成さ
れる画素の特性であり、この画素のコントラスト−視野
角特性は、第１と第２の小画素の特性を平均化した特性
である。
視野角特性を示しており、Ａは第１の小画素の特性、Ｂ
は第２の小画素の特性、Ｃは前記２つの小画素で構成さ
れる画素の特性であり、この画素のコントラスト−視野
角特性は、第１と第２の小画素の特性を平均化した特性
である。
【００４１】したがって、上記液晶表示素子によれば、
良好なコントラストの表示が得られるとともに、視野角
も広くすることができる。
良好なコントラストの表示が得られるとともに、視野角
も広くすることができる。
【００４２】しかも、上記液晶表示素子は、各分割画素
電極３ａ，３ｂに対応する薄膜トランジスタ１０ａ，１
０ｂに同じゲート信号と同じデータ信号を供給して表示
駆動できるため、駆動回路が複雑化することはない。
電極３ａ，３ｂに対応する薄膜トランジスタ１０ａ，１
０ｂに同じゲート信号と同じデータ信号を供給して表示
駆動できるため、駆動回路が複雑化することはない。
【００４３】また、上記液晶表示素子は、印加電圧の制
御により光の透過率を変化させて階調のある表示を行な
わせることも可能である。
御により光の透過率を変化させて階調のある表示を行な
わせることも可能である。
【００４４】すなわち、液晶表示素子の階調表示は、液
晶表示素子の電圧−透過率特性を利用して行なわれる
が、液晶表示素子のγ特性（電圧の変化に対する透過率
変化の急峻性）が急峻であると、僅かな電圧変化によっ
ても透過率が大きく変化するため、所望の階調を得るた
めの電圧制御が難しくなる。
晶表示素子の電圧−透過率特性を利用して行なわれる
が、液晶表示素子のγ特性（電圧の変化に対する透過率
変化の急峻性）が急峻であると、僅かな電圧変化によっ
ても透過率が大きく変化するため、所望の階調を得るた
めの電圧制御が難しくなる。
【００４５】しかし、上記実施例の液晶表示素子では、
上述したように、第１の小画素の部分と第２の小画素の
部分の見掛け上のγ特性は、第１の小画素では急峻であ
るが第２の小画素では緩やかであり、したがって、この
各小画素のγ特性を合成した液晶表示素子のγ特性は、
比較的緩やかな特性であるから、所望の階調を得るため
の電圧制御が容易になる。
上述したように、第１の小画素の部分と第２の小画素の
部分の見掛け上のγ特性は、第１の小画素では急峻であ
るが第２の小画素では緩やかであり、したがって、この
各小画素のγ特性を合成した液晶表示素子のγ特性は、
比較的緩やかな特性であるから、所望の階調を得るため
の電圧制御が容易になる。
【００４６】なお、上記実施例では、各薄膜トランジス
タ１０ａ，１０ｂのゲート・ソース電極間容量ＣGS-a，
ＣGS-bを異ならせるのに、これら薄膜トランジスタ１０
ａ，１０ｂのゲート電極Ｇのソース電極Ｓ側への張出し
幅ｗ1 ，ｗ2 を異ならせているが、前記ゲート・ソース
電極間容量ＣGS-a，ＣGS-bは、各薄膜トランジスタ１０
ａ，１０ｂのチャンネル幅を変えることによって異なら
せてもよい。
タ１０ａ，１０ｂのゲート・ソース電極間容量ＣGS-a，
ＣGS-bを異ならせるのに、これら薄膜トランジスタ１０
ａ，１０ｂのゲート電極Ｇのソース電極Ｓ側への張出し
幅ｗ1 ，ｗ2 を異ならせているが、前記ゲート・ソース
電極間容量ＣGS-a，ＣGS-bは、各薄膜トランジスタ１０
ａ，１０ｂのチャンネル幅を変えることによって異なら
せてもよい。
【００４７】すなわち、図６は本発明の他の実施例を示
す、液晶表示素子の一方の基板の１つの画素部の拡大平
面図であり、この実施例では、各分割画素電極３ａ，３
ｂに対応する各薄膜トランジスタの１０ａ，１０ｂのチ
ャンネル幅を互いに異ならせている。
す、液晶表示素子の一方の基板の１つの画素部の拡大平
面図であり、この実施例では、各分割画素電極３ａ，３
ｂに対応する各薄膜トランジスタの１０ａ，１０ｂのチ
ャンネル幅を互いに異ならせている。
【００４８】このように、各薄膜トランジスタの１０
ａ，１０ｂのチャンネル幅を異ならせても、これら薄膜
トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電
極Ｓとの対向面積を互いに異ならせることができるた
め、薄膜トランジスタ１０ａ，１０ｂのゲート・ソース
電極間容量ＣGS-a，ＣGS-bを異ならせることができる。
ａ，１０ｂのチャンネル幅を異ならせても、これら薄膜
トランジスタ１０ａ，１０ｂのゲート電極Ｇとソース電
極Ｓとの対向面積を互いに異ならせることができるた
め、薄膜トランジスタ１０ａ，１０ｂのゲート・ソース
電極間容量ＣGS-a，ＣGS-bを異ならせることができる。
【００４９】なお、上記各実施例では、各薄膜トランジ
スタ１０ａ，１０ｂのゲート・ソース電極間容量ＣGS-
a，ＣGS-bを異ならせるのに、これら薄膜トランジスタ
１０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの対向
面積を互いに異ならせているが、各薄膜トランジスタ１
０ａ，１０ｂのゲート・ソース電極間容量ＣGS-a，ＣGS
-bは、これら各薄膜トランジスタ１０ａ，１０ｂのゲー
ト絶縁膜１１の膜厚を変えることによって異ならせても
よい。
スタ１０ａ，１０ｂのゲート・ソース電極間容量ＣGS-
a，ＣGS-bを異ならせるのに、これら薄膜トランジスタ
１０ａ，１０ｂのゲート電極Ｇとソース電極Ｓとの対向
面積を互いに異ならせているが、各薄膜トランジスタ１
０ａ，１０ｂのゲート・ソース電極間容量ＣGS-a，ＣGS
-bは、これら各薄膜トランジスタ１０ａ，１０ｂのゲー
ト絶縁膜１１の膜厚を変えることによって異ならせても
よい。
【００５０】また、上記各実施例では、各画素電極を２
つの電極３ａ，３ｂに分割しているが、この画素電極は
３つ以上の電極に分割してもよく、その場合も、各分割
画素電極にそれぞれ対応させて、各々のゲート電極に同
じゲート信号が供給され各々のドレイン電極に同じデー
タ信号が供給される薄膜トランジスタを設け、これら薄
膜トランジスタのソース電極を前記各分割電極にそれぞ
れ接続するとともに、前記薄膜トランジスタのゲート電
極とソース電極との間の容量を、各薄膜トランジスタご
とに異ならせればよい。
つの電極３ａ，３ｂに分割しているが、この画素電極は
３つ以上の電極に分割してもよく、その場合も、各分割
画素電極にそれぞれ対応させて、各々のゲート電極に同
じゲート信号が供給され各々のドレイン電極に同じデー
タ信号が供給される薄膜トランジスタを設け、これら薄
膜トランジスタのソース電極を前記各分割電極にそれぞ
れ接続するとともに、前記薄膜トランジスタのゲート電
極とソース電極との間の容量を、各薄膜トランジスタご
とに異ならせればよい。
【００５１】さらに、上記実施例の液晶表示素子はＴＮ
型のものであるが、本発明は、液晶分子を１８０〜２７
０°のツイスト角でツイスト配向させたＳＴＮ型のアク
ティブマトリックス液晶表示素子にも適用することがで
きる。
型のものであるが、本発明は、液晶分子を１８０〜２７
０°のツイスト角でツイスト配向させたＳＴＮ型のアク
ティブマトリックス液晶表示素子にも適用することがで
きる。
【００５２】
【発明の効果】本発明のアクティブマトリックス液晶表
示素子は、各画素電極をそれぞれ複数の電極に分割し、
その各分割電極にそれぞれ対応させて、各々のゲート電
極に同じゲート信号が供給され各々のドレイン電極に同
じデータ信号が供給される薄膜トランジスタを設け、こ
れら薄膜トランジスタのソース電極を前記各分割電極に
それぞれ接続するとともに、前記薄膜トランジスタのゲ
ート電極とソース電極との間の容量を、各薄膜トランジ
スタごとに異ならせたものであるから、良好なコントラ
ストの表示が得られるとともに、視野角も広くすること
ができる。
示素子は、各画素電極をそれぞれ複数の電極に分割し、
その各分割電極にそれぞれ対応させて、各々のゲート電
極に同じゲート信号が供給され各々のドレイン電極に同
じデータ信号が供給される薄膜トランジスタを設け、こ
れら薄膜トランジスタのソース電極を前記各分割電極に
それぞれ接続するとともに、前記薄膜トランジスタのゲ
ート電極とソース電極との間の容量を、各薄膜トランジ
スタごとに異ならせたものであるから、良好なコントラ
ストの表示が得られるとともに、視野角も広くすること
ができる。
【図１】本発明の一実施例を示す、液晶表示素子の一方
の基板の１つの画素部の拡大平面図。
の基板の１つの画素部の拡大平面図。
【図２】図１に示した画素部の等価回路図。
【図３】図１の III−III 線に沿う拡大断面図。
【図４】図１のIV−IV線に沿う拡大断面図。
【図５】本発明の一実施例による液晶表示素子のコント
ラスト−視野角特性図。
ラスト−視野角特性図。
【図６】本発明の他の実施例を示す、液晶表示素子の一
方の基板の１つの画素部の拡大平面図。
方の基板の１つの画素部の拡大平面図。
【図７】アクティブマトリックス液晶表示素子の断面
図。
図。
【図８】従来のアクティブマトリックス液晶表示素子の
一方の基板の１つの画素部の拡大平面図。
一方の基板の１つの画素部の拡大平面図。
【図９】図８に示した画素部の等価回路図。
１…基板 ３ａ，３ｂ…分割画素電極 １０ａ，１０ｂ…薄膜トランジスタ Ｇ…ゲート電極 Ｄ…ドレイン電極 Ｓ…ソース電極 ＧＬ…ゲートライン ＤＬ…データライン ＣLC-a，ＣLC-b…画素容量 ＣGS-a，ＣGS-b…ゲート・ソース電極間容量
Claims (4)
- 【請求項１】液晶層をはさんで対向する一対の透明基板
の一方に画素電極とこの画素電極にデータ信号を供給す
る薄膜トランジスタとをマトリックス状に配列し、他方
の基板に前記一方の基板の各画素電極と対向する対向電
極を形成したアクティブマトリックス液晶表示素子にお
いて、 前記各画素電極をそれぞれ複数の電極に分割し、その各
分割電極にそれぞれ対応させて、各々のゲート電極に同
じゲート信号が供給され各々のドレイン電極に同じデー
タ信号が供給される薄膜トランジスタを設け、これら薄
膜トランジスタのソース電極を前記各分割電極にそれぞ
れ接続するとともに、前記薄膜トランジスタのゲート電
極とソース電極との間の容量を、各薄膜トランジスタご
とに異ならせたことを特徴とするアクティブマトリック
ス液晶表示素子。 - 【請求項２】各薄膜トランジスタは、ゲート電極とソー
ス電極との対向面積が互いに異なっていることを特徴と
する請求項１に記載のアクティブマトリックス液晶表示
素子。 - 【請求項３】各薄膜トランジスタは、ゲート電極のソー
ス電極側への張出し幅が互いに異なっていることを特徴
とする請求項２に記載のアクティブマトリックス液晶表
示素子。 - 【請求項４】各薄膜トランジスタは、そのチャンネル幅
が互いに異なっていることを特徴とする請求項２に記載
のアクティブマトリックス液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16596693A JPH0772509A (ja) | 1993-06-14 | 1993-06-14 | アクティブマトリックス液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16596693A JPH0772509A (ja) | 1993-06-14 | 1993-06-14 | アクティブマトリックス液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772509A true JPH0772509A (ja) | 1995-03-17 |
Family
ID=15822399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16596693A Pending JPH0772509A (ja) | 1993-06-14 | 1993-06-14 | アクティブマトリックス液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772509A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328043A (ja) * | 1995-02-01 | 1996-12-13 | Seiko Epson Corp | 液晶表示装置 |
| JP2004163943A (ja) * | 2002-11-14 | 2004-06-10 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板 |
| JP2005338853A (ja) * | 2004-05-28 | 2005-12-08 | Quanta Display Inc | 液晶表示装置 |
| CN1303465C (zh) * | 2003-01-08 | 2007-03-07 | 广辉电子股份有限公司 | 半穿透半反射式像素结构 |
| CN100547460C (zh) | 2007-08-15 | 2009-10-07 | 友达光电股份有限公司 | 一种具有广视角的液晶显示器 |
| KR100925475B1 (ko) * | 2009-04-10 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
| CN101162340B (zh) | 2007-11-21 | 2010-06-02 | 友达光电股份有限公司 | 像素结构 |
| US7982702B2 (en) | 2004-04-30 | 2011-07-19 | Fujitsu Limited | Liquid crystal display device with improved viewing angle characteristics |
| US8194199B2 (en) | 2004-12-02 | 2012-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances |
| US8368626B2 (en) | 2008-03-31 | 2013-02-05 | Casio Computer Co., Ltd. | Liquid crystal display device |
| US8379161B2 (en) | 2008-07-14 | 2013-02-19 | Casio Computer Co., Ltd. | Liquid crystal display device |
| KR101298432B1 (ko) * | 2006-12-29 | 2013-08-20 | 엘지디스플레이 주식회사 | 반투과 액정표시장치 |
| KR101367744B1 (ko) * | 2011-08-31 | 2014-02-27 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US9122106B2 (en) | 2012-10-17 | 2015-09-01 | Samsung Display Co., Ltd. | Display apparatus |
-
1993
- 1993-06-14 JP JP16596693A patent/JPH0772509A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328043A (ja) * | 1995-02-01 | 1996-12-13 | Seiko Epson Corp | 液晶表示装置 |
| JP2004163943A (ja) * | 2002-11-14 | 2004-06-10 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板 |
| US7652725B2 (en) | 2002-11-14 | 2010-01-26 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| US8228452B2 (en) | 2002-11-14 | 2012-07-24 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| CN1303465C (zh) * | 2003-01-08 | 2007-03-07 | 广辉电子股份有限公司 | 半穿透半反射式像素结构 |
| US7982702B2 (en) | 2004-04-30 | 2011-07-19 | Fujitsu Limited | Liquid crystal display device with improved viewing angle characteristics |
| JP2005338853A (ja) * | 2004-05-28 | 2005-12-08 | Quanta Display Inc | 液晶表示装置 |
| US8194199B2 (en) | 2004-12-02 | 2012-06-05 | Samsung Electronics Co., Ltd. | Liquid crystal display device having a ratio of liquid crystal capacitances equal to a ratio of parasitic capacitances |
| KR101298432B1 (ko) * | 2006-12-29 | 2013-08-20 | 엘지디스플레이 주식회사 | 반투과 액정표시장치 |
| CN100547460C (zh) | 2007-08-15 | 2009-10-07 | 友达光电股份有限公司 | 一种具有广视角的液晶显示器 |
| CN101162340B (zh) | 2007-11-21 | 2010-06-02 | 友达光电股份有限公司 | 像素结构 |
| US8368626B2 (en) | 2008-03-31 | 2013-02-05 | Casio Computer Co., Ltd. | Liquid crystal display device |
| US8379161B2 (en) | 2008-07-14 | 2013-02-19 | Casio Computer Co., Ltd. | Liquid crystal display device |
| KR100925475B1 (ko) * | 2009-04-10 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 액정 표시 장치 |
| KR101367744B1 (ko) * | 2011-08-31 | 2014-02-27 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US9122106B2 (en) | 2012-10-17 | 2015-09-01 | Samsung Display Co., Ltd. | Display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101893796B (zh) | 液晶显示器 | |
| JPH0713191A (ja) | アクティブマトリックス液晶表示素子 | |
| US8368826B2 (en) | Liquid crystal display having boosting capacitor | |
| US8045083B2 (en) | Liquid crystal display | |
| US7532269B2 (en) | Liquid crystal displays | |
| EP0717304B1 (en) | Active matrix type liquid crystal display device and its driving method | |
| KR101607702B1 (ko) | 액정 표시 장치 | |
| TW200407627A (en) | Liquid crystal display and thin film transistor array panel therefor | |
| KR20110137015A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP3639416B2 (ja) | 駆動回路内蔵型液晶表示装置 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| JPH06332007A (ja) | 液晶表示装置 | |
| JPH10123482A (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| US6198464B1 (en) | Active matrix type liquid crystal display system and driving method therefor | |
| JP3724163B2 (ja) | 液晶表示素子及び液晶表示装置 | |
| JP2940287B2 (ja) | 反強誘電性液晶表示素子 | |
| JPH0973064A (ja) | 液晶表示装置 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR101148563B1 (ko) | 액정표시장치 | |
| KR100920340B1 (ko) | 액정 표시 장치 및 박막 트랜지스터 표시판 | |
| JP3206666B2 (ja) | 液晶マトリクス表示装置 | |
| JP3158587B2 (ja) | 薄膜トランジスタパネル | |
| JPH05119347A (ja) | 液晶表示装置 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3270444B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 |