JPH0772778B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0772778B2
JPH0772778B2 JP33904393A JP33904393A JPH0772778B2 JP H0772778 B2 JPH0772778 B2 JP H0772778B2 JP 33904393 A JP33904393 A JP 33904393A JP 33904393 A JP33904393 A JP 33904393A JP H0772778 B2 JPH0772778 B2 JP H0772778B2
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
ferroelectric liquid
pixel
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33904393A
Other languages
English (en)
Other versions
JPH06202117A (ja
Inventor
舜平 山崎
喬 犬島
晃 間瀬
利光 小沼
光範 坂間
敏次 浜谷
稔 宮崎
康平 沖津
利治 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33904393A priority Critical patent/JPH0772778B2/ja
Publication of JPH06202117A publication Critical patent/JPH06202117A/ja
Publication of JPH0772778B2 publication Critical patent/JPH0772778B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、薄膜型絶縁ゲート電
界効果半導体装置と強誘電性液晶とを接続して一画素を
構成し、これらの画素をマトリックス状に配設すること
により、マイクロコンピュ−タ、パーソナルコンピュー
タ、ワ−ドプロセッサ、またはテレビジョン等の表示部
の薄膜化を図る液晶表示装置に関するものである。
【0002】
【従来の技術】固体表示パネルは、各画素を独立に制御
する方式が大面積用として有効である。このようなパネ
ルとして、従来は、二周波液晶、たとえばツウィスティ
ック・ネマチック液晶を用い、横方向400 素子また縦方
向200 素子とするA4判サイズの単純マトリックス構成に
マルチプレキシング駆動方式を用いた表示装置が知られ
ている。
【0003】
【発明が解決しようとする課題】しかし、これ以上の画
素数を有する大面積の表示装置を作るために、ツウィス
ティック・ネマチック液晶を用いることは、周波数特性
の限界により不可能であることが判明した。加えて、そ
れぞれの画素を所定の距離離間し、マトリックス状に配
設せしめても、隣の画素との間でクロスト−ク(電気的
に弱く導通してしまう現象)をしてしまい易い。そのた
め、一方がON、他方がOFF 機能を作っても、画素のそれ
ぞれが十分なONまたはOFF をとり得ず、コントラストに
不十分さが発生してしまった。
【0004】また、液晶は、配向特性を持たせるために
配向層をラビング処理する必要がある。しかし、配向層
をラビングする際に、摩擦によって1000Vないし2
000Vという高い静電気が発生する。このため、アク
ティブ素子は、前記高い静電気によって破壊される恐れ
があるという問題を有した。また、隣接する画素間のク
ロストークを防止する手段としては、非線型素子を用い
る方法が知られている。さらに、パッシブ型構成( 単純
マトリックス方式)において、液晶として従来より公知
のツウィスティック・ネマチック液晶を用いるのではな
く、強誘電性液晶を用いることが試みられているが、ク
ロス・ト−クを有し、最善とはいえない。
【0005】本発明は、以上のような課題を解決するた
めのもので、クロス・トークを防止すると共に、周波数
特性および視野角を大きくすることができる液晶表示装
置を提供することを目的とする。本発明は、配向処理に
よるアクティブ素子の破壊を防止することができる液晶
表示装置を提供することを目的とする。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明の液晶表示装置は、基板上に形成された薄膜
型絶縁ゲート電界効果半導体装置からなるアクティブ素
子2と、強誘電性液晶3とを接続して一画素を構成し、
これらの画素をマトリックス状に配設したものであっ
て、前記強誘電性液晶3を挟む一対の電極23、24の
うち、前記アクティブ素子2側の電極23の内側には、
配向処理がなされていない絶縁膜が設けられていること
を特徴とする液晶表示装置。
【0007】
【作 用】本出願人は、強誘電性液晶+TFTの組み
合わせに着目して、その特性を各方面に渡って調べた。
そして、次に示すような結果が得られた。 ツウィスティック・ 強誘電性液晶+TFT ネマチック液晶+TFT メモリ機能 ◎ ◎ クロス・ト−ク防止 ◎ ◎ 簡単プロセス × × 高速周波数応答 △ ○ 広範囲使用温度 ○ △ 広開口率 × × 周辺回路の容易さ △ △ 視野角が大きい △ ○ 液晶の少使用量 △ ○ 階調が可 ○ △ 但し、◎は非常に良、○は良、△はやや不可、×は不可を示す。
【0008】以上の2つの方式を考える時、強誘電性液
晶+TFTは、ツウィスティック・ネマチック液晶+T
FTより、高速周波数応答、視野角、液晶の使用量等で
優れ、使用温度および階調で劣っている。また、強誘電
性液晶と薄膜型絶縁ゲート電界効果半導体装置とを組み
合わせる場合、強誘電性液晶の配向特性を向上させるた
めの配向処理は、薄膜型絶縁ゲート電界効果半導体装置
側を省略させても良いことが判った。また、本発明は、
薄膜型絶縁ゲート電界効果半導体装置と強誘電性液晶と
を用いるため、双方が相乗的に動作しあいクロス・ト−
クがなく、プロセスはそれほど複雑にならず、強誘電性
液晶を用いるため視野角も向上でき、理想型にきわめて
近い構成であることが判った。
【0009】かくして、薄膜型絶縁ゲート電界効果半導
体装置と強誘電性液晶とを直列に接続して、各画素を構
成せしめることにより、たとえば、A4版またはそれ以
上の大面積の液晶表示装置を作製しても、それぞれの画
素間のクロスト−クは、最小に抑えることができた。ま
た、本発明は、強誘電性液晶の他方のX配線に対応して
赤(Rという) 、緑(Gという) 、青(Bという) のフィルタ
を通すことにより、カラ−表示も可能となるという特徴
を有する。
【0010】
【実 施 例】本実施例において、薄膜型絶縁ゲート電
界効果半導体装置と強誘電性液晶と直列に接続して一画
素としたが、この使用温度範囲は、複数の異なった強誘
電性液晶を組合わせて0℃ないし50℃において使用が可
能となっている。このため、実用上は、それぞれ問題と
ならない。また、階調に関しては、カラ−も8色までと
するならば階調が不要である。したがって、マイクロコ
ンピュ−タ等のディスプレイとしては、十分実用可能で
あることが判明した。このため、特に、本実施例に述べ
る如く、薄膜型絶縁ゲート電界効果半導体装置と強誘電
性液晶とを直列に連結して設ける画素によって初めて大
型大面積液晶ディスプレイの製造が可能であることが判
明した。
【0011】また、本実施例においては、非線型素子と
して空間電荷制限電流を用いた複合型ダイオード(以
下、本明細書において、「SCLAD 」と記載する)を用い
たもので、この非線型素子と画素との構成をより一体化
したものである。すなわち、本実施例に用いられる非線
型素子は、N型半導体−I型半導体−N型半導体構造、
またはP型半導体−I型半導体−P型半導体構造を主と
している。さらに、本実施例は、かかるSCLAD とマトリ
ックスを構成する画素とをセルファライン方式とし得る
ため、2枚のみのマスク数でプロセスさせることができ
る。この本発明の構造の代表例を図4に、またその製造
工程を図2に示してある。さらに、本実施例において、
液晶として強誘電性液晶を用いた場合、相対抗する電極
間を3μm以下代表的には1.5 ±0.5 μmにできる。
【0012】以下、本発明の実施例を説明する。 「実施例1」図1は本実施例の液晶表示装置を説明する
ための回路図を示す。図1において、画素は、SCLAD(2)
の電極(21)( 第1の電極)(図面では数字を矩形で取り囲
む記号で示す) より、強誘電性液晶(3) の一方の電極(2
3)( 第3の電極)に連結されている。SCLAD は、Y配線
(4) 、(5) に第2の電極(22)により連結されている。他
方、強誘電性液晶(3) の第4の電極(24)( 対抗電極)
は、X配線(6) 、(7) に連結されている。X配線は、強
誘電性液晶(3) の第3の電極(23)に対応して、他の透光
性絶縁基板、代表的にはガラス基板( 図4(C) における
(20'))側に密接して設けられている( 図1、図4(C) に
おける(6) または(24)) 。
【0013】図2は本実施例において、複合ダイオ−ド
と強誘電性液晶を直列に接続して一画素を構成した場合
の製造工程を説明するための図である。図3は本実施例
において、複合ダイオ−ドと強誘電性液晶を直列に接続
して一画素を構成した場合の特性を説明するための図で
ある。図4は本発明の一実施例構成図で、図1における
破線で囲んだ領域での平面図(A) 、縦断面図(B) 、(C)
、(D) が示されている。そして、図2(A) 、(B) 、(C)
、(D) は図4(D) に対応している。図2(A) におい
て、透光性絶縁基板は、コ−ニング7059ガラス(20)を用
いた。この上面にスパッタ法または電子ビ−ム蒸着法に
より、導電膜であるモリブデンは、0.1 μmないし0.5
μmの厚さに形成された。この後、これらの全面に光CV
D 法またはプラズマCVD 法を用いて、非単結晶半導体膜
が形成された。その厚さは、N型半導体(13)(0.1μm)
−I型半導体(14)(0.3μm) −N型半導体(15)(500Å)
のNIN 接合を有するSCLAD とした。この後、この上面
に、クロムを電子ビ−ム蒸着法またはスパッタ法により
0.1μmないし0.2 μmの厚さに積層した。
【0014】さらに、図2(B) に示す如く、第1のフォ
トマスクにより周辺部を垂直になるように異方性プラ
ズマエッチを行い、積層体(50)を設けた。次に、これら
の全面に感光性ポリイミド樹脂(27)は、コ−ティング法
によって、約1μmの厚さに形成された。かくして、積
層体(50)の電極(21)上面とポリイミド樹脂(27)の上面(3
9)とは、積層体の凸部を除きキュア後で、絶縁物表面と
積層体表面とがなめらかに連続した構造となるようにさ
せた。すなわち、ガラス基板(20)側の裏面側より紫外光
を公知のマスクアライナによりマスクを用いることなく
ガラス面側から露光させた。たとえば、コビルト社のア
ライナでは、約2分間露光した。その強度が300nm ない
し400nm の波長の紫外光(10mW/cm2)においては、15秒な
いし30秒で十分である。
【0015】すると、側面(26)を有する積層体( 厚さ約
1μm) (50)に対し、蔭となるその上方の凸領域は感光
せず、その側周辺のみが感光する。さらに、現像を行っ
た後、リンス液により非感光性の凸部を溶去した。次
に、これらすべてを180 ℃30分+ 300℃ 30 分+400 ℃
30 分の加熱を窒素中で行いキュアさせた。かくして、
積層体の上面である非線型素子の第2の電極をフォトマ
スクを用いることなく露呈せしめるに加えて、この上面
と周辺部のポリイミド樹脂の絶縁物の表面とをなめらか
に連続させ、図2(C) を得ることが可能となった。次
に、この図2(C) の上面全面に強誘電性液晶(3) の電極
(23)( 第3の電極)用にITO を0.1 μmないし0.3 μm
の厚さにスパッタ法、または電子ビ−ム蒸着法により形
成させた。さらに、この電極を所定の形状、たとえば、
120 μm×420 μmの一画素の電極に第2のフォトマス
ク()により選択エッチングを行った。
【0016】さらに、この上面に非対称配向層の一方の
非ラビング層(ラビング処理を行わない層)(25) として
アルミナ、酸化珪素または弗化マグネシュ−ム等の無機
材料を用い、50Åないし300 Åの厚さに電子ビ−ム蒸着
法にて形成した。かくして、Y方向のリ−ド(6) に連結
した第2の電極(22)とその上のSCLAD(2)さらに、上側の
第1の電極(21)の積層体(50)を有し、この第1の電極に
密接して強誘電性液晶(3) の第3の電極(23)を設け得
る。そして、このためには、2枚のフォトマスク、すな
わち、1回のマスク合わせにより各画素に対応したアク
ティブ素子を設けることができた。このSCLAD 構造の記
号が図1において、符号(2)として記載されている。結
果として、図3(A) に示す如き非線型特性(電極面積12
0 μm×420 μm)を図2( 縦軸は絶対値をログスケ−
ルにて示している)に対応して有せしめることができ
た。
【0017】液晶表示素子としての画素を構成するた
め、図4(C) 、(D) に示す如く、互いに対抗した基板の
内側にラビング配向処理を行ってあるX方向のリ−ドお
よび対抗電極(24)が設けられている。そして、この一対
の電極(23)、対抗電極(24)の内側に、非対称配向膜(2
5)、(25') が設けられ、これにより強誘電性液晶( 厚さ
2μm) を挟んでいる。対抗電極(24)には、ポリアクリ
ルニトリル(PAN) 、ポリビニ−ルアルコ−ル(PVA) を0.
1 μmの厚さにスピン法により設け、公知のラビング処
理をした。ラビング処理のー例としてナイロンをラビン
グ装置に900 PPM で回転させ、その表面を2m/ 分の速度
で基板を移動させて形成した。
【0018】すなわち、一方の電極(23)上には、無機化
合物の膜を形成してラビング処理を行なわない配向膜が
形成される。また、他方の電極(24') には、有機化合物
の膜を形成してラビング処理を行った配向膜が形成され
る。これらの配向膜の間には、強誘電性液晶、たとえ
ば、オクチル・オキシ・ベンジリデン・アミノ・メチル
・ベンゾ・エイト(S8)が充填された。これ以外でもBOBA
MBC 等の強誘電性液晶、または複数の強誘電性液晶をブ
レントを施した強誘電性液晶を充填し得る。この画素の
しきい値特性例を図3(B) に示す。図面でも±5V加える
ことにより曲線(29)、(29') を得た。また、図3(B) に
示す画素のしきい値特性例は、透過、非透過をさせ得る
こと、十分反転させると共に、メモリ効果を示すヒステ
リシスを得ることが判明した。図3(B) において縦軸
は、透過率である。
【0019】「実施例2」この実施例は、実施例1の配
向処理をさらに変更したものである。すなわち、アクテ
ィブ素子に連結した電極は、無機材料を100 Åないし20
0 Åの厚さに形成された。さらに、対抗電極は、ITO ま
たは酸化スズの上面にアルミナ、酸化マグネシュ−ム、
または酸化珪素が約100 Åの厚さに電子ビ−ム蒸着法に
よって形成された。さらに、この上にPAN またはPVA を
約0.1 μmの厚さにスピン法にて積層した。そして、こ
の有機材料に対しラビング処理を行い、非対称配向処理
を行った。すると図2の特性である強誘電性液晶特有の
ヒステリシスの巾をさらに広げる曲線(30)、(30') を得
ることができ、無印加の状態における透過(31)、非透過
(32)の巾をひろげ、ひいてはコントラスト比を上げるこ
とができた。
【0020】「実施例3」図4は本発明の一実施例構成
図で、図1における破線で囲んだ領域での平面図(A) お
よび縦断面図(B) 、(C) 、(D) が示されている。さら
に、図4(B) 、(C) 、(D) は、(A) におけるそれぞれA-
A'、B-B'、C-C'での縦断面図を示す。加えて、図4(C)
、(D) は、強誘電性液晶(3) 配向処理層(25') 、(2
5)、対抗電極(24)および基板(20') をも示している。他
の(A) 、(B) は、非線型素子(2) を有する側のみを簡単
のため示した。そして、前記非線型素子(2) は、たとえ
ば薄膜型絶縁ゲート電界効果半導体装置を使用する。こ
の素子の製造方法は、実施例1と同様である。すなわ
ち、2つのマスク、により矩形の第1の電極(21)お
よび第3の電極(23)およびその間に第1の電極と同一形
状の半導体および第2の電極(22)、リ−ド(4) を構成す
る。
【0021】また、第3の電極(23)を構成する透光性導
電膜の形状は、420 μm×420 μmとした。第3の電極
(23)は、矩形の第1、第3の電極の上方に設けられてい
るため、その位置を当初の位置の中央部にせんとする
と、その上下に±200 μm(最大) ずれても非線型素子
の電極面積が不変であり、電気特性(電流値)にまった
く影響を与えずにパタ−ン化が可能である。すなわち、
640 ×400 の素子における、たとえば、ガラス基板( 30
cm×20cm )の上右端と下左端とがマスクのズレをおこ
し、従来の10倍ものズレ、たとえば、一方が+側に200
μm、他方が−側に200 μmずれた悪い精度でもマスク
合わせが可能となった。図面において、強誘電性液晶
(3) は、一対の基板(20)、対抗基板(20') 、一対の電極
(23)、対抗電極(24)、非対称配向層(25)、 (25')の間に
充填されている。
【0022】表示パネルとしては、この後、透過型で裏
面側に光源を設け、この電源を強誘電性液晶のシャッタ
機能により選択してディスプレイとさせた。また、反射
型とするには、第3の電極(23)を第1の電極(21)に密接
してアルミニュ−ム電極(厚さ0.3 μm) と、その上に
ITO(厚さ0.1 μm) とを設けた。すると、このアルミニ
ュ−ムの反射率が特に100%であるため、図4(D) におい
て左側よりの入射光を電極部分のみで反射させ得、強誘
電性液晶(3) のONまたはOFFを行ない、反射光を右
側に放出させ得る。すなわち、アクティブ素子(2) とし
ての薄膜型絶縁ゲート電界効果半導体装置、およびその
側周辺の樹脂(20)に無関係に反射光を入射光に反射し得
る。これは液晶材料が強誘電性液晶であるため、非対称
配向膜を電極上に設け、特に、反射電極上に、ラビング
処理をしていない配向層を設けた結果、初めて可能とな
ったものである。
【0023】そして、従来のツウィスティック・ネマチ
ック液晶型では、入射光が反対側のガラス基板( 図4
(D) で例えるならば(20)) 側をさらに偏向板、反射板を
経て反射される光を再び入射光側に放出しなければなら
ない。そのため、光源が長くなり、光損失が大きくなっ
てしまう。そのため反射型液晶は、強誘電性液晶を用い
ると、コントラストの向上が可能となった。さらに図1
に示す周辺回路(8) 、(9) をプリント基板に配設し、こ
のプリント基板のリ−ドと表示素子の各リ−ドとを対応
させて連結した。かくして、3枚のみのマスクでアクテ
ィブ素子型のパネルをパタ−ニングさせることが可能と
なった。
【0024】開口率は、図面のパタ−ンの場合86.7% を
有し、素子をまったく用いないパッシブ方式の91.2% に
比し、4.5%の減少にとどめることができた。これは開口
率が80% 以上あればわずらわしさを感じないという仕様
に十分入り、満足すべきものである。また、視野角は、
強誘電性液晶を用いるため1つの遮光板のみではなく、
特に強誘電性を用いるため、ツウィスティック・ネマチ
ック液晶に見られる狭い視野角をまったく有さない。本
発明の実施例は、2×2のマトリックスを示した。しか
し、実験は、100 ×100 のマトリックスを作成して試み
たものである。そして、文字等の表示を十分に行うこと
が確認できた。周波数特性を考慮するならば、8ビット
パラレル処理を施し、1920(640×3)×400 のフルカラ−
の表示装置を作成することも可能である。
【0025】また、本発明は、非線型素子と強誘電性液
晶よりなる画素の作成に基板作製に必要なフォトマスク
数が2枚でよい。加えて、非線型素子の電極面積(所定
の電圧を加える時の電流値)は、矩形電極の中央部より
上下に最大±200 μmもずれても、また左右に数mmずれ
ても変化することがなく、一定の非線型特性を有し、マ
トリックス全体へのアクティブ駆動の電気特性へのバラ
ツキを防ぐことができた。本発明の実施例では、SCLAD
構造を主として示した。しかし、この双方向性ダイオ−
ドをMIM(金属−絶縁膜−金属)構造としてもよい。この
場合、導体(M)は、金属のタンタル、クロムを示し
た。しかし、他の金属のアルミニュ−ム、チタン、銅を
用いてもよい。また、十分高い濃度に不純物が添加され
た半導体、すなわち、P+またはN+型の非単結晶半導体を
用いてもよい。
【0026】他方、本発明の実施例は、他の非線型素子
としてPIN 構造の1つまたはタンデム構造のダイオ−ド
をリング構成させたダイオ−ドリングにして設けたり、
またPIN 構造をBack-to-Back接合にして設けることも可
能である。しかし、前者は、フォトマスク数を4枚も必
要とする欠点を有するが、周波数特性がMIM 構造より優
れ、640 ×400 の大面積も可能と推定できる。他方、後
者は、プロセスは本発明のMIM の積層体の代わりにNIP-
電極-PIN構造とするのみであり、まったく同じプロセス
の使用が可能で、2枚のフォトマスクでプロセス化がで
きる。しかし、逆耐圧の電圧が大きすぎたり、大面積で
バラツキ易いという欠点を有する。
【0027】
【発明の効果】本発明は、以上詳述した如く、アクティ
ブ素子、特に薄膜型絶縁ゲート電界効果半導体装置と強
誘電性液晶とを組合わせたものである。そして、アクテ
ィブ素子側の電極上は、ラビング処理がなされない非対
称配向処理とすることにより、アクティブ素子に対し
て、ラビング処理による損傷を与えることがない。その
結果、本発明の液晶表示装置は、大面積のディスプレイ
を作ることができた。たとえば、実施例にした如き2×
2のマトリックス構成においても、アクティブ素子と図
1に示す如き(1、1)をONとした時、(1、 2) 、(2、2)、
(2、1)を経て同時に加えられる電圧に対し非線型素子の
OVの電流値が十分低いため、電流が流れ出ない。その結
果、(1、1)をONとした時、同時に他の番地をOFF として
おくことが非線型素子により初めて可能となり、クロス
ト−クを完全に防ぐことができた。また、製造プロセス
も実施例に示した構造においてはきわめて簡単であっ
た。
【図面の簡単な説明】
【図1】本実施例の液晶表示装置を説明するための回路
図を示す。
【図2】本実施例において、複合ダイオ−ドと強誘電性
液晶を直列に接続して一画素を構成した場合の製造工程
を説明するための図である。
【図3】本実施例において、複合ダイオ−ドと強誘電性
液晶を直列に接続して一画素を構成した場合の特性を説
明するための図である。本発明の空間電荷制限電流型複
合ダイオ−ドの製造工程を示す一方の縦断面図である。
【図4】本発明の一実施例構成図で、図1における破線
で囲んだ領域での平面図(A) および縦断面図(B) 、(C)
、(D) が示されている。
【符号の説明】
1・・・領域 2・・・空間電荷制限電流を用いた複合型ダイオード 3・・・強誘電性液晶 4、5・・・Y配線 6、7・・・X配線 8、9・・・周辺回路 21、22、23、24・・・電極
フロントページの続き (72)発明者 小沼 利光 東京都世田谷区北烏山7丁目21番21号 株 式会社半導体エネルギー研究所内 (72)発明者 坂間 光範 東京都世田谷区北烏山7丁目21番21号 株 式会社半導体エネルギー研究所内 (72)発明者 浜谷 敏次 東京都世田谷区北烏山7丁目21番21号 株 式会社半導体エネルギー研究所内 (72)発明者 宮崎 稔 東京都世田谷区北烏山7丁目21番21号 株 式会社半導体エネルギー研究所内 (72)発明者 沖津 康平 東京都世田谷区北烏山7丁目21番21号 株 式会社半導体エネルギー研究所内 (72)発明者 山口 利治 東京都世田谷区北烏山7丁目21番21号 株 式会社半導体エネルギー研究所内 (56)参考文献 特開 昭59−137925(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された薄膜型絶縁ゲート電
    界効果半導体装置からなるアクティブ素子と、強誘電性
    液晶とを接続して一画素を構成し、これらの画素をマト
    リックス状に配設した液晶表示装置において、 前記強誘電性液晶を挟む一対の電極のうち、前記アクテ
    ィブ素子側の電極の内側には、配向処理がなされていな
    い絶縁膜が設けられていることを特徴とする液晶表示装
    置。
  2. 【請求項2】 基板上に形成された薄膜型絶縁ゲート電
    界効果半導体装置からなるアクティブ素子と、強誘電性
    液晶とを接続して一画素を構成し、これらの画素をマト
    リックス状に配設した液晶表示装置。
JP33904393A 1993-12-03 1993-12-03 液晶表示装置 Expired - Fee Related JPH0772778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33904393A JPH0772778B2 (ja) 1993-12-03 1993-12-03 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33904393A JPH0772778B2 (ja) 1993-12-03 1993-12-03 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60117350A Division JPS61273523A (ja) 1985-05-29 1985-05-29 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6336621A Division JPH07175089A (ja) 1994-12-26 1994-12-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH06202117A JPH06202117A (ja) 1994-07-22
JPH0772778B2 true JPH0772778B2 (ja) 1995-08-02

Family

ID=18323731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33904393A Expired - Fee Related JPH0772778B2 (ja) 1993-12-03 1993-12-03 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0772778B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175089A (ja) * 1994-12-26 1995-07-14 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59137925A (ja) * 1983-01-27 1984-08-08 Seiko Epson Corp 液晶ライトバルブ

Also Published As

Publication number Publication date
JPH06202117A (ja) 1994-07-22

Similar Documents

Publication Publication Date Title
US5402254A (en) Liquid crystal display device with TFTS in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
KR100800986B1 (ko) 디스플레이 장치 제조 방법
US6573955B2 (en) Capacitance substrate for a liquid crystal device and a projection type display device
JP3148129B2 (ja) アクティブマトリクス基板とその製法および液晶表示装置
US7550768B2 (en) Thin film transistor array panel and method for manufacturing the same
US6008869A (en) Display device substrate and method of manufacturing the same
WO1995025291A1 (en) Active matrix liquid crystal display device
JP2004280110A (ja) 表示装置用表示板及びその製造方法とその表示板を含む液晶表示装置
JPH0723942B2 (ja) 液晶装置
US20060061722A1 (en) Liquid crystal display and panel therefor
JPS62109085A (ja) アクテイブ・マトリクス
JP4021053B2 (ja) 半導体装置
JP2004004572A (ja) 液晶表示装置およびその製造方法
JP4137233B2 (ja) 半導体装置
JPH10268357A (ja) 液晶表示装置
JP3831028B2 (ja) 液晶表示装置
JPS61273523A (ja) 液晶表示装置
JP4166554B2 (ja) 液晶表示装置及びその製造方法
JPS627022A (ja) 液晶表示装置
KR100569715B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
JPH0772778B2 (ja) 液晶表示装置
JPH07175089A (ja) 液晶表示装置
JPS61169883A (ja) 液晶表示装置
KR100951349B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
JPS61169882A (ja) 液晶表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees