JPH0772865B2 - 一サイクルレジスタマッピング - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ内のレジ
スタ、更に言えば、レジスタファイルを有するパイプラ
イン結合されたコンピュータ内のレジスタマッピングに
関するものである。

【０００２】

【発明の概要】現代のコンピュータは一般に、インスト
ラクションを実行する際にパイプライン動作の概念を利
用する。コンピュータのインストラクションパイプライ
ンは複数の段階を持ち、個々の段階はある段階で動作す
ると同時に、一方で異なる段階が他のインストラクショ
ンで動作している。パイプラインを最大の効率で利用す
るため、パイプラインを最大限に保ち、パイプライン内
の各々の段階がインストラクションを処理することが望
ましい。パイプラインを最大限に保持するため、パイプ
ラインは度々ある予報を作り出し、インストラクション
の列が状態枝インストラクションの後に続くようにしな
ければならない。もしこの予報が正しければこれらのイ
ンストラクションの実行は、問題なく後に続く。しかし
ながら、もし誤ったインストラクションのパスが状態枝
インストラクションの後に続いた場合は、このパイプラ
インは状態枝インストラクションに、そして正しいパス
入力のインストラクションはパイプラインに、実行のた
めにバックアップされなければならない。

【０００３】パイプラインのバックアップ動作に伴って
生じてくる問題の１つとして以下に述べるように、これ
らのインストラクションの実行に用いられたレジスタの
値が、状態枝インストラクションが実行された時間から
エラー状態が知覚された時までの間に変更されてしまっ
ているであろう、という事がある。現代のコンピュータ
において、レジスタは、値を記憶するために用いられ
る。パイプラインによって処理された一般的なインスト
ラクションは、異なる２つのレジスタ内に記憶された値
を加算し、その結果生じた値を第３のレジスタ内に配置
するであろう。例えば、このインストラクションは、
「ａｄｄ Ｒ７，Ｒ８−＞Ｒ９」というものであろう。
これは、レジスタＲ７及びＲ８の内容が足し合わされ、
そうしてその結果がレジスタＲ９に配置されるというこ
とを意味する。

【０００４】問題は、その後のインストラクションが、
変更されたレジスタを用いることを要求した場合に生じ
る。なぜなら、かつてのインストラクションはパイプラ
インを通過してしまっているからである。例えば、「ａ
ｄｄ Ｒ７，Ｒ８ −＞Ｒ９」というインストラクショ
ンのすぐ後のインストラクションが、「ａｄｄ Ｒ１，
Ｒ２ −＞ Ｒ７」というインストラクションであると
仮定する。２番目のインストラクションの実行の際、レ
ジスタＲ７の内容は変更されている。もし、レジスタＲ
７とＲ８の内容が加算されるという１番目のインストラ
クションが、２番目のインストラクションの後に再び実
行されるならば、パイプラインのバックアップのため
に、Ｒ９に記憶されるはずの結果値が異なることになる
であろう。

【０００５】パイプライン結合されたコンピュータで
は、ミスした予報や他のトラップ状態が知覚される前で
あれば、パイプラインを通じて例えば２０個のインスト
ラクションを処理することが可能であり、どのレジスタ
に含まれる値も多数回変更されている。それ故、あるパ
イプライン段階で発生した結果は、パイプラインがその
過程を完全に実行するまではセーブされる必要があり、
問題が発生した場合には、パイプラインを前の所定段階
にバックアップすることが要求される。

【０００６】これらの結果をセーブするための１つの方
法に、レジスタ再名付け（renaming) がある。レジスタ
再名付けでは、多数のレジスタ、例えば３２個のレジス
タが存在し、パイプラインによって実行されるインスト
ラクションはそれらを使用することができる。これらの
レジスタは本明細書では、「論理レジスタ」と呼ばれ
る。レジスタ再名付けでは、論理レジスタ数よりも大き
なレジスタのプール内に配置された物理ホーム中に個々
の論理レジスタがマップされる。論理レジスタのために
発生された各々の結果は、レジスタのプール内の新しい
物理ホームに与えられる。一般に、これらのレジスタの
プールはレジスタファイル内に保持されている。このよ
うに、同一の論理レジスタを複数回発生させて利用する
ことができ、それらはレジスタファイル内の異なる物理
ホーム内に保持されるであろう。

【０００７】レジスタ再名付け設計を実行するため、あ
るメカニズムが与えられ、どの物理ホームが個々の論理
レジスタに対する最も最近の値を保持しているかを判断
する。このメカニズムはレジスタマップと呼ばれるであ
ろう。更に、このメカニズムは、パイプラインを過去の
時に実効的にバックアップし、且つその状態から再びイ
ンストラクションを処理できるよう、少しばかり過去の
状態である状態に対するレジスタマップの状態を、再記
憶することができなければならない。

【０００８】

【発明の概要】本発明は、レジスタファイル内の複数の
ロケーションをレジスタマップ内にマップするレジスタ
マッピング方法及び装置を提供する。本発明のレジスタ
マップは、論理レジスタ数を越える多数のロケーション
を含むフリーリスト、バックアップポイントにおいて適
切に各レジスタに対する物理ホームへのマップを含むバ
ックアップマップ及び、現在のポイントにおけるレジス
タの物理ホームに対するマップを含む予報マップからな
る。有効ビットは予報マップと協働し、ある論理レジス
タに対する物理ホームが予報マップあるいはバックアッ
プマップのどちらによって特定されるかを示す。パイプ
ラインをバックアップポイントにバックアップしたい場
合には、予報マップ内の有効ビットが単一のサイクル内
に全てクリアされ、これは「フラッシュクリア動作」と
して知られる。バックアップマップは、バックアップポ
イントでの物理ホームのマップを含むため、バックアッ
プマップは、現在のポイントでの個々の論理レジスタに
対する正確な物理ホームの表示を含むであろう。正確な
インストラクションパスを辿り、バックアップポイント
においてレジスタ内に記憶された正確な値を使用してバ
ックアップポイントから開始することにより、このパイ
プラインを処理することが可能である。

【０００９】

【実施例】図１は、コンピュータ内のインストラクショ
ンを処理するためのパイプライン１０を示す。このパイ
プライン１０は、マップされたインストラクション（以
下、マップインストラクションと呼ぶ）をＥ−ＢＯＸ１
３（実効ボックス）に対して与えるＩ─ＢＯＸ１１（イ
ンストラクションボックス）を有する。

【００１０】このＩ─ＢＯＸ１１は、多数のインストラ
クションを記憶するＩ−キャッシュ１２を有する。これ
らのインストラクションは、Ｉ−キャッシュ１２からイ
ンストラクションを記憶するＩ−バッファ１４に与えら
れる。以下に詳細に述べるように、Ｉ−バッファ１４か
ら送信され記憶されたインストラクションにより、ＮＯ
Ｐ（no operation) がパイプライン１０中にＮＯＰ挿入
段階１６によって挿入されるか、あるいはマップインス
トラクションがレジスタマップ１８によって作り出され
る。

【００１１】このマップインストラクションはＥ−ＢＯ
Ｘに送信され実行される。それと同時に、これらのマッ
プインストラクションは、リプレイバッファ２０に一時
的に記憶され、トラップの場合にリプレイすることを可
能とする。一旦Ｅ−ＢＯＸ１３がマップあるいはＮＯＰ
インストラクションを受け取ると、レジスタファイル２
２、ＡＬＵ２４、及びデータが記憶されたＤ−キャッシ
ュ２６（データキャッシュ）を用いて、このインストラ
クションを従来の方法で実行する。状態段階３０は、実
行されたインストラクションの状態をチェックし、そし
てもし必要ならばトラップ論理３２に信号を送信する。
このことは以下に詳細に説明されているであろう。

【００１２】本発明で使用するために意図された一般の
コンピュータは、インストラクションの実行の間に値を
記憶するために３２個のレジスタを有する。例えば、イ
ンストラクションは「ａｄｄ Ｒ７，Ｒ８ −＞ Ｒ
９」であるかもしれない。これは上で述べたように、レ
ジスタＲ７とＲ８の内容が足し合わされ、その結果がＲ
９に配置されることを意味する。

【００１３】パイプライン結合されたコンピュータで
は、インストラクションがトラップ等の原因により繰り
返されなければならないような場合に問題が生じ得る。
例えば、インストラクション「ａｄｄ Ｒ７，Ｒ８ −
＞ Ｒ９」のすぐ後のインストラクションが、「ａｄｄ
Ｒ１，Ｒ２ −＞ Ｒ７」であると仮定する。２番目
のインストラクションの実行の際には、レジスタＲ７の
内容は変更されている。もし、レジスタＲ７とＲ８の内
容を加算する１番目のインストラクションが２番目のイ
ンストラクションの実行の後に再び実行されることが必
要とされた場合には、その結果生じる値は、異なってし
まうだろう。

【００１４】上の状態は、パイプライン結合されたコン
ピュータに問題を引き起こす。パイプライン１０を最大
限に保持し、各々の段階がインストラクションを実行す
るよう、パイプライン１０は、状態枝インストラクショ
ンの後に続くインストラクションの列のようなある予報
を作らなければならない。もしこの予報が誤りである場
合には、このパイプライン１０はバックアップされなけ
ればならない。インストラクションの新たな列が後に続
くか、あるいは同一のインストラクションが異なるデー
タが使用されて後に続くかのいづれかである。

【００１５】バックアップを実行するパイプライン１０
に発生する問題は上で述べたように、多くのレジスタが
もはや正しい値を持たないであろう、ということであ
る。例えば、もし、誤った予報（あるいはトラップ状
態）が知覚される前に２０個のインストラクションがパ
イプライン１０を通じて処理されていた場合には、１つ
あるいはそれ以上のレジスタに含まれる値は、多数回変
更されてしまっているだろう。それ故、パイプライン１
０を前の所定の状態にバックアップすることを必要とす
るような問題（トラップ）が発生した場合、パイプライ
ン１０がその過程を完全に実行するまでは、あるパイプ
ライン段階で発生された結果をセーブする必要があるの
である。

【００１６】これを実行するための１つの方法は、存在
しているレジスタよりもより多くのロケーションを提供
し、それらの値を記憶するというものである。もし使用
可能なレジスタが３２個存在すれば、これらを３２個の
「論理」レジスタとして考えることができる。しかしな
がら、これらの論理レジスタのなかの１つに記憶される
実際の値を、値の記憶のために与えられた多数のロケー
ションのうちの１つに記憶することもできる。これらの
ロケーションは、「物理ホーム」として知られる。この
ように、一つの値が、論理レジスタとその論理レジスタ
に割り当てられた物理ホームの両方に記憶されると考え
られる。異なるインストラクションによって作り出され
同一の論理レジスタに記憶された値を保持するために、
多くの物理ホームを１つの論理レジスタに割り当てるこ
とが可能である。図１に示された実施例では、これらの
物理ホームがレジスタファイル２２内に与えられてい
る。３２個の論理レジスタに対応するたった３２個のロ
ケーションを有する代わりに、図１のレジスタファイル
２２は、論理レジスタ数よりもより多くのロケーション
（例えば６４）を有する。これらのロケーションは、論
理レジスタに対する物理ホームである。

【００１７】物理レジスタと論理レジスタを使用するこ
とにより、ある時間の間は、それらのレジスタ値を記憶
することが可能となるわけであるが、バックアップの
間、つまり、インストラクションがパイプラインに入力
された時のサイクルからそのインストラクションに関連
したトラップ状態がパイプラインによって知覚されたサ
イクルまでのサイクル数、例えば２０サイクルの間、全
てのサイクル毎に、どの物理ホームがどの論理レジスタ
に割り当てられているかということを追跡し続けるよう
なメカニズムが必要となる。このように、もし、総計Ｎ
サイクルをバックアップできることが必要ならば、これ
は「バックアップポイント」として知られるのである
が、物理ホームの少なくとも総計Ｎの割当て（すなわち
「マッピング」）を呼び戻すことができなければならな
い。このバックアップポイントは、トラップ状態が引き
起こしたインストラクションがパイプラインに入力され
た時の、パイプラインの状態に対応する。

【００１８】本発明のレジスタマップ１８は、このよう
なメカニズムを提供する。レジスタマップ１８の実施例
は、図２に詳細に示されている。このレジスタマップ１
８は、バックアップマップ４０、予報マップ４２、有効
ビットレジスタ４３、ログ４４及び、フリーリスト４６
を有する。本発明の実施例では、バックアップマップイ
４６は３２×６レジスタファイルであり、これはパイプ
ライン１０のバックアップ位置における各々の論理レジ
スタの物理ホームを特定するのに使用される。予報マッ
プ４２は、３２×６のレジスタファイルであり、これ
は、各々の論理レジスタの物理ホームを予報されたパス
に対して与える。有効ビットレジスタ４３は、望まれた
時に「フラッシュクリア」され得る予報マップ４２に関
連した３２×１レジスタである。

【００１９】一般に、これら個々の構造は、論理レジス
タ数に等しいワード数を有する。バックアップ及び予報
マップは、完全な物理レジスタファイル２２をアドレス
指定するに十分なビット数をワード毎に有するであろ
う。ログ４４は、３２×５レジスタファイルであり、こ
れは、「ログ」、即ち最後の３２サイクル内に変更され
た論理レジスタの列をリストし、そうしてバックアップ
マップ４０が更新されることができるようにするものを
含んでいる。フリーリスト４６は６４×６レジスタファ
イルであり、ロケーション、即ち、新しい物理ホームと
して使用するのに利用できるレジスタファイル２２内の
物理ホーム、のリストを保持する。上で述べられたレジ
スタマップ１８内の様々な要素のサイズは例であり、他
のサイズのレジスタファイルを使用することができる。
一般にログ４４内のワード数は、少なくともバックアッ
プ時間内のサイクル数に等しく、多くてもせいぜい物理
ホーム数から論理レジスタ数を引き算したものである。
ログ４４内のワード毎のビットは、論理レジスタ番号を
保持するのに十分なものである。フリーリスト４６内の
最小のワード数は、物理ホーム数−論理レジスタ数＋少
なくともエントリのバックアップ時間数である。ワード
毎のビット数は、完全な物理ホームアドレスを保持する
のに十分なものである。

【００２０】前に述べたように、Ｅ−ＢＯＸ１３のレジ
スタファイル２２は、コンピュータ内で実行されている
インストラクションによってアドレス指定された論理レ
ジスタよりも、より多くのロケーションあるいは物理ホ
ームを有するようなサイズである。言い換えれば、もし
コンピュータが３２個の論理レジスタで動作すれば、こ
のレジスタファイル２２は、３２＋Ｎのロケーションを
有するであろう。図１に示した実施例では、レジスタフ
ァイルは６４のロケーションを有し、したがってＮは３
２である。

【００２１】論理レジスタよりもより多くのロケーショ
ンを有することにより、このパイプライン１０はレジス
タ再名付けを実行することができる。このように、コン
ピュータによって実行されているインストラクションに
よってアドレス指定されたこのレジスタは、レジスタフ
ァイル２２内の幾つかの物理ホーム（つまりロケーショ
ン）中にマップされた論理レジスタとして考えられるこ
とができる。論理レジスタに対して発生された個々の結
果には、レジスタファイル２２内の新たな物理ホームが
与えられる。それ故、同一の論理レジスタを複数回発生
させて利用することができ、それらはレジスタファイル
２２内の異なるロケーション内に記憶されるであろう。
例えばまず初めにレジスタＲ７がある値でロードされ、
その物理アドレスはレジスタファイル２２内のロケーシ
ョン５となり得る。２番目にある値が論理レジスタＲ７
にロードされると、それは例えばロケーション５９のよ
うなレジスタファイル２２内の新しい物理レジスタ中に
ロードされ得る。

【００２２】レジスタマップ１８は、個々の論理レジス
タの正確な物理ホームを特定する。このレジスタマップ
１８は、バックアップポイントから予知パスに沿って、
物理レジスタ内で発生した全ての変化の記録を残し、ま
た、物理ホームのどこが、現在のポイントの個々の論理
レジスタに対応しているかということ及び、物理ホーム
のどこが、バックップポイントそれ自体における個々の
論理レジスタに対応しているかということについての記
録も残す。

【００２３】図２を再び参照すれば、加算インストラク
ションが実行される場合には、論理レジスタ番号、つま
り、加算インストラクションに従って第２オペランドに
加算される第１オペランドを記憶している論理リードオ
ペランド１ １００と、第２オペランドを記憶している
論理レジスタの番号、つまり、論理リードオペランド２
１０１は各々、Ｉバッファ１４からリードアドレス
（ＲＡ）、１００ａ、１０１ａとしてそれぞれ、バック
アップマップ４０、予報マップ４２の各々に入力され
る。第１及び第２オペランドの合計が入る論理レジスタ
の番号は、加算インストラクションに従って記憶される
であろうし、論理目的地オペランド１０２もまた、リー
ドアドレス（ＲＡ）１０２ａとしてバックアップマップ
４０と予報マップ４２の各々に入力され、更に、ライト
データ（ＷＤ）１０２ａとしてログ４４に入力される。

【００２４】論理リードオペランド１リードアドレス１
００１ａによって表示されたバックアップマップ４０内
のロケーションに記憶されたデータは、リードアドレス
１００ａとしてバックアップマップ４０によって出力さ
れ、これはバックアップポイントにおける第１オペラン
ド値を含むレジスタファイル２２内の物理ホームの番号
に対応する。更に、論理リードオペランド１リードアド
レス１００ａによって表示された予報マップ４２内のロ
ケーションに記憶されたデータは、リードデータ（Ｒ
Ｄ）１００ｃとして予報マップ４２によって出力され、
これはレジスタファイル２２内の物理ホームの番号に対
応しており、レジスタが前のバックアップ以降に書き込
まれた場合における、パイプライン動作の現在のポイン
トでの第１のオペランド値を含んでいる。

【００２５】同様に、論理リードオペランド２リードア
ドレス１０１ａによって表示されたバックアップマップ
内のロケーションに記憶されたデータは、レジスタファ
イル２２内の物理ホームの番号に対応し、バックアップ
ポイントでの第２のオペランド値を含んでおり、データ
はバックアップマップ４０によってリードデータ（Ｒ
Ｄ）１０１ｂとして出力される。また、論理リードオペ
ランド２リードアドレス１０１ａによって表示された予
報マップ４２内のロケーションに記憶されたデータは、
レジスタファイル２２内の物理ホームの番号に対応し、
論理レジスタが最後のバックアップ以降に書き込まれた
場合における、現在のポイントでの第２のオペランド値
を含んでおり、このデータは、予報マップによってリー
ドデータ（ＲＤ）１０１ｃとしても出力される。

【００２６】図２に示したように、物理ホーム番号リー
ドデータ（ＲＤ）１００ｂ、１００ｃはマルチプレクサ
１０３のそれぞれの入力に各々入力される。マルチプレ
クサ１０３の出力は、物理ホームリードオペランド１
１００ｄからなり、ＡＬＵ２４内の加算インストラクシ
ョンの実行と関連して、レジスタファイル２２によって
マップインストラクションレジスタ番号として第１オペ
ランド値の出力のために使用されるレジスタファイル２
２内の物理ホームの番号に対応する。同様に、物理ホー
ムリードデータ（ＲＤ）１０１ｂ及び１０１ｃは各々、
マルチプレクサ１０４のそれぞれの入力に入力される。
マルチプレクサ１０４の出力は、物理ホームリードオペ
ランド２ １０１ｄからなり、ＡＬＵの加算動作で、レ
ジスタファイル２２により、マップインストラクション
レジスタ番号として第２オペランド値の出力のために使
用される。

【００２７】バックアップマップ４０及び予報マップ４
２の各々に入力されたこの論理目的地オペランリードア
ドレス（ＲＤ）１０２ａは、マップ４０、４２各々のそ
れぞれのロケーションを表示する。これは、バックアッ
プポイントと現在のポイントのそれぞれの時点での目的
地論理レジスタに対する物理ホームの番号に対応するデ
ータを含む。このデータは、リードデータ１０２ｂ及び
１０２ｃとして出力され、それらは各々、以下に述べる
ように、出力１０２ｄを有するマルチプレクサの入力
に、目的地物理ホーム番号のマッピングのためにそれぞ
れ入力される。

【００２８】有効ビットレジスタ４３は、入力として、
個々のリードアドレス１００ａ、１０１ａ及び１０２ａ
の各々を受け、それぞれの１ビットフィルドを表示し、
論理リードオペランド１ １００、論理リードオペラン
ド２ １０１及び論理目的地オペランド１０２にそれぞ
れ対応する予報マップ４２ロケーションが有効であるか
どうかを示す。これらの有効ビットレジスタ４３は出力
１０３ａ、１０４ａ、及び１０５ａを有し、リードアド
レス１００ａ、１０１ａ及び１０２ａそれぞれによって
表示された個々のロケーションの有効ビットを出力す
る。パイプライン１０が、パイプライン１０のバックア
ップを必要とするようなトラップイベントもなく動いて
いる限りは、有効ビットレジスタ４３内の有効ビットが
セットされ、予報マップ４２は有効物理ホーム番号を含
むことを示すことができる。

【００２９】出力１０３ａ、１０４ａ、１０５ａは各
々、マルチプレクサ１０３、１０４及び１０５の１つの
選択ポートに結合されている。これらの有効ビットがセ
ットされている場合には、それらの出力１０３ａ、１０
４ａ及び１０５ａは、入力１００ｃ、１０１ｃ及び１０
２ｃを出力１００ｄ、１０１ｄ及び１０２ｄとして選択
し、これらは、マルチプレクサ１０３、１０４、１０５
の出力としてそれぞれ予報マップ４２を通じて表示され
た物理ホーム番号に対応するものである。このように、
１つ１つのレジスタに対して予報マップ４２によって表
示された物理ホームは、それぞれの有効ビットがセット
された時に選択される。有効ビットがセットされていな
い場合には、バックアップマップ４０によって示された
ような、バックアップポイントでのそれぞれの論理レジ
スタに対する物理ホームは、それぞれのマルチプレクサ
１０３、１０４、１０５の出力として選択される。トラ
ップ状態がパイプラインによって知覚されると、それら
の有効ビットは１サイクル内に全て「フラッククリア」
され、そして予報マップ４０が不適切なものとなる。ト
ラック状態の後の個々のサイクルの間、個々のサイクル
で書き込まれている論理レジスタに対する有効ビットは
有効にセットされ、もう一度予報マップ４２を組み立て
る。

【００３０】以下の例では、バックアップポイントまで
の距離が２０サイクル長である。換言すれば、パイプラ
インを通した第１のインストラクションがパイプライン
１０をバックアップすることを必要とするようなイベン
トの原因であることがわかる前に、インストラクション
の２０サイクル分がパイプライン１０によって処理され
ているであろうということである。それ故、バックアッ
プ４０は、２０サイクル過去のバックアップポイントに
おける個々の３２の論理レジスタの物理ホームを含む。
２０サイクルのインストラクションがパイプラインのレ
ジスタ再名付け段階を通り過ぎ、しかもトラップイベン
トが全く発生しなかった場合には、個々の後のサイクル
に対して、その古い物理ホームを、新しい物理ホームで
置換することによってバックアップマップ４０は変更さ
れる。この新しい物理ホームは、古いバックアップポイ
ントのサイクルの後のサイクル内で変更された、論理レ
ジスタに対するログ４４からのものである。バックアッ
プマップ４０はその後、この新しいバックアップポイン
トでの個々の論理レジスタに対する物理ホームを含むで
あろう。トラップが全く発生しない限り、このバックア
ップポイントは個々のサイクルで変化し、それ故、バッ
クアップマップ４０は各サイクル毎に変更される。バッ
クアップマップ４０の更新方法は後に述べる。

【００３１】予報マップ４２は、また論理レジスタ番号
で表示され、個々の論理レジスタに対して「予報パス」
物理ホームを与える。換言すれば、この予報マップ４２
は、現在のポイントでのバックアップ時間の間に書き込
まれた個々の論理レジスタに対する物理ホームを含み、
実行の予報パスに沿って進むことにより、バックアップ
ポイントと現在のポイントとの間に個々のレジスタに対
して発生した変化によって引き起こされた最も最近のポ
イントを反映する。例えば、もしレジスタＲ７がバック
アップポイント以降から現在のポイントまでに３回変更
されていた場合には、最も最近の物理ホームだけしか、
ローカルレジスタ番号によって表示されたロケーション
において予報マップ４２内で発見されないであろう。書
き込まれていない論理レジスタはどのようなものであっ
ても、その個々の有効ビットをセットしてはいないた
め、バックアップ４０は、論理レジスタに対する現在及
びバックアップ物理ホームの両方を示し続ける。

【００３２】各レジスタに対する物理ホームの現在のリ
スト動作を保持する予報マップ４２の働きとは対照に、
ログ４４は、個々のサイクルで書き込まれた論理レジス
タの逐次リスト（即ち、「ログ」）を保持する。例え
ば、もしレジスタＲ７が第１のサイクルで変化し、そし
てＲ１１が第２のサイクルで変更された場合には、ログ
４４内の最初の２つのエントリはＲ７の後にＲ１１が続
くであろう。

【００３３】バックアップの最大量は、物理ホーム数−
論理レジスタ数に等しいサイクル数であることに気をつ
けるべきである。故に、バックアップ時間、即ち「バッ
クアップ距離」は、この数を超過しない。本明細書の例
では、このバックアップ距離は２０サイクルである。し
かしながら、論理レジスタよりも、３２のより多くの物
理ホームがあたえられ得る。故に、例として挙げたこの
実施例でのバックアップ距離は、もしパイプラインがト
ラップ状態を知覚するのに３２サイクルを費やした場合
には、３２サイクルまで拡張することができる。

【００３４】ログ４４及びフリーリスト４６各々を表示
するのに使用するため、４つのポインタがある。これら
のポインタは、ログ４４及びフリーリスト４６内のエン
トリを指し、バックアップマップ４０及び予報マップ４
２の更新のために用いることができる。ログ４４を表示
するために２つのポインタがある。第１のポインタは、
Ｐ−リードポインタ１０６と呼ばれる。第２のポインタ
は、Ｂ−リードポインタ１０７である。これら２つのポ
インタは、バックアップ距離だけ離れた変化点を指し示
すものである。例えば、Ｂ−リード１０７（バックアッ
プリードポインタ）は、バックアップポイントで変更さ
れた論理レジスタ番号を含んだログ４４内のロケーショ
ンを指し示すであろう。Ｐ−リードポインタ１０６（現
在のリードポインタ）は、最も最近のサイクル（現在の
ポイント）の間に変更された論理レジスタ番号を含んだ
ログ４４内のロケーションを指し示すであろう。Ｂ−リ
ード１０７は、現在のサイクルからバックアップ距離離
れて（例えば２０サイクル前）変化させられたレジスタ
を含むロケーションを指し示すのであるから、Ｐ−リー
ドポインタ１０６とＢ−リードポインタ１０７の間に含
まれたロケーションというのは、バックアップポイント
以降に変更された個々の論理レジスタを逐次リストした
ものとなっているであろう。これら２つのポインタ、Ｐ
−リード及びＢ−リードは、明らかなように、各サイク
ルに伴って移され、そのパイプラインをバックアップす
ることが必要となるまで、それらの分離（バックアップ
距離）を保持する。

【００３５】Ｐ−リードポインタ１０６はライトアドレ
ス（ＷＡ）１０６ａとしてログ４４中に入力され、リー
ドアドレス（ＲＡ）１０６ａとしてフリーアドレス４６
に入力される。上に述べたように、論理目的地オペラン
ド１０２、つまり、現在のサイクル内で再書き込みされ
た論理レジスタ数、たとえば加算インストラクションに
従ってであるが、この論理目的地オペランド１０２が、
ライトデータ（ＷＤ）１０２ａとしてログ４４に入力さ
れる。信号表示されたＩＭがログ４４のライトイネイブ
ル（ＷＥ）に対して状態マシーン１２０によって与えら
れると、以下に詳細に説明するように、この論理目的地
オペランド１０２がＰ−リードポインタ１０６によって
指し示されたログ内のロケーションにおいてログ４４中
に書き込まれ、論理レジスタが現在のサイクルで再書き
込みされたことを反映するようログ４４を更新する。

【００３６】同時に、Ｂ−リード１０７はリードアドレ
ス（ＲＡ）１０７ａとしてログ４４中に書き込まれ、そ
してフリーリスト４６への可能な入力としてマルチプレ
クサ１０８の入力へ入力される。このリードアドレス
（ＲＡ）１０７ａの入力に応答して、ログ４４は、本明
細書の例では２０サイクル過去の、バックアップポイン
トで再書き込みされた論理レジスタ数を、リードデータ
（ＲＤ）１０７ｂとして出力する。このリードデータ
（ＲＤ）１０７ｂは、バックアップマップ ４０にライ
トアドレス（ＷＡ）１０７ｂとして入力され、明かなよ
うに、バックアップマップ４０を更新する。

【００３７】フリーリスト４６は、新しい物理ホームと
して使用されることが可能なレジスタファイル２２ロケ
ーションのリストを保持するレジスタファイルである。
もし３２の論理レジスタが存在する場合には、本発明の
実施例では、フリーリスト４６として６４×６レジスタ
ファイルを使用する。これは、フリーリスト４６内に、
論理レジスタ数よりも３２のより多くの物理ホームが存
在することを意味する。３２のより多くのレジスタは任
意のものであり、より多くのあるいはより少ないレジス
タを提供することができる。余分なファイルロケーショ
ンにより、各物理ホームは物理ホーム数−論理レジスタ
数に等しいサイクル数に対して、「エージ」（つまりラ
イト動作で再び用いられることがないということ）する
ことができる。言い換えれば、各サイクル毎に１つづ
つ、余分な物理ホームを利用することができ、各サイク
ルにおいて、物理ホームの前の余分な物理ホーム数に等
しいサイクル総数に対しては、オーバライトしなければ
ならないということである。

【００３８】フリーリスト４６をアドレス指定する４つ
のポインタが存在する。これらは、Ｐ−リード１０６、
Ｐ−ライト１０９、Ｂ−リード１０７及びＢ−ライト１
１０ポインタである。Ｐ−リード１０６及びＰ−ライト
１０９ポインタは、本明細書の例では３２のロケーショ
ンに分離されている。同様に、Ｂ−リード１０７及びＢ
−ライト１１０ポインタは、３２のロケーションに分離
されている。一般に、Ｐ−リード及びＰ−ライトポイン
タ（それに、Ｂ−リード及びＢ−ライトポインタ）は、
物理ホーム数−論理レジスタ数に等しいロケーション数
によって分離される。Ｐ−リード及びＢ−リードポイン
タ（それに、Ｐ−ライト及びＢ−ライトポインタ）は、
ロケーションのバックアップ時間分、例えば２０ロケー
ションによって分離されている。Ｐライトポインタが、
Ｐリードポインタから２つ離れたもののベキ乗であるよ
うな数の場合には、他方のポインタの２ビットのベキ乗
だけ変化させることにより、いづれか一方のポインタを
使用して他方のポインタを発生することができる。Ｂ−
ライトポインタがＢ−リードポインタから２つ離れたも
ののベキ乗である場合にも同じことである。

【００３９】これらの４つのポインタで注意してもらい
たいことは、フリーリスト４６を表示するために使用さ
れるＰ−リードポインタ１０６とＢリードポインタ１０
７が、最も高いオーダビットがログ４４を表示するため
に使用されることを除いて、ログ４４を用いて使用され
るポインタと同一であることである。なぜなら、このロ
グは３２×５レジスタであり、フリーリスト４６は６４
×６レジスタだからである。

【００４０】Ｐ−ライトポインタ１０９はライトアドレ
ス（ＷＡ）としてフリーリスト４６に入力される。上で
述べたように、マルチプレクサ１０５の出力１０２ｄは
ライトデータ（ＷＤ）としてフリーリスト４６に入力さ
れる。ＩＭ信号はフリーリスト４６のライトイネイブル
（ＷＥ）に与えられる。このＩＭ信号が主張された場
合、マルチプレクサ１０５の出力１０２ｄからなる物理
ホーム数は、Ｐ−ライトポインタライトアドレス（Ｗ
Ａ）１０９ａによって表示されたロケーションにおい
て、フリーリスト４６中に書き込まれる。同時に、Ｐ−
リードリードアドレス（ＲＡ）１０６ａとして入力され
たＰ−リードポインタ１０６は、物理ホーム内で加算イ
ンストラクションに従って第１及び第２オペランドの合
計を記憶するに使用するための、Ｐ−リードリードアド
レス（ＲＡ）によって表示された物理ホーム目的地オペ
ランド１０６ｂの数をフリーリスト４６からアクセスす
る。Ｐ−リード及びＰ−ライトポインタは、例えば３２
といった多数のロケーションによって分離されているの
で、Ｐ−リードポインタ１０６の先頭、つまりＰ−リー
ドアドレス（ＲＡ）１０６ａに応答してフリーリスト４
６によって出力された物理ホームオペランド１０６ｂ
は、３２サイクルに対して使用された物理ホームを表
す。３２のサイクルは、特定のインストラクションに関
連するトラップ状態がパイプラインによって知覚される
前に発生した２０サイクル遅延の前のサイクル数であ
る。故に、３２サイクルの間に書き込まれなかった物理
ホームは、バックアップしなければならないデータを含
まない。なぜなら、その物理ホームは最後に書き込まれ
たからである。出力１０６ｂはこのように、加算インス
トラクションの総計に対するマップインストラクション
物理ホームとしてレジスタファイル２２に対して送信さ
れる。この物理目的地オペランド番号１０６ｂもまた、
ライトデータ（ＷＤ）として予報マップ４２に入力され
る。論理目的地オペランド番号１０２は、１サイクル遅
延の後、ラッチを経由し、予報マップへ向けてライトア
ドレス（ＷＡ）１０２ａ’として入力され、そうしてＩ
Ｍ Ｄ信号がサイロ(silo)１２３によって出力され、予
報マップ４２のライトイネイブル（ＷＥ）に与えられた
時に、物理ホーム目的地オペランド番号１０６ｂ’が、
これもまたラッチ１２６を通じて１サイクル遅延させら
れているのであるが、論理目的地オペランド１０２の番
号によって表示された予報マップ４２内のロケーション
において書き込まれる。予報マップ４２を更新するため
のライト動作は、１サイクル遅延させられる。なぜな
ら、各々の現在のサイクルの間、論理目的地オペランド
１０２はまた、上で述べたリード動作でも用いられるか
らである。言い換えれば、予報マップ４２の論理目的地
オペランド１０２によって表示されたロケーションが、
論理目的地オペランド１０２を用いてライトアドレスと
して更新される前に、論理目的地オペランド１０２によ
って表示されたデータが、現在のサイクルにおいて、ま
ずリードデータとして出力されるということである。こ
の方法で、予報マップ４２は物理ホーム目的地オペラン
ド１０６ｂの使用を反映するよう更新され、論理目的地
オペランド１０２の番号によって参照され、論理レジス
タ内に記憶された総計値を記憶する。

【００４１】更に、Ｂリードポインタ１０７ａがマルチ
プレクサ１０８の出力となるよう選択され、もしトラッ
プイベントが存在しなければ、リードアドレス（ＲＡ）
として使用され、バックポイントにおいて、２０サイク
ル過去のデータを記憶ために使用された物理ホーム番号
を含むフリーリスト４６内のロケーションを表示する。
この物理ホーム番号は、ライトデータ（ＷＤ）としてバ
ックアップマップ４０に入力されたリードデータ（Ｒ
Ｄ）１０８ｂとして、フリーリスト６によって出力され
る。ログ４４内のＢ−リードポインタリードアドレス
（ＲＡ）１０７ａによって表示されたリードデータ（Ｒ
Ｄ）１０７ｂは、ライトアドレスとしてバックアップマ
ップ４０に入力される。ＩＭ ＢＰ信号がサイロ１２４
によって出力され、そしてバックアップマップ４０のラ
イトイネイブル（ＷＥ）に与えられた場合には、バック
アップポイントにおいてオーバライトされた論理レジス
タの番号を表している、ライトデータ１０７ｂによって
表示されたバックアップマップ４０内のロケーション
に、バックアップポイントにおいて用いられた物理ホー
ムの番号を表しているリードデータ（１０８ｂ）が記憶
される。この動作はバックアップマップ４０を更新す
る。

【００４２】バックアップマップ４０、予知マップ４２
及び、有効ビットレジスタ４３は各々、ライトアドレス
入力（ＷＡ）１０７ｂ、１０２ａ’、１０２ａ’のそれ
ぞれが、リードアドレス（ＲＡ）入力１００ａ、１０１
ａ、１０２ａそれぞれに等しい場合には常にライトスル
ー動作が与えられるよう配列されている。こうして、場
合によっては、ライトアドレス１０７ｂ、１０２ａ’、
１０２ａと等しい特定のリードアドレス１００ａ、１０
１ａ、１０２ａによってフェッチされたリードデータよ
りはむしろ、ライトデータ（ＷＤ）１０８ｂ、１０６
ｂ’、１５０は、場合によってはリードデータ１００
ｂ、１０１ｂ、１０２ｂ；１００ｃ、１０１ｃ、１０２
ｃ；１０３ａ、１０４ａ、１０５ａとして出力される。

【００４３】レジスタマップ１８の更新動作を適切なも
のとするため、これらのポインタは、トラップイベント
が発生するまでマルチプレクサとプラス１加算器を使用
して、各サイクルで増加される。トラップイベントが発
生すると、トラップ論理３２は、これから述べるよう
に、マルチプレクサの選択ラインを制御し、バックアッ
プポイントへのパイプラインのバックアップに影響を与
える。

【００４４】最後に、Ｂ−リードポインタ１０７ａがマ
ルチプレクサ１１１の個々の入力及びプラス１加算器１
１３に入力される。プラス１加算器１１３の出力は、マ
ルチプレクサ１１１の他の入力に入力される。マルチプ
レクサ１１１の出力は、現在のサイクルで使用されるＢ
−リードポインタ１０７を与える。同様に、Ｐ−リード
ポインタ１０６ａは、マルチプレクサの個々の入力及び
プラス１加算器１１４の入力に入力される。プラス１加
算器１１４の出力は、マルチプレクサ１１２の他の入力
に入力される。更に、Ｂ−リードポインタ１０７ａはま
た、マルチプレクサ１１２の第３の入力に入力される。
マルチプレクサ１１１の出力は、パイプライン動作の現
在のサイクルで使用されるＰ−ポインタ１０６を与え
る。同様に、Ｐ−ライトポインタ１０９は、マルチプレ
クサ１１６の個々の入力及びプラス１加算器１１８の入
力に入力される。プラス１加算器１１８の出力は、マル
チプレクサ１１６の他の入力に入力される。マルチプレ
クサ１１６の出力は、現在のサイクルで使用されるＰ−
ライトポインタを与える。

【００４５】Ｂ−ライトポインタ１１０は、マルチプレ
クサ１１５の個々の入力及びプラス１加算器１１７の入
力に入力される。プラス１加算器１１７の出力は、マル
チプレクサ１１５の他の入力に入力される。Ｂ−ライト
ポインタ１１０はまた、マルチプレクサ１１６の第３の
入力に入力される。マルチプレクサ１１５の出力は、現
在のサイクルで使用されるＢ−ライトポインタ１１０を
与える。

【００４６】故に、トラップイベントが発生するまで
は、各サイクルに対して、個々のプラス１加算器１１
３、１１４、１１７、１１８の出力が、それぞれＢ−リ
ード、Ｐ−リード、Ｂ−ライト及びＰ−ライトして選択
される。トラップのイベントでは、有効ビットレジスタ
４３はトラップ論理３２によって主張された信号１１９
によってフラッシュクリアされる。このように、全ての
有効ビットがクリアされ、有効ビットレジスタ４３の出
力１０３ａ、１０４ａ、１０５ａはマルチュプレクサ１
０３〜１０５によってそれぞれ、出力として、バックア
ップマップ４２の１００ｂ、１０１ｂ、１０２ｂ出力信
号を選択するであろう。これはすぐに、パイプライン動
作でのバックアップポイントとしての、個々の論理レジ
スタの物理ホーム番号を与えるであろう。

【００４７】トラップイベントの時は、Ｐ−リードポイ
ンタ１０６は、マルチプレクサ１１２のＢ−リードポイ
ンタ入力を選択することによってＢ−リードポインタ１
０７の値にセットされる。また、Ｐ−ライトポインタ１
０９の値は、マルチプレクサ１１６に対してＢ−ライト
ポインタ入力を選択することによってＢ─ライトポイン
タ１１０の値にセットされる。更に、トラップ論理３２
は、マルチプレクサ１０８のＢ−ライトポインタ１１０
を選択し、トラップイベントが起きた時のサイクルにお
いてフリーリスト４６に対するリードアドレス１０８ａ
としてＢ−ライトポインタ１１０を利用する。これは、
ログ４４及びフリーリスト４６をバックアップし、バッ
クアップポイントから進行するようバックアップマップ
４０及び予報マップ４２を更新し続ける。

【００４８】インストラクションの実行が、バックアッ
プポイントから「正しい」パスに沿って続けられると、
Ｐ−リード及びＰ−ライトポインタ１０６、１０９だけ
が、マルチプレクサ１１２、１１６ぞれぞれによる出力
に対してプラス１加算器１１４、１１８それぞれの出力
を再び選択することにより、各サイクルで増加される。
Ｐ−リードポインタ１０６がＢ−リードポインタ１０７
からバックアップ距離だけ離れた場合には、Ｂ−リード
ポインタ１０７としてプラス１加算器出力１１３を選択
することにより、Ｂ−リードポインタ１０７は再び各サ
イクルで増加される。同様に、Ｐ−ライトポインタ１０
９がＢ−ライトポインタ１１０からバックアップ距離だ
け離れた場合には、Ｂ−ライトポインタ１１０としてプ
ラス１加算器１１７を選択することにより、Ｂ−ライト
ポインタ１１０は各サイクルで再び増加される。

【００４９】マルチプレクサ１１１、１１２、１１５、
１１６の選択ライン制御をこれから述べる。論理レジス
タに書き込むインストラクションだけがマップされる。
こうして、状態マシーン１２０には、インストラクショ
ンのＯＰコードからのインストラクションタイプが与え
られ、ライト動作が発生するかどうか、つまり、論理レ
ジスタ番号が書き込まれるかどうかということは、特定
の論理目的地オペランド１０２にあるかどうかを判断す
ることができる。もしライト動作が発生した場合には、
状態マシーン１２０は状態にエンターし、論理レジスタ
が特定された時に論理１信号を出力する。この論理１信
号は、マルチプレクサ１１２、１１６それぞれによる出
力に対してプラス１加算器１１４の出力を選択し、Ｐ−
リード及びＰ−ライトを増加させる。この状態マシーン
１２０はまた、論理１をサイロ１２１中に入力する。こ
のサイロ１２１は、本明細書の例では２０サイクル長の
バックアップ時間である。このように、サイロ１２１の
出力はマルチプレクサ１１１、１１５の選択ラインを制
御し、マルチプレクサ１１１、１１５による出力に対し
てプラス１加算器１１３、１１７の出力を選択し、Ｂ−
リード及びＢ−ライトポインタをそれぞれ増加し、こう
して２０サイクル後、Ｂ−リード及びＢ−ライトポイン
タをバックアップ距離において増加する。

【００５０】実行すべきインストラクションが論理レジ
スタに対するライト動作を含まない場合には、この状態
マシーン１２０は状態にエンターし、論理０を出力す
る。この論理０出力は、マルチプレクサ１１２、１１６
それぞれのＰ−リード１０６及びＰ−ライト１０９入力
を選択し、前のサイクルとして同一のＰ−リード１０６
及びＰ−ライト１０９番号を出力する。状態マシーン１
２０はまた、論理０をサイロ１２１に入力し、Ｂ−リー
ドポインタ及びＢ−ライトポインタ動作に影響を与え、
それ故、２０サイクル後、マルチプレクサ１１１、１１
５それぞれに対してＢ−リード及びＢ−ライト入力を選
択する。

【００５１】このように、状態マシーン１２０は、Ｐ−
リード及びＰ−ライトポインタの制御を反映しているが
２０サイクル遅延しているようなＢ−リード及びＢ−ラ
イトポインタを制御するため、各サイクルで論理１ある
いは０をサイロ１２１中に入力する。サイロ１２１は、
トラップイベントが発生した場合にはトラップ論理３２
によってクリアされ、そうしてトラップイベントの後の
２０サイクルの間は０がサイロ１２１によって出力さ
れ、Ｐ−リード及びＰ−ライトポインタがバックアップ
ポイントから２０サイクル増加するまでＢ−リード及び
Ｂ−ライトポインタが増加するのを防ぐのである。

【００５２】状態マシーン１２０はまた、上で述べたよ
うに状態マシーン１２０が論理１を出力する各サイクル
でＩＭ信号を出力するよう構成されており、こうしてロ
グ４４及びフリーリスト４６の各々のライトイネイブル
は、マルチプレクサ１０５によってログ４４ロケーショ
ンとフリーリスト４６ロケーションに書き込まれるもの
としてそれぞれ与えられ、Ｐ−リードライトアドレス１
０６ｂとＰ−ライトライトアドレス１０９ａぞれぞれに
よって特定された、論理目的地オペランドライトデータ
１０２ａ及び物理ホームライトデータ１０２ｄを引き起
こす。状態マシーン１２０が論理０を出力しているサイ
クルの間は、Ｐ−リードとＰ−ライトポインタは増加さ
れず、ＩＭ信号は主張されない。

【００５３】状態マシーン１２０によるＩＭ信号出力は
また、個々の２つのサイロ１２３、１２４に入力され
る。サイロ１２３は１サイクル長であるため、サイロ１
２３の出力は、ＩＭ信号の主張の後の１サイクルについ
て、予報マップ４２のライトイネイブルに対してＩＭ
Ｄ信号入力を構成し、ライトデータ１０６ｂ’の予報マ
ップ中への書き込みを可能にする。サイロ１２４は２０
サイクル長であるため、サイロ１２４の出力は、対応す
るＩＭ信号の主張の後のバックアップ時間につき、つま
り本明細書の例では２０サイクルにつき、バックアップ
マップ４０のライトイネイブルポートに対してＩＭ Ｂ
Ｐ信号入力を構成する。サイロ１２４はトラップ論理３
２によってトラップイベントを解決するであろう。サイ
ロ１２１への出力は、第２サイロ１２４の代わりにＩＭ
ＢＰ信号として使用され得る。

【００５４】更に、ＩＭ Ｄ信号は有効ビットレジスタ
４３のライトイネイブル（ＷＥ）に与えられ、このライ
トアドレス１０２ａ’は有効ビットレジスタ４３のライ
トアドレス入力に与えられる。論理１を含むレジスタ１
５０は有効ビットレジスタ４２のライトデータ入力に結
合される。こうして、ライトアドレス（ＷＡ）１０２
ａ’によって特定された有効ビットは各ライト動作の後
に有効にセットされ、予報マップ４２を更新する。

【００５５】マルチプレクサ１１２、１１５、１１６を
制御するための第２の設計として、Ｅ−ＢＯＸ１３に送
信された全てのサイクルがフリーリストのレジスタを、
ＮＯＰインストラクションでさえも、使いきっているよ
うなパイプラインを仮定する。レジスタマップ１８は各
サイクルで使用される。この動作モードでは、Ｅ−ＢＯ
Ｘ１３は論理レジスタ（例えばＲ３１）を用い、そして
書き込まれた時は結果は捨ててしまうであろう。このレ
ジスタはＮＯＰインストラクションの発生の間に書き込
まれた（何回もマップされた）ものである。

【００５６】マルチプレクサ１１１、１１２、１１５、
１１６を制御するための第３の設計は、発生されたイン
ストラクションをマップするだけというものである。Ｎ
ＯＰインストラクションが発生してもマッピングは行わ
れない。この設計もまた、バックアップ時間長のサイロ
を必要とする。このサイロはＰ−リードが処理された時
にロードされる。発生したインストラクションをレジス
タマップ１８が処理している場合、Ｐ−リードはＰ−リ
ード＋１に増やされ、１がサイロ中に書き込まれる。さ
もなければ、０がサイロ中に書き込まれる。

【００５７】Ｂ−リード処理は初めに述べた実施例のよ
うにサイロ１２１の出力によって制御され、そして０が
サイロから見つかった時は同一のＢ−リード値を選択す
るであろう。このサイロは、マシーンがトラップイベン
トによってバックアップした時にクリアされる。レジス
タマップ１８の動作例を以下に述べる。インストラクシ
ョンがＩ−バッファ１４からレジスタマップ１８に送信
され、このインストラクションが「ａｄｄ Ｒ１，Ｒ２
−＞Ｒ７」であると仮定する。このインストラクション
により、Ｅ−ＢＯＸ１３は論理レジスタＲ１とＲ２の内
容を足し合わせ、この結果生じた値を論理レジスタＲ７
中に配置する。インストラクションがレジスタマップ１
８に到達すると、論理レジスタＲ１、Ｒ２及びＲ７これ
ら３つの全てに対する物理ホームが前に述べたバックア
ップマップ４０及び予報マップ４２の両方から調査され
る。予報マップ４２内の有効ビット４３の状態は、調査
されている個々のレジスタに対してチェックされる。有
効ビットレジスタ４３内で有効ビットがセットされてい
る場合には、適当なマルチプレクサ１０３、１０４、１
０５の制御を通じて、正しい物理ホームが予報マップ４
２から選ばれるであろう。この正しい物理ホームは、バ
ックアップマップ４０により、有効ビットがセットされ
ていない個々の論理レジスタに対して示されるであろ
う。

【００５８】インストラクションのために読み出されて
いる論理レジスタ（この例ではＲ１とＲ２）内の値は、
バックアップマップ４０と予報マップ４２を使用するこ
とによって認識されたレジスタファイル２２内の物理ホ
ームにある。読み出された論理レジスタに対するマッピ
ングはそれと同じものを残す。しかしながら、書き出さ
れた論理レジスタ（この例で言えば７）には新しい物理
ホームがマップされなければならため、論理レジスタ内
の古い値は少なくともバックアップ時間間隔の間はオー
バライトされはしないであろう。

【００５９】書き込まれた論理レジスタをマップするた
め、以下の動作が発生する。この論理レジスタ番号１０
２はＰ−リード１０６によって指し示されたロケーショ
ンにおいてログ４４内に記憶されるであろう。この論理
レジスタは論理的にオーバライトされる。論理レジスタ
Ｒ７の現在の物理ホーム１０２ｂあるいは１０２ｃ（バ
ックアップマップ４０あるいは予報マップ４２から得ら
れた）がＰ−ライト１０９により指し示されたロケーシ
ョンにおいてフリーリスト４６中に記憶される。これは
エージング処理を開始する。この物理ホームは、物理ホ
ーム数−論理レジスタ数に等しいサイクル数の後に再利
用され、この時このエントリは、フリーリスト４６内の
Ｐリード１０６によって指し示されるであろう。

【００６０】論理レジスタＲ７の新しい物理ホームは、
Ｐ−リード１０６によって指し示されたロケーションに
おいてフリーリスト４６から得られ、これはＰ−ライト
１０９の後の３２ロケーションである。論理レジスタＲ
７に対するこの新しい物理ロケーションはその後、論理
レジスタ番号Ｒ７によって表示された適当なロケーショ
ンにおいて予報マップ４２中に記憶される。有効レジス
タ４３内のそれに対応する有効ビットがセットされる。
上で述べたように、ライトデータとして有効ビットレジ
スタ４３に論理１値を絶えず出力するよう、デバイス１
５０が与えられる。論理目的値オペランドリードアドレ
ス（ＲＡ）１０２ａはまた、ライトアドレス（ＷＡ）と
して有効ビットレジスタ４３に入力され、これにより、
各サイクルで個々のリードアドレス１０２ａによって表
示された予報マップロケーションに対する有効ビットが
セットされる。

【００６１】各サイクル毎に、オーバライトされている
論理レジスタのための、変更されている物理ホーム１０
２ｄが、フリーリスト４６内に配置し戻され、３２サイ
クルのためにエージする。更に、この物理ホームは、新
しい物理ホーム１０６ｂによって予報マップ４２内の論
理レジスタのために再配置され、フリーリスト４６から
ライトデータ（ＷＤ）１０６ｂとして選ばれる。この新
しい物理ホーム１０６ｂはすでに３１サイクルをエージ
している。

【００６２】これと同時に、データを記憶するために使
用された論理レジスタがマッピングされ、バックアップ
マップ４０は１サイクル分の変化によって新しいバック
アップ状態に更新されなければならない。これは以下の
動作によって達成される。１バックアップ時間前に書き
込まれた論理レジスタが、Ｂ−リード１０７の値を用い
てログをアドレス指定することによって認識される。現
在のサイクルの前のバックアップ時間に、書き込まれた
この論理レジスタは新しい物理ホームに与えられる。こ
の新しい物理ホームは、Ｂ−リード１０８ａでフリーリ
スト４６を表示することによってフリーリスト４６から
読み出される。１バックアップ時間前に論理レジスタに
割り当てられ、そして今フリーリスト４６から読み出さ
れた新しい物理ホーム１０８ａは、２０サイクル前にオ
ーバライトされた論理レジスタ番号に対応し、リードデ
ータ１０７ｂによって表示されたロケーションにおい
て、バックアップマップ４０中に書き込まれる。

【００６３】概して言えば、１バックアップ時間前に変
更された論理レジスタはログ４４内にあり、論理レジス
タに対して１バックアップ時間前に割り当てられた新し
い物理ホームはフリーリスト４６にある。そしてバック
アップ時間において論理レジスタに対して割り当てられ
たこの新しい物理ホームは、正しい論理レジスタ番号で
バックアップマップ４０によって与えられる。このよう
にしてバックアップマップ４０は、１バックアップ時間
前に書き込まれた論理レジスタに対する物理ホーム内の
変化を反映するであろう。

【００６４】記述されたこれら動作列を注意深く観察す
ると、Ｂリードポインタ及びＢライトポインタに沿った
バックアップマップあるいは、Ｐリードポインタ及びＰ
ライトポインタと相まった予報マップのいづれの状態の
進行も、逆にすることができるということが分かる。こ
れらは逆に進行することが可能である。動作を反対した
い場合は、一般の前進動作で使用したプラス１加算器１
１３、１１４、１１７、１１８と同様の方法でポインタ
を減らさなければならない。

【００６５】上の手続きにより、書き込まれている論理
レジスタにレジスタファイル２２内の新しい物理ホーム
が与えられ、その論理レジスタに割り当てられた古い物
理ホーム内の値は少なくともバックアップ時間である限
りの時間間隔の間は、オーバライトされない。論理レジ
スタに対する物理ホームでの変化は予報マップ４２内に
記憶され、この変化はログ４４内に載せられる。バック
アップマップ４０が、バックアップポイントでの個々の
論理レジスタの物理ホームを正確に反映するように、同
時にバックアップマップ４０は変形され、１バックアッ
プ時間前になされた論理レジスタに対する物理ホームで
の変化を反映する。インストラクションを実行するため
に読み出された２つのレジスタ各々に対する物理ホーム
は、有効ビットを用い、論理レジスタに対する正確な物
理ホームを２つのマップ４０、４２のいづれが含むかを
判断することにより、バックアップマップ４０あるいは
予報マップ４２によって与えられる。

【００６６】この動作列が実行された後、４つのポイン
タ、Ｐ−リード、Ｂ−リード、Ｐ−ライト及びＢ−ライ
トは全て、前に述べたようにプラス１加算器１１３、１
１４、１１７、１１８を使用することによって増加され
る。トラップあるいはバックアップを必要とするような
他の問題が知覚された時は、有効ビットレジスタ４３内
の全ての有効ビットはフラッシュクリアされる。この
「フラッシュクリア動作」により、バックアップマップ
４０はその論理レジスタに対する正しい物理ホーム番号
だけを含むことになる。このように、論理レジスタがイ
ンストラクションの実行で読み出された場合には、その
論理レジスタに対する物理ホームがバックアップマップ
４０から選択されるであろう。

【００６７】たった１つのバックアップ時間だけしか存
在しなければ、有効ビットレジスタ４３内の有効ビット
のフラッシュクリア動作は即座にそのシステムをバック
アップポイントにバックアップするだろう。しかしなが
ら、多くのコンピュータ設計では、１つ以上のバックア
ップ時間が存在する。それゆえ、レジスタマップ１８を
他のバックアップポイントへバックアップすることがで
きるようにする必要がある。これは、１つのサイクルあ
るいはそれ以上の活動の間中レジスタマップ１８をバッ
クアップすることによって行われる。上で示したように
この更新は反転が可能である。

【００６８】Ｐ−リードポインタ及びＢライトポインタ
と相まって、単一のサイクル間にバックアップマップを
バックアップするため、以下の段階が実行される。バッ
クアップマップ４０内で物理ホームが更新された最後の
論理レジスタが、Ｂ−リードポインタを使用することに
よってログ４４から読み出される。それは、バックアッ
プマップ４０内の論理レジスタに対するロケーション内
に記憶された新しい物理ホームであり、きっと正しいに
ものであろう。更新されたこの最後の論理レジスタの現
在の物理ホームは、更新された最後の論理レジスタであ
るログ４４からの一旦決定されたバックアップマップ４
０から読み出される。更新された最後のレジスタの古い
物理ホームはＢ−ライトポインタを使用することによっ
てフリーリスト４６から読み出される。

【００６９】この古い物理ホームは、バックアップマッ
プ４０内の対応する論理レジスタに対する新しい物理ホ
ームを置換する。この時、バックアップマップ４０の状
態が１サイクル分の活動によって回復される（つまりバ
ックアップされる）。上に記述した実施例は、有効ビッ
トを「フラッシュクリア」し、Ｐ−リードをＢ−リード
に、Ｐ−ライトをＢ−ライトにセットすることにより、
早急に、つまり１サイクル内に、到達可能な１バックア
ップ時間に対して提供したものである。他のバックアッ
プポイントに到達するため、レジスタ１８は、１サイク
ル分の活動を同時にバックアップされることができる。

【００７０】付加的な中間バックアップマップ、関連す
る有効ビット、及び対応するリード及びライトポインタ
により、本発明のレジスタマップを１バックアップ時間
以上早く到達するように発生することができる。上に記
述した実施例はバックアップマップ４０と同様に、予報
マップ４２及びそれに関連する有効ビット４３を持つ。
さらに、Ｐ−リード、Ｐ−ライト、Ｂ−リード及びＢ−
ライトポインタがある。中間バックアップポイントを付
加するため、中間の付加即ちＩバックアップマップ、Ｉ
Ｂ−リード及びＩＢ−ライトポインタと同様な関連する
Ｉバックアップ有効ビット構造が必要である。同様にし
て、さらに多くの中間バックアップポイントを付加的な
マップとポインタを用いて付加することができる。論理
レジスタの現在の物理ホームを選択することによって、
バックアップマップ、Ｉバックアップマップ及び予報マ
ップ内のレジスタを調査することが必要となる。

【００７１】予報マップのエントリに関連する有効ビッ
トがＯＮである場合、予報マップは論理レジスタの現在
の物理ホームを特定する。予報マップのエントリに関連
する有効ビットがＯＦＦであるが、Ｉバックアップ有効
ビット構造内の有効ビットはＯＮである場合には、その
Ｉバックアップマップは論理レジスタ内の現在のホーム
を特定する。有効ビットのいづれもがＯＮではない場合
には、バックアップマップは論理レジスタの現在のホー
ムを特定する。

【００７２】パイプラインを中間のバックアップポイン
トにバックアップするとしても、単に予報マップに関連
する有効ビットを「フラッシュバック」し、Ｐ−リード
をＢ−リードに等しく、Ｐ−ライトをＩＢ−ライトに等
しくセットすることが必要なだけである。中間バックア
ップポイントから続けて処理する時は、Ｐ−リード及び
Ｐ−ライトポインタは処理された各サイクルの間中進行
し、ＩＢ−リード及びＩＢ−ライトポインタから中間バ
ックアップ距離だけ離間するまで前方に動く。ＩＢ─リ
ード及びＩＢ−ライトポインタは増加を開始する。同様
に、この中間バックアップは、Ｐ−リードとＰ−ライト
ポインタをＢ−リードとＢ−ライトからのバックアップ
距離より小さい距離だけ後方に動かすので、Ｂ−リード
及びＢ−ライトはＢ−リード及びＢ−ライトからの完全
なバックアップ距離を進むまで進行を中止するであろ
う。

【００７３】パイプラインをバックアップポイントまで
バックアップするには、予報マップとＩバックアップマ
ップの両方に関連した有効ビットを「フラッシュクリ
ア」する必要がある。処理がバックアップポイントから
続く時は、Ｐ−リード及びＰ−ライトポインタは処理さ
れた各サイクルを増加し、ＩＢリード及びＩＢ−ライト
ポインタから中間バックアップ距離だけ離間するまで前
方に動く。その後ＩＢ−リード及びＩＢ−ライトポイン
タは増加を始めるであろう。処理が続き、Ｐ−リード及
びＰ─ライトポインタがＢ−リード及びＢ−ライトから
完全なバックアップ距離だけ進行した時には、Ｂ−リー
ド及びＢ−ライトポインタは増加し始めるであろう。

【００７４】Ｐ−リードポインタがＩＢ−リードから完
全な中間距離であり、且つ処理が続いている場合には、
物理ホームの記述を現在のポイントの後の中間距離に保
持するようＩバックアップマップは更新されなければな
らない。この更新には、ポインタＩＢ−リードを使用し
てインデックスとしてログを読み出すことによって、適
切な時間前に中間バックアップ距離が書き込まれた論理
レジスタを読み出すことが必要である。論理レジスタに
割り当てられた物理ホームは、ポインタＩＢ−リードを
使用してインデックスとしてフリーリストを読み出すこ
とによって得られる。このＩバックアップマップは、ロ
グからの論理レジスタ番号をアドレスとして使用し、フ
リーリストからの物理ホームリードをデータとして使用
することによって書き込まれる。更に、ログから読み出
された論理レジスタ番号によってアドレス指定されたＩ
バックアップ有効ビット内の有効ビットがＯＮにセット
される。

【００７５】レジスタマップ器にさらにバックアップポ
イントを加えても、書き込まれた論理レジスタをマップ
するために使用する動作に影響は与えない。実行される
バックアップは２種類ある。１つは既に記述したもので
あり、それは予報パスが正しくないものである。言い換
えれば、誤ったインストラクション列が後に続くもので
ある。この状況では、有効ビットレジスタ４３のフラッ
シュクリア動作とバックアップマップ４０の使用によ
り、論理レジスタの正しい値を使用し、バックアップポ
イントで開始することによって、正しいインストラクシ
ョン列を実行することが可能となる。

【００７６】バックアップのもう一方の種類は、正確な
インストラクション列が続いているが、誤ったデータが
使用された時、例えばデータキャッシュリードミヅが発
生したような時に実行されるものである。このような状
況では、例えば正しいデータがＤ−キャッシュ２６中に
ロードされた後に、マップインストラクションが単にリ
プレイバッファ２０からやり直され、バックアップポイ
ントから始まるだけである。サイロ１２１はインストラ
クションをやり直している間は据え置かれる。

【００７７】本発明は、パイプライン結合されたコンピ
ュータに対するレジスタマッピング方法及び装置を与え
る。これは論理レジスタの正確な物理ホームを特定する
が、レジスタマップを実行するのに必要とされる論理ゲ
ート数により安価なままである。現在のサイクルの前の
サイクルから最大バックアップポイントまでのいづれか
のサイクルにおける論理レジスタに対する物理ホーム
が、本発明によって与えられる。またそれは、フラッシ
ュクリーア動作機能を提供し、１サイクルで特定のバッ
クアップポイントにバックアップする。

【図面の簡単な説明】

【図１】図１は、本発明の実施例にしたがって構成され
たコンピュータパイプラインを示す。

【図２】図２は、本発明に従って構成され、図１のコン
ピュータパイプラインで使用されるレジスタマップの実
施例のブロック図を示す。

【符号の説明】

２２ レジスタファイル ４２ 予報マップ ４３ 有効ビットレジスタ ４４ ログ

フロントページの続き (56)参考文献 特開 昭61−136132（ＪＰ，Ａ) 欧州特許出願公開301220（ＥＰ，Ａ)

Claims (9)

【特許請求の範囲】
1. 【請求項１】 コンピュータパイプラインを通じて処理
   されたインストラクションの実行で使用されるｍ論理レ
   ジスタをマッピングするための装置において、 値を記
   憶するためにｍ論理レジスタの物理ホームであるｎロケ
   ーション（ｎ＞ｍ）を有するレジスタファイルと、 前記レジスタファイルと結合され、入力としてインスト
   ラクションを受け、出力としてレジスタファイルに対し
   てマップインストラクションを発生するレジスタマップ
   とを備え、 前記レジスタマップは、 その各々がレジスタファイルロケーションを含む多数の
   ロケーションｐを含み、どの前記レジスタファイルロケ
   ーションが現在のサイクルで使用するためフリーである
   かを示すフリーリストと、 ｍ論理レジスタのどれが現在のサイクルより前のｔサイ
   クルの各々において変更されたかということを逐次リス
   トするログと、 ｎ物理ホームのｍをバックアップポイントにおいてｍ論
   理レジスタに関連させるマップを含み、前記バックアッ
   プポイントは、現在のサイクルより前の予め選択された
   数のサイクルであり、前記予め選択された数は、ｔに等
   しいか、またはそれより小さいようなバックアップマッ
   プと、 ｎ物理ホームのｍを現在のポイントにおいてｍ論理レジ
   スタに関連させるマップを含む予報マップと、 前記フリーリスト、ログ、バックアップマップおよび予
   報マップの各々に結合され、前記レジスタマップへのイ
   ンストラクション入力を受け、前記フリーリスト、ロ
   グ、バックアップマップおよび予報マップを保持し、前
   記ログの逐次リストを使用してバックアップマップが保
   持されるようにし、前記レジスタマップによってマッピ
   ングされたインストラクション出力を発生するようなレ
   ジスタマップコントロール装置とを備えることを特徴と
   する装置。
2. 【請求項２】 請求項１記載の装置において更に、レジ
   スタをマッピングする際に、論理レジスタと関連した物
   理ホームがバックアップマップと予報マップのどちらか
   ら得られるべきかを示す有効ビットの組みを備える装
   置。
3. 【請求項３】 コンピュータパイプラインで処理される
   インストラクションのためにレジスタファイル内に含ま
   れたｎ物理ホームに対するｎ論理レジスタのマッピング
   を保持する方法において、 現在のサイクル中に、レジスタマップ内にマップされる
   ｍ論理レジスタの１つの少なくとも１つのアドレスを指
   定するインストラクションを受け、 レジスタファイル内のどの物理ホームが現在のサイクル
   で使用するためにフリーであるかを示すフリーリストを
   保持し、 前記受け取られたインストラクションの前記少なくとも
   １つのアドレスを前記フリーリストに指示されたフリー
   物理ホームの少なくとも１つへとマッピングし、且つ前
   記フリー物理ホームの前記１つをｍ論理レジスタの対応
   するものと関連させ、 どのｍ論理レジスタが現在のサイクルより前のｔサイク
   ルの各々において変更されたかということをログ内に逐
   次リストしつづけ、 現在のサイクルより前の予め選択された数のサイクルで
   あって、該予め選択された数は、ｔに等しいか、または
   それより小さいようなバックアップポイントにおいて前
   記ｍ論理レジスタの各々に関連した物理ホームをバック
   アップマップに保持するように前記ログを使用し、 個々のｍ論理レジスタの現在のポイントでの物理ホーム
   のマップをバックアップマップに保持し、 所定マップ内に現在のポイントでの個々のｍ論理レジス
   タの物理ホームのマップを保持し、 レジスタをマッピングする際に、特定の論理レジスタと
   関連した物理ホームがバックアップマップと予報マップ
   のどちらから得られるべきかを示す有効ビットの組みを
   保持することを備えることを特徴とする方法。
4. 【請求項４】 請求項３記載の方法において更に、有効
   ビットの組みをフラッシュクリアし、それによって、イ
   ンストラクションストリームをバッキングアップする際
   に論理レジスタに対する正確な物理ホームをバックアッ
   プマップから得るべきことを示す方法。
5. 【請求項５】 請求項３記載の方法において、フリーリ
   ストを保持する段階は、変更された論理レジスタに対す
   る現在の物理ホームをフリーリスト内の第１のロケーシ
   ョンに記憶し、変更された論理レジスタに対する新しい
   物理ホームをフリーリスト内の第２のロケーションに割
   り当てることを含む方法。
6. 【請求項６】 請求項５記載の方法において、フリーリ
   ストを保持する段階は更に、エージされた物理ホームを
   新しい物理ホームとして変更された論理レジスタに対し
   て割り当てる前に、バックアップ時間に等しい時間間隔
   の間中記憶された現在の物理ホームをエージすることを
   含む方法。
7. 【請求項７】 請求項６記載の方法において、予報マッ
   プ内に保持する段階は、変更された論理レジスタに対す
   る新しい物理ホームを、論理レジスタによって表示され
   たロケーションにおいて予報マップ中に記憶することを
   含む方法。
8. 【請求項８】 請求項７記載の方法において、有効ビッ
   トのセットを保持する段階は、変更された論理レジスタ
   に対応する有効ビットをセットすることを含む方法。
9. 【請求項９】 請求項８記載の方法において、バックア
   ップマップ内で保持する段階は、１バックアップ時間前
   に変更された論理レジスタを認識するためにログをアド
   レス指定し、１バックアップ時間前に変更された論理レ
   ジスタに割り当てられた物理ホームをフリーリストから
   認識し、この物理ホームを論理レジスタによって表示さ
   れたロケーションにおいてバックアップマップ中に記憶
   することを含む方法。