JPH0773346B2 - 接合電界効果型固体撮像装置とその駆動方法 - Google Patents
接合電界効果型固体撮像装置とその駆動方法Info
- Publication number
- JPH0773346B2 JPH0773346B2 JP5050309A JP5030993A JPH0773346B2 JP H0773346 B2 JPH0773346 B2 JP H0773346B2 JP 5050309 A JP5050309 A JP 5050309A JP 5030993 A JP5030993 A JP 5030993A JP H0773346 B2 JPH0773346 B2 JP H0773346B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- semiconductor layer
- voltage
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は接合電界効果型固体撮像
装置およびその駆動方法に関する。
装置およびその駆動方法に関する。
【０００２】
【従来の技術】従来の固体撮像装置は、大きく分けてＭ
ＯＳ型固体撮像装置とＣＣＤ型固体撮像装置がある。図
５はＭＯＳ型固体撮像装置の回路図である。この装置は
垂直シフトレジスタ１０１、水平シフトレジスタ１０
２、光ダイオードＰＤ、各光ダイオードの垂直、水平両
走査用に設けられた２個のＭＯＳトランジスタスイッチ
Ｔｖ（垂直），ＴH （水平）、さらに各水平信号線１０
３には、各水平素子読み取り直前に水平信号線１０３を
ビデオバイアスＶR にリセットするトランジスタＴR 、
トランジスタＴR をオンにするためのリセット信号線Ｒ
P さらに各水平映像信号の映像増幅器１０４への入力，
非入力をコントロールするためのスイッチＳｖよりな
る。
ＯＳ型固体撮像装置とＣＣＤ型固体撮像装置がある。図
５はＭＯＳ型固体撮像装置の回路図である。この装置は
垂直シフトレジスタ１０１、水平シフトレジスタ１０
２、光ダイオードＰＤ、各光ダイオードの垂直、水平両
走査用に設けられた２個のＭＯＳトランジスタスイッチ
Ｔｖ（垂直），ＴH （水平）、さらに各水平信号線１０
３には、各水平素子読み取り直前に水平信号線１０３を
ビデオバイアスＶR にリセットするトランジスタＴR 、
トランジスタＴR をオンにするためのリセット信号線Ｒ
P さらに各水平映像信号の映像増幅器１０４への入力，
非入力をコントロールするためのスイッチＳｖよりな
る。
【０００３】次に、この固体撮像装置の動作について述
べる。まず最上段の垂直走査線１０５に垂直シフトレジ
スタ１０１からパルス電圧を与え、最上段のトランジス
タＴｖをすべてオン状態にする。次にトランジスタＴR
をリセット信号ＲP によってオン状態にすることによっ
て、水平信号線１０３の電位をビデオバイアスＶR にセ
ットする。次にトランジスタＴR をオフした後、水平シ
フトレジスタ１０２からの出力によって左端のＭＯＳト
ランジスタＴH を働かせて映像信号を読み出す。ここで
再びトランジスタＴR をオン，オフして、水平信号線１
０３の電位をビデオバイアスＶR にセットする。次に第
１段の左から２個目の画素のトランジスタＴH を働かせ
て映像信号を読み出す。このような操作を右端まで行
い、１段目の映像出力を映像増幅器１０４から得る。次
に垂直シフトレジスタ１０１の出力を第２段目に移し、
第１段と同様の操作を行い、第２段目の出力を得る。こ
のような操作を最下段まで行い、垂直ブランキング期間
後、第１段から全く同じようにして出力信号の読み出し
を行う。以上の操作によって、光ダイオードＰＤへの光
入射によって発生した電子は映像増幅器１０４に送られ
映像信号となる。しかし光によって発生した電子は、光
ダイオード映像増幅器１０４まで、全く増幅されること
なく送られる。
べる。まず最上段の垂直走査線１０５に垂直シフトレジ
スタ１０１からパルス電圧を与え、最上段のトランジス
タＴｖをすべてオン状態にする。次にトランジスタＴR
をリセット信号ＲP によってオン状態にすることによっ
て、水平信号線１０３の電位をビデオバイアスＶR にセ
ットする。次にトランジスタＴR をオフした後、水平シ
フトレジスタ１０２からの出力によって左端のＭＯＳト
ランジスタＴH を働かせて映像信号を読み出す。ここで
再びトランジスタＴR をオン，オフして、水平信号線１
０３の電位をビデオバイアスＶR にセットする。次に第
１段の左から２個目の画素のトランジスタＴH を働かせ
て映像信号を読み出す。このような操作を右端まで行
い、１段目の映像出力を映像増幅器１０４から得る。次
に垂直シフトレジスタ１０１の出力を第２段目に移し、
第１段と同様の操作を行い、第２段目の出力を得る。こ
のような操作を最下段まで行い、垂直ブランキング期間
後、第１段から全く同じようにして出力信号の読み出し
を行う。以上の操作によって、光ダイオードＰＤへの光
入射によって発生した電子は映像増幅器１０４に送られ
映像信号となる。しかし光によって発生した電子は、光
ダイオード映像増幅器１０４まで、全く増幅されること
なく送られる。
【０００４】ＣＣＤ型固体撮像装置においては光電変換
された信号電荷が垂直ＣＣＤレジスタへ送られ、水平レ
ジスタへ転送され映像増幅器へ送られるが、画素に増幅
機能を有していないことはＭＯＳ型固体撮像装置と同様
である。
された信号電荷が垂直ＣＣＤレジスタへ送られ、水平レ
ジスタへ転送され映像増幅器へ送られるが、画素に増幅
機能を有していないことはＭＯＳ型固体撮像装置と同様
である。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来のＭＯＳ型固体撮像装置においては、画素自体に増
幅機能を有していないので、入力光量が小さい低照度の
撮像では、ＭＯＳトランジスタよりなる読み出し回路が
発生する雑音による画質の劣化が著しいという欠点があ
る。
従来のＭＯＳ型固体撮像装置においては、画素自体に増
幅機能を有していないので、入力光量が小さい低照度の
撮像では、ＭＯＳトランジスタよりなる読み出し回路が
発生する雑音による画質の劣化が著しいという欠点があ
る。
【０００６】本発明の目的は、低照度において良好な画
像の得られる接合電界効果型固体撮像装置を提供するこ
とにある。
像の得られる接合電界効果型固体撮像装置を提供するこ
とにある。
【０００７】本発明の他の目的は、このような接合電界
効果型固体撮像装置の駆動方法を提供することにある。
効果型固体撮像装置の駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明による接合電界効
果型固体撮像装置は、Ｎ+ 型半導体基板の表面に設けた
厚さ数μｍのＰ型半導体層と、この半導体層を貫通して
前記Ｎ+ 型半導体基板に届くように水平方向に設けた複
数個の０．５〜１μｍの幅Ｎ+ 領域と、このＮ+ 領域に
よって分離されたＰ型半導体層と前記Ｎ+ 領域との上に
設けたＮ型層と、このＮ型層上の任意の数の等間隔の点
を中心として設けられたＮ+ 層（ソース）と、このＮ+
層を囲みかつ一定間隔を有するＮ+ 層（ドレイン）と、
前記一定間隔の部分に設けたＰ型層と、このＰ型層上に
設けた絶縁膜と更にその上に設けた光透過性電極とによ
り電界効果型トランジスタを形成し、前記Ｎ+ 型半導体
基板に設けられた複数個の０．５〜１μｍ幅のＮ+ 領域
とドレインが接続され、かつ垂直方向に配置された電界
効果トランジスタのソースが固定電位にある抵抗にスイ
ッチを介して結合されている。
果型固体撮像装置は、Ｎ+ 型半導体基板の表面に設けた
厚さ数μｍのＰ型半導体層と、この半導体層を貫通して
前記Ｎ+ 型半導体基板に届くように水平方向に設けた複
数個の０．５〜１μｍの幅Ｎ+ 領域と、このＮ+ 領域に
よって分離されたＰ型半導体層と前記Ｎ+ 領域との上に
設けたＮ型層と、このＮ型層上の任意の数の等間隔の点
を中心として設けられたＮ+ 層（ソース）と、このＮ+
層を囲みかつ一定間隔を有するＮ+ 層（ドレイン）と、
前記一定間隔の部分に設けたＰ型層と、このＰ型層上に
設けた絶縁膜と更にその上に設けた光透過性電極とによ
り電界効果型トランジスタを形成し、前記Ｎ+ 型半導体
基板に設けられた複数個の０．５〜１μｍ幅のＮ+ 領域
とドレインが接続され、かつ垂直方向に配置された電界
効果トランジスタのソースが固定電位にある抵抗にスイ
ッチを介して結合されている。
【０００９】また本発明による接合電界効果型固体撮像
装置の一つの駆動方法は、前記構造の固体撮像装置にお
いて、０電圧を抵抗の固定電圧として与え、かつソース
を囲みかつ一定間隔を有するＮ+ 層（ドレイン）にプラ
ス（例えば約３ボルト）の電位を、光透過性電極に０ボ
ルト近傍の電位を与え、かつＮ+ 型半導体基板の表面に
設けた水平方向に長い一つのＰ型半導体層に負の大きな
電圧（例えば約−５ボルト）を与えて、この領域に一定
間隔の部分に設けたＰ型層から正孔を完全に抜き取って
完全空乏化させると共に、Ｐ型半導体層上に設けたＮ型
層からソースあるいはドレインに電子を完全に抜き取っ
て空乏化させ、次いでＰ型半導体層に前記大きな負の電
圧よりも小さな負の電圧（例えば約−４ボルト）を与
え、次の一定期間、前記の一定間隔の部分に設けたＰ型
層に、入射光によってこのＰ型層および前記Ｐ型半導体
層上に設けたＮ型層で発生した正孔を蓄積し、次の読み
出し期間においては前記Ｐ型半導体層に印加されている
電圧を負の小さな電圧（約−２．５ボルト）として、前
記Ｐ型半導体層上に設けたＮ型層中の最大電位を０ボル
トあるいはそれより少し高くして、ソース−ドレイン間
の前記一定間隔の部分に蓄積された正孔の数に比例した
チャネルの電位をソースから読み出す。
装置の一つの駆動方法は、前記構造の固体撮像装置にお
いて、０電圧を抵抗の固定電圧として与え、かつソース
を囲みかつ一定間隔を有するＮ+ 層（ドレイン）にプラ
ス（例えば約３ボルト）の電位を、光透過性電極に０ボ
ルト近傍の電位を与え、かつＮ+ 型半導体基板の表面に
設けた水平方向に長い一つのＰ型半導体層に負の大きな
電圧（例えば約−５ボルト）を与えて、この領域に一定
間隔の部分に設けたＰ型層から正孔を完全に抜き取って
完全空乏化させると共に、Ｐ型半導体層上に設けたＮ型
層からソースあるいはドレインに電子を完全に抜き取っ
て空乏化させ、次いでＰ型半導体層に前記大きな負の電
圧よりも小さな負の電圧（例えば約−４ボルト）を与
え、次の一定期間、前記の一定間隔の部分に設けたＰ型
層に、入射光によってこのＰ型層および前記Ｐ型半導体
層上に設けたＮ型層で発生した正孔を蓄積し、次の読み
出し期間においては前記Ｐ型半導体層に印加されている
電圧を負の小さな電圧（約−２．５ボルト）として、前
記Ｐ型半導体層上に設けたＮ型層中の最大電位を０ボル
トあるいはそれより少し高くして、ソース−ドレイン間
の前記一定間隔の部分に蓄積された正孔の数に比例した
チャネルの電位をソースから読み出す。
【００１０】また本発明による接合電界効果型固体撮像
装置の他の駆動方法は、前記構造の固体撮像装置におい
て、ゼロ電位を抵抗の固定電圧としてを与え、かつソー
スを囲みかつ一定間隔を有するＮ+ 層（ドレイン）に例
えば約３ボルトの電位を、光透過性電極に０ボルト近傍
の電位を与え、かつＮ+ 型半導体基板の表面に設けかつ
水平方向に伸びた少なくとも一つのＰ型半導体層に負の
大きな電圧（例えば約−５ボルト）を与えて、この領域
に一定間隔の部分に設けたＰ型層から正孔を完全に抜き
取って完全に空乏化させると共に、Ｐ型半導体層上に設
けたＮ型層からソースあるいはドレインに電子を完全に
抜き取って空乏化させ、次いでＰ型半導体層に前記の負
の大きな電圧より絶対値のやや小さい（例えば約−４ボ
ルト）電圧を与え、次に水平方向に伸びたＰ型半導体層
のうち前記の半導体層とは異なった少なくとも一つのＰ
型半導体層に負の大きな電圧（例えば約−５ボルト）を
与えて一定間隔の部分に設けたＰ型層から正孔を、Ｐ型
半導体層上に設けたＮ型層から電子を抜き取って空乏化
させ、次にこのＰ型層に前記の負の大きな電圧より絶対
値のやや小さい（例えば約−４ボルト）電圧を与え、更
に水平方向に伸びたＰ型半導体層のうちこれまでのＰ型
半導体層とは異なった少なくとも一つのＰ型半導体層に
負の大きな電圧（例えば約−５ボルト）を与えて、正孔
と電子を抜き取る操作を行った後、このＰ型半導体層に
前記の負の大きな電圧よりも絶対値のやや小さい電圧を
与え、次いでこのような操作を未だ行っていない任意の
Ｐ型半導体層についても順次このような操作を行い、こ
のような操作が終了したＰ型半導体層上の接合電界効果
型トランジスタのソース，ドレイン間に形成されたＰ型
層から順次、このＰ型層およびＰ型半導体層上に形成さ
れたＮ型層で発生した正孔を蓄積し、次にこの正孔の蓄
積が開始された順にＰ型半導体層に印加されている電圧
を負の小さい電圧（例えば約−２．５ボルト）として、
前記Ｐ型半導体層上に設けたＮ型層の電位を０ボルトあ
るいはそれよりも少し高くして、接合電界効果型トラン
ジスタのソース，ドレイン間に設けられたＰ型層に蓄積
された正孔の数に比例したチャネルの電位を、前記水平
方向に伸びたＰ型半導体層上に形成されている少なくと
も一つ以上の接合電界効果型トランジスタのソースか
ら、垂直信号線を介して抵抗から読み出す。
装置の他の駆動方法は、前記構造の固体撮像装置におい
て、ゼロ電位を抵抗の固定電圧としてを与え、かつソー
スを囲みかつ一定間隔を有するＮ+ 層（ドレイン）に例
えば約３ボルトの電位を、光透過性電極に０ボルト近傍
の電位を与え、かつＮ+ 型半導体基板の表面に設けかつ
水平方向に伸びた少なくとも一つのＰ型半導体層に負の
大きな電圧（例えば約−５ボルト）を与えて、この領域
に一定間隔の部分に設けたＰ型層から正孔を完全に抜き
取って完全に空乏化させると共に、Ｐ型半導体層上に設
けたＮ型層からソースあるいはドレインに電子を完全に
抜き取って空乏化させ、次いでＰ型半導体層に前記の負
の大きな電圧より絶対値のやや小さい（例えば約−４ボ
ルト）電圧を与え、次に水平方向に伸びたＰ型半導体層
のうち前記の半導体層とは異なった少なくとも一つのＰ
型半導体層に負の大きな電圧（例えば約−５ボルト）を
与えて一定間隔の部分に設けたＰ型層から正孔を、Ｐ型
半導体層上に設けたＮ型層から電子を抜き取って空乏化
させ、次にこのＰ型層に前記の負の大きな電圧より絶対
値のやや小さい（例えば約−４ボルト）電圧を与え、更
に水平方向に伸びたＰ型半導体層のうちこれまでのＰ型
半導体層とは異なった少なくとも一つのＰ型半導体層に
負の大きな電圧（例えば約−５ボルト）を与えて、正孔
と電子を抜き取る操作を行った後、このＰ型半導体層に
前記の負の大きな電圧よりも絶対値のやや小さい電圧を
与え、次いでこのような操作を未だ行っていない任意の
Ｐ型半導体層についても順次このような操作を行い、こ
のような操作が終了したＰ型半導体層上の接合電界効果
型トランジスタのソース，ドレイン間に形成されたＰ型
層から順次、このＰ型層およびＰ型半導体層上に形成さ
れたＮ型層で発生した正孔を蓄積し、次にこの正孔の蓄
積が開始された順にＰ型半導体層に印加されている電圧
を負の小さい電圧（例えば約−２．５ボルト）として、
前記Ｐ型半導体層上に設けたＮ型層の電位を０ボルトあ
るいはそれよりも少し高くして、接合電界効果型トラン
ジスタのソース，ドレイン間に設けられたＰ型層に蓄積
された正孔の数に比例したチャネルの電位を、前記水平
方向に伸びたＰ型半導体層上に形成されている少なくと
も一つ以上の接合電界効果型トランジスタのソースか
ら、垂直信号線を介して抵抗から読み出す。
【００１１】なお以上において、基板と各半導体層の導
電型を逆にしてもよく、その場合は印加電圧も逆極性と
なる。
電型を逆にしてもよく、その場合は印加電圧も逆極性と
なる。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本実施例におけるセンサセルの構造を
示す上面図、図２，図３はそれぞれ図１のＡ−Ａ′線断
面図、Ｂ−Ｂ′線断面図である。図４は、このセンサセ
ルを用いた撮像装置の駆動方法を説明するための回路図
である。
説明する。図１は本実施例におけるセンサセルの構造を
示す上面図、図２，図３はそれぞれ図１のＡ−Ａ′線断
面図、Ｂ−Ｂ′線断面図である。図４は、このセンサセ
ルを用いた撮像装置の駆動方法を説明するための回路図
である。
【００１３】まずセンサアレイの画素について説明す
る。
る。
【００１４】Ｎ+ 半導体基板２０１の表面には厚さ数ミ
クロンのＰ型半導体層２０２が設けられている。この領
域は接合電界効果型トランジスタ（Ｊｕｎｃｔｉｏｎ
Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以
後ＪＦＥＴと呼ぶ）のゲートの役割をする。以後、この
Ｐ型半導体層２０２を裏面ゲートと呼ぶ。この裏面ゲー
トには、これを垂直方向に分離するために、Ｎ+ 領域２
０３が設けられている。このＮ+ 領域２０３は、裏面ゲ
ートを貫通してＮ+ 型半導体基板２０１に達している。
この結果、裏面ゲートは六角形が水平方向（ＡＡ′方
向）に長くつながったものが複数個垂直方向（ＢＢ′方
向）に並んだ形となる。隣接する長いゲートの間は、Ｎ
+ 領域２０３で分離されている。裏面ゲート２０２の上
にはＮ型層２１２が形成されていて、その一部がＪＦＥ
Ｔのチャネル２０４となる。またＪＦＥＴのソースとな
るＮ+ 層２０５がＮ型層２０４の中央を貫通して設けら
れており、このＮ+ 層２０５から所定間隔を置いてこれ
を囲むようにＪＦＥＴのドレインとなるＮ+ 層２０６が
設けられている。なおこれらのソース２０５およびドレ
イン２０６は、ＡＡ′方向に長い裏面ゲート２０２の上
に等間隔に設けられており、ドレイン２０６は隣り合う
ＪＦＥＴ間で共通となっている。またＪＦＥＴのドレイ
ン２０６は、裏面ゲート２０２を垂直方向に分離するＮ
+ 領域２０３と結合している。
クロンのＰ型半導体層２０２が設けられている。この領
域は接合電界効果型トランジスタ（Ｊｕｎｃｔｉｏｎ
Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以
後ＪＦＥＴと呼ぶ）のゲートの役割をする。以後、この
Ｐ型半導体層２０２を裏面ゲートと呼ぶ。この裏面ゲー
トには、これを垂直方向に分離するために、Ｎ+ 領域２
０３が設けられている。このＮ+ 領域２０３は、裏面ゲ
ートを貫通してＮ+ 型半導体基板２０１に達している。
この結果、裏面ゲートは六角形が水平方向（ＡＡ′方
向）に長くつながったものが複数個垂直方向（ＢＢ′方
向）に並んだ形となる。隣接する長いゲートの間は、Ｎ
+ 領域２０３で分離されている。裏面ゲート２０２の上
にはＮ型層２１２が形成されていて、その一部がＪＦＥ
Ｔのチャネル２０４となる。またＪＦＥＴのソースとな
るＮ+ 層２０５がＮ型層２０４の中央を貫通して設けら
れており、このＮ+ 層２０５から所定間隔を置いてこれ
を囲むようにＪＦＥＴのドレインとなるＮ+ 層２０６が
設けられている。なおこれらのソース２０５およびドレ
イン２０６は、ＡＡ′方向に長い裏面ゲート２０２の上
に等間隔に設けられており、ドレイン２０６は隣り合う
ＪＦＥＴ間で共通となっている。またＪＦＥＴのドレイ
ン２０６は、裏面ゲート２０２を垂直方向に分離するＮ
+ 領域２０３と結合している。
【００１５】またソース２０５とドレイン２０６の間の
チャネル２０４上には、Ｐ領域２０７が形成されてい
る。この領域はＪＦＥＴのゲートとして働く一方、光電
変換蓄積の役目も果たす。このゲート２０７を、表面ゲ
ートと呼ぶことにする。
チャネル２０４上には、Ｐ領域２０７が形成されてい
る。この領域はＪＦＥＴのゲートとして働く一方、光電
変換蓄積の役目も果たす。このゲート２０７を、表面ゲ
ートと呼ぶことにする。
【００１６】またドレイン２０６と表面ゲート２０７の
上には薄い絶縁膜２１０が設けられている。また薄い絶
縁膜２１０の上には、光透過性の電極２１１が設けられ
ている。
上には薄い絶縁膜２１０が設けられている。また薄い絶
縁膜２１０の上には、光透過性の電極２１１が設けられ
ている。
【００１７】ここまでは、垂直方向に分離された一つの
裏面ゲート上に形成された、チャネル領域２０４、ソー
ス２０５、ドレイン２０６、薄い絶縁膜２１０、光透過
電極２１１、および表面ゲート２０７の位置関係につい
て説明してきたが、今まで説明してきた裏面ゲートの上
下にも複数の裏面ゲートがあり、それらの上にもチャネ
ル領域２０４、ソース２０５、ドレイン２０６、絶縁膜
２１０、光透過電極２１１、および表面ゲート２０７が
形成されている。この構造において、ドレイン領域２０
６は垂直方向のＪＦＥＴ間で結合されている。また薄い
絶縁膜２１０膜上には垂直信号線２０９が形成されてお
り、ソース２０５上に形成されたコンタクトホールを介
してソース２０５に接続されている。この例においては
ＪＦＥＴは六角形状をしており、その配列は最稠密六方
構造をしているが、これは一例であり、本発明はこの構
成に限定されないことはいうまでもない。
裏面ゲート上に形成された、チャネル領域２０４、ソー
ス２０５、ドレイン２０６、薄い絶縁膜２１０、光透過
電極２１１、および表面ゲート２０７の位置関係につい
て説明してきたが、今まで説明してきた裏面ゲートの上
下にも複数の裏面ゲートがあり、それらの上にもチャネ
ル領域２０４、ソース２０５、ドレイン２０６、絶縁膜
２１０、光透過電極２１１、および表面ゲート２０７が
形成されている。この構造において、ドレイン領域２０
６は垂直方向のＪＦＥＴ間で結合されている。また薄い
絶縁膜２１０膜上には垂直信号線２０９が形成されてお
り、ソース２０５上に形成されたコンタクトホールを介
してソース２０５に接続されている。この例においては
ＪＦＥＴは六角形状をしており、その配列は最稠密六方
構造をしているが、これは一例であり、本発明はこの構
成に限定されないことはいうまでもない。
【００１８】また図４に示すように垂直信号線２０９
は、スイッチ３０１を介して大きな抵抗３０２につなが
っており、この抵抗３０２の他端は接地電位（０電位）
になっている。またドレイン２０６には、正電位ＶDDが
与えられている。また光透過性電極には、接地電位に近
い電位ＶGGが与えられている。また裏面ゲート２０２に
はパルスφVNが与えられている。
は、スイッチ３０１を介して大きな抵抗３０２につなが
っており、この抵抗３０２の他端は接地電位（０電位）
になっている。またドレイン２０６には、正電位ＶDDが
与えられている。また光透過性電極には、接地電位に近
い電位ＶGGが与えられている。また裏面ゲート２０２に
はパルスφVNが与えられている。
【００１９】次に、この電界効果型固体撮像装置の動作
を説明する。まず単一のセルの動作を説明し、次いでセ
ルの集合体としての固体撮像装置としての動作を説明す
る。
を説明する。まず単一のセルの動作を説明し、次いでセ
ルの集合体としての固体撮像装置としての動作を説明す
る。
【００２０】まず単一のセルの動作を説明する。
【００２１】今、たとえばソース２０５に０ボルト、ド
レイン２０６に３ボルトを与える。
レイン２０６に３ボルトを与える。
【００２２】次いで裏面ゲート２０２に絶対値の大きな
負電圧（−５ボルト程度）を与える。このとき表面ゲー
ト２０７に存在するすべての正孔は、チャネル部分２０
４を通って裏面ゲート２０２に吸収される。またこのと
きチャネル２０４中に存在する全ての電子は、ソース２
０５あるいはドレイン２０６に吸収される。またこのと
き表面ゲート２０７およびチャネル部分２０４の電位は
マイナスになるので、ソース２０５，ドレイン２０６間
で電流は流れない。次に裏面ゲート２０２の電位を少し
高くする（−４ボルト程度）。この電位は、表面ゲート
が正孔の蓄積によって中性になっても、ソース，ドレイ
ン間を電流が流れないような電位である。この電位を、
中間電位と呼ぶ。
負電圧（−５ボルト程度）を与える。このとき表面ゲー
ト２０７に存在するすべての正孔は、チャネル部分２０
４を通って裏面ゲート２０２に吸収される。またこのと
きチャネル２０４中に存在する全ての電子は、ソース２
０５あるいはドレイン２０６に吸収される。またこのと
き表面ゲート２０７およびチャネル部分２０４の電位は
マイナスになるので、ソース２０５，ドレイン２０６間
で電流は流れない。次に裏面ゲート２０２の電位を少し
高くする（−４ボルト程度）。この電位は、表面ゲート
が正孔の蓄積によって中性になっても、ソース，ドレイ
ン間を電流が流れないような電位である。この電位を、
中間電位と呼ぶ。
【００２３】次に、この装置の表面から光をあてると、
表面ゲート２０７で発生した電子正孔対のうち、正孔は
すべて表面ゲート２０７に蓄積され、電子はすべてソー
ス２０５またはドレイン２０６に吸収される。このよう
な光の照射による表面ゲート２０７への電荷の蓄積を終
了した後、裏面ゲート２０２に印加されている電圧を、
負の小さな電圧（−２．５ボルト程度）にする。このと
き、チャネルの電位は表面ゲートに蓄積された正孔数に
比例した電位になる。この電位は正孔数が多い程、正方
向に大きくなる。このチャネル電位は、スイッチ３０１
が閉じていれば（単一セルの場合には３０１は常に閉じ
ていることになる）、映像出力として読み出される。
表面ゲート２０７で発生した電子正孔対のうち、正孔は
すべて表面ゲート２０７に蓄積され、電子はすべてソー
ス２０５またはドレイン２０６に吸収される。このよう
な光の照射による表面ゲート２０７への電荷の蓄積を終
了した後、裏面ゲート２０２に印加されている電圧を、
負の小さな電圧（−２．５ボルト程度）にする。このと
き、チャネルの電位は表面ゲートに蓄積された正孔数に
比例した電位になる。この電位は正孔数が多い程、正方
向に大きくなる。このチャネル電位は、スイッチ３０１
が閉じていれば（単一セルの場合には３０１は常に閉じ
ていることになる）、映像出力として読み出される。
【００２４】次に、セルの集合体である固体撮像装置の
動作を説明する。先に画素の構造についての説明の中
で、本発明による接合電界効果型固体撮像装置において
は水平方向に（図１のＡＡ′方向）に長い裏面ゲートが
垂直方向（図１のＢＢ′方向）に複数個配列しているこ
とを述べた。まずこれらの裏面ゲートのうち最上段（第
１段）のものに大きな負電位（−５ボルト程度）を印加
する。このとき最上段の裏面ゲート２０２上に存在する
全てのＪＦＥＴの表面ゲート２０７から裏面ゲート２０
２へ、表面ゲート中に存在する正孔が流出する。それと
同時に、この表面ゲート２０７上に存在する全てのＪＦ
ＥＴのチャネル領域２０４に存在する電子は、すべてソ
ース２０５あるいはドレイン２０６に流出する。
動作を説明する。先に画素の構造についての説明の中
で、本発明による接合電界効果型固体撮像装置において
は水平方向に（図１のＡＡ′方向）に長い裏面ゲートが
垂直方向（図１のＢＢ′方向）に複数個配列しているこ
とを述べた。まずこれらの裏面ゲートのうち最上段（第
１段）のものに大きな負電位（−５ボルト程度）を印加
する。このとき最上段の裏面ゲート２０２上に存在する
全てのＪＦＥＴの表面ゲート２０７から裏面ゲート２０
２へ、表面ゲート中に存在する正孔が流出する。それと
同時に、この表面ゲート２０７上に存在する全てのＪＦ
ＥＴのチャネル領域２０４に存在する電子は、すべてソ
ース２０５あるいはドレイン２０６に流出する。
【００２５】次に裏面ゲートの電位を、中間電位（−４
ボルト程度）にする。このときこの最上段の裏面ゲート
上にあるすべてのＪＦＥＴの表面ゲート領域は、光電変
換によって発生した正孔を蓄積する。正孔蓄積のメカニ
ズムは、単一セルの場合と同様である。次に第２段目の
裏面ゲートに負の大きな電圧（−５ボルト程度）を印加
したのち、中間電位（−４ボルト程度）を与え、第１段
と同じように光電変換蓄積を行う。以下、最下段まで次
々と裏面ゲートに最初に大きな負電圧（−５ボルト程
度）を与え、次に中間電位（−４ボルト程度）を与えて
光電変換蓄積を開始する。
ボルト程度）にする。このときこの最上段の裏面ゲート
上にあるすべてのＪＦＥＴの表面ゲート領域は、光電変
換によって発生した正孔を蓄積する。正孔蓄積のメカニ
ズムは、単一セルの場合と同様である。次に第２段目の
裏面ゲートに負の大きな電圧（−５ボルト程度）を印加
したのち、中間電位（−４ボルト程度）を与え、第１段
と同じように光電変換蓄積を行う。以下、最下段まで次
々と裏面ゲートに最初に大きな負電圧（−５ボルト程
度）を与え、次に中間電位（−４ボルト程度）を与えて
光電変換蓄積を開始する。
【００２６】垂直ブランキング期間の後、最上段裏面ゲ
ート上に存在するＪＦＥＴから信号の読み出しを行う。
その手段は裏面ゲート２０２を負の小さな電圧（−２．
５ボルト程度）にすることである。
ート上に存在するＪＦＥＴから信号の読み出しを行う。
その手段は裏面ゲート２０２を負の小さな電圧（−２．
５ボルト程度）にすることである。
【００２７】このとき、スイッチ３０１を左はじから順
次ＯＮ，ＯＦＦにすれば、最上段の各セルのチャネル電
位が、順次映像出力として読み出される。なおこの読み
出しの期間には、最上段以外の裏面ゲート上にあるＪＦ
ＥＴは映像出力に全く影響を与えない。その理由は、こ
れらの裏面ゲート２０２の電位は中間電位（−４ボルト
程度）に設定されているので、チャネルの全ての領域の
電位が負となり、ソース２０５からもドレイン２０６か
らもチャネルに電子が流入することは不可能であるから
である。読み出しが終了したら、再び裏面ゲート２０２
に大きな負電位（−５ボルト程度）を与えて表面ゲート
２０７およびチャネル領域を空乏化し、次に中間電位
（−４ボルト程度）を表面ゲート２０７に与えて、光電
変換によって発生した正孔の蓄積を開始する。これと全
く同じ操作を、最下段の裏面ゲート上にあるＪＦＥＴま
で行うことによって、一画面分の映像信号を得ることが
できる。
次ＯＮ，ＯＦＦにすれば、最上段の各セルのチャネル電
位が、順次映像出力として読み出される。なおこの読み
出しの期間には、最上段以外の裏面ゲート上にあるＪＦ
ＥＴは映像出力に全く影響を与えない。その理由は、こ
れらの裏面ゲート２０２の電位は中間電位（−４ボルト
程度）に設定されているので、チャネルの全ての領域の
電位が負となり、ソース２０５からもドレイン２０６か
らもチャネルに電子が流入することは不可能であるから
である。読み出しが終了したら、再び裏面ゲート２０２
に大きな負電位（−５ボルト程度）を与えて表面ゲート
２０７およびチャネル領域を空乏化し、次に中間電位
（−４ボルト程度）を表面ゲート２０７に与えて、光電
変換によって発生した正孔の蓄積を開始する。これと全
く同じ操作を、最下段の裏面ゲート上にあるＪＦＥＴま
で行うことによって、一画面分の映像信号を得ることが
できる。
【００２８】以上述べてきた操作を繰り返し最上段から
行うことによって、一画面分の映像信号を繰り返し得る
ことができる。ここでは通常のテレビジョン信号を得る
場合について説明してきたが、駆動方法はこれに限定さ
れない。例えば光電変換蓄積を行うために複数個の裏面
ゲートにまず大きな負電位を与え、次いで中間電位を与
えることによって、これら裏面ゲート上に存在するＪＦ
ＥＴに光電変換蓄積を開始させ、またこれらの裏面ゲー
トの電位を同時に高くすることによって複数個の裏面ゲ
ート上にあるＪＦＥＴから同時に信号読み出しを行うこ
とができる。また全ての裏面ゲート上にあるＪＦＥＴを
使うのではなく、限定された裏面ゲート上にあるＪＦＥ
Ｔのみを使用し、水平方向にも垂直信号線から出てくる
全ての信号を使うのではなく、限定された垂直信号線の
みを使うことによってズーミングを行うことも可能であ
る。
行うことによって、一画面分の映像信号を繰り返し得る
ことができる。ここでは通常のテレビジョン信号を得る
場合について説明してきたが、駆動方法はこれに限定さ
れない。例えば光電変換蓄積を行うために複数個の裏面
ゲートにまず大きな負電位を与え、次いで中間電位を与
えることによって、これら裏面ゲート上に存在するＪＦ
ＥＴに光電変換蓄積を開始させ、またこれらの裏面ゲー
トの電位を同時に高くすることによって複数個の裏面ゲ
ート上にあるＪＦＥＴから同時に信号読み出しを行うこ
とができる。また全ての裏面ゲート上にあるＪＦＥＴを
使うのではなく、限定された裏面ゲート上にあるＪＦＥ
Ｔのみを使用し、水平方向にも垂直信号線から出てくる
全ての信号を使うのではなく、限定された垂直信号線の
みを使うことによってズーミングを行うことも可能であ
る。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ｎチャネルＪＦＥＴのチャネル電位をその下部に設けた
裏面ゲートと、光電変換によって生じた正孔を蓄える表
面ゲートによって変化させ、それを映像信号として検出
する接合電界効果型固体撮像装置を実現できる。
ｎチャネルＪＦＥＴのチャネル電位をその下部に設けた
裏面ゲートと、光電変換によって生じた正孔を蓄える表
面ゲートによって変化させ、それを映像信号として検出
する接合電界効果型固体撮像装置を実現できる。
【００３０】また本発明によれば、最上段から最下段へ
かけて、まず裏面ゲートの電位を小さな負電位にしてソ
ース，ドレイン間に流れる電流を信号として読み出し、
次に裏面電位に大きな負電位を与えて表面ゲートおよび
チャネル部を空乏化し、次いで中間電位を与えて表面ゲ
ートに光によって発生した正孔を蓄積するという操作を
繰り返すことによって、接合電界効果型固体撮像装置の
駆動方法を実現できる。
かけて、まず裏面ゲートの電位を小さな負電位にしてソ
ース，ドレイン間に流れる電流を信号として読み出し、
次に裏面電位に大きな負電位を与えて表面ゲートおよび
チャネル部を空乏化し、次いで中間電位を与えて表面ゲ
ートに光によって発生した正孔を蓄積するという操作を
繰り返すことによって、接合電界効果型固体撮像装置の
駆動方法を実現できる。
【図１】本発明による接合型電界効果型固体撮像装置の
平面図である。
平面図である。
【図２】図１のＡ−Ａ′線断面図である。
【図３】図１のＢ−Ｂ′線断面図である。
【図４】映像信号を読み出す方法を説明するための図で
ある。
ある。
【図５】従来例を説明するための図である。
２０１ Ｎ型基板 ２０２ Ｐ型裏面ゲート ２０３ Ｎ+ 層（裏面ゲート分離領域） ２０４ チャネル ２０５ ソース ２０６ ドレイン ２０７ 表面ゲート ２０９ 垂直信号線 ２１０ 絶縁膜 ２１１ 光透過性電極 ２１２ Ｎ型層 ３０１ スイッチ ３０２ 抵抗 ３０４ 映像出力
Claims (3)
- 【請求項１】第１導電型高濃度半導体基板の表面に設け
た第２導電型半導体層と、この半導体層を貫通して前記
半導体基板に届くように水平方向に設けた複数個の第１
導電型高濃度領域と、この領域によって分離された第２
導電型半導体層と前記第１導電型高濃度領域との上に設
けた第１導電型層と、この第１導電型層上の任意の数の
等間隔の点を中心として設けられた第１導電型高濃度層
（ソース）と、ソースを囲む第１導電型高濃度層（ドレ
イン）と、ソース，ドレインの間に設けた第２導電型層
と、ドレインとこの第２導電型層上に設けた絶縁膜とさ
らにその上に設けた光透過性電極とにより電界効果型ト
ランジスタを形成し、前記半導体基板に設けられた前記
複数個の第１導電型高濃度領域とドレインが接続され、
かつ垂直方向に配置された電界効果トランジスタのソー
スが接合され、固定電位にある抵抗にスイッチを介して
接続されていることを特徴とする接合電界効果型固体撮
像装置。 - 【請求項２】請求項１記載の固体撮像装置の駆動方法で
あって、ドレインと光透過性電極とに固定電位を与え、
ドレインを抵抗の固定電位より少し高い電圧にし、半導
体基板の表面に設けた水平方向に長い一つの第２導電型
半導体層にそれがＰ型の場合は光透過性電極の電位より
も負、Ｎ型の場合は正の大きな電圧を与え、この領域に
一定間隔の部分に設けた第２導電型層からキャリアを抜
き取って空乏化させると共に、第２導電型半導体層上に
設けた第１導電型層からソースあるいはドレインにキャ
リアを抜き取って空乏化させ、次いで第２導電型半導体
層に前記大きな電圧よりも絶対値が小さく同極性の電圧
を与えて次の一定期間、前記の一定間隔の部分に設けた
第２導電型層に、入射光によってこの第２導電型層およ
び前記第２導電型半導体層上に設けた第１導電型層で発
生したキャリアを蓄積し、次の読み出し期間においては
前記第２導電型半導体層に印加されている電圧を前記小
さな電圧と同極性でより小さな電圧として、前記第２導
電型半導体層上に設けた第１導電型層中の最大電位を、
この層がＮ型の場合は０ボルトあるいはそれより少し高
く、Ｐ型の場合は０ボルトあるいはそれより少し低くし
て、ソース−ドレイン間の前記一定間隔の部分に蓄積さ
れたキャリアの数に比例したチャネル電位をソースより
読み出すことを特徴とする接合電界効果型固体撮像装置
の駆動方法。 - 【請求項３】請求項１記載の固体撮像装置の駆動方法で
あって、ドレインと光透過性電極とに固定電位を与え、
ドレインを抵抗の固定電位より少し高い電圧にし、かつ
半導体基板の表面に設けた、かつ水平方向に伸びた少な
くとも一つの第２導電型半導体層に、それがＰ型の場合
は光透過性電極の電位よりも負、Ｎ型の場合は正の大き
な電圧を与え、この領域に一定間隔の部分に設けた第２
導電型層からキャリアを抜き取って空乏化させると共
に、第２導電型半導体層上に設けた第１導電型層からソ
ースあるいはドレインにキャリアを抜き取って空乏化さ
せ、次いで第２導電型半導体層に前記の大きな電圧と同
極性で絶対値のやや小さい電圧を与え、次に水平方向に
伸びた第２導電型半導体層のうち、前記の半導体層とは
異なった少なくとも一つの半導体層に前記の大きな電圧
を与えて、一定間隔の部分に設けた第２導電型層からキ
ャリアを、第２導電型半導体層上に設けた第１導電型層
からもキャリアを抜き取って空乏化させ、次にこの第２
導電型層に前記の大きな電圧と同極性で絶対値のやや小
さい電圧を与え、更に水平方向に伸びた第２導電半導体
層のうち、これまでの第２導電型半導体層とは異なった
少なくとも一つの第２導電型半導体層に前記の大きな電
圧を与えて、正孔と電子を抜き取る操作を行った後、こ
の第２導電型半導体層に前記の大きな電圧と同極性で絶
対値のやや小さい電圧を与え、次いでこのような操作を
未だ行っていない任意の第２導電型半導体層についても
順次このような操作を行い、このような操作を終了した
第２導電型半導体層上の接合電界効果型トランジスタの
ソース，ドレイン間に形成された第２導電型層から順
次、この第２導電型層および第２導電型半導体層上に形
成された第１導電型層で発生したキャリアを蓄積し、次
にこのキャリアの蓄積が開始された順に第２導電型半導
体層に印加されている電圧を前記やや小さい電圧と同極
性の小さい電圧として、前記第２導電型半導体層上に設
けた第１導電型層の電位を、この層がＮ型の場合は、０
ボルトあるいはそれよりも少し高く、Ｐ型の場合は、０
ボルトあるいはそれより少し低くして、接合電界効果型
トランジスタのソース，ドレイン間に設けられた第２導
電型層に蓄積されたキャリアの数に比例したチャネル電
位を、前記水平方向に伸びた第２導電型半導体層上に形
成されている少なくとも一つ以上の接合電界効果型トラ
ンジスタのソースから、垂直信号線を介して抵抗から読
み出すことを特徴とする接合電界効果型固体撮像装置の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050309A JPH0773346B2 (ja) | 1993-03-11 | 1993-03-11 | 接合電界効果型固体撮像装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050309A JPH0773346B2 (ja) | 1993-03-11 | 1993-03-11 | 接合電界効果型固体撮像装置とその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268931A JPH06268931A (ja) | 1994-09-22 |
| JPH0773346B2 true JPH0773346B2 (ja) | 1995-08-02 |
Family
ID=12855299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5050309A Expired - Lifetime JPH0773346B2 (ja) | 1993-03-11 | 1993-03-11 | 接合電界効果型固体撮像装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773346B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7815628B2 (ja) * | 2021-06-28 | 2026-02-18 | 株式会社ニコン | 撮像素子及び撮像装置 |
-
1993
- 1993-03-11 JP JP5050309A patent/JPH0773346B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268931A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3412390B2 (ja) | 光電変換装置 | |
| US5942774A (en) | Photoelectric conversion element and photoelectric conversion apparatus | |
| US6878918B2 (en) | APS pixel with reset noise suppression and programmable binning capability | |
| US10020340B2 (en) | Solid-state image sensing element and imaging system | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| JPH09260627A (ja) | 増幅型固体撮像装置 | |
| US20040245433A1 (en) | Solid-state imaging device and method for driving the same | |
| KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
| JPH04312082A (ja) | 固体撮像装置 | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPH0562869B2 (ja) | ||
| JPH0453149B2 (ja) | ||
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| JPH0582746B2 (ja) | ||
| JPH02304973A (ja) | 固体撮像装置 | |
| JPH1187680A (ja) | 光電変換素子及び光電変換装置 | |
| JPH06268931A (ja) | 接合電界効果型固体撮像装置とその駆動方法 | |
| US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
| JPH05328225A (ja) | 増幅型固体撮像装置 | |
| JP2002198505A (ja) | 固体撮像装置 | |
| JPH06319079A (ja) | 接合電界効果型固体撮像装置とその駆動法 | |
| JPH0773345B2 (ja) | 接合電界効果型固体撮像装置とその駆動方法 | |
| JP2513981B2 (ja) | 固体撮像素子の駆動方法 | |
| US7067860B2 (en) | Solid-state imaging device | |
| JP2021082785A (ja) | 固体撮像素子および撮像装置 |