JPH077344A

JPH077344A - 利得平坦化高周波増幅器

Info

Publication number: JPH077344A
Application number: JP14361493A
Authority: JP
Inventors: Akihiro Kamiogura; 明宏上小倉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-06-15
Filing date: 1993-06-15
Publication date: 1995-01-10

Abstract

(57)【要約】【目的】使用帯域内において、利得を平坦にし、かつ
信号入出力の整合を良好に保つ。【構成】従来の高周波増幅器の出力側に信号線路と並
列に、ｎ個の薄膜抵抗と４分の１波長先端開放線路を接
続して構成。【効果】使用周波数帯下限で４分の１波長となる先端
開放線路を用い、低周波側で抵抗成分が寄与することで
減衰特性が低周波側で大きくなるような減衰回路を付加
することにより、ＦＥＴ単体の利得周波数特性を相殺す
るので、信号入出力の整合を良好に保ち、かつ増幅器全
体の利得周波数特性を平坦化する効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロストリップ
回路で構成される利得平坦化高周波増幅器に関するもの
である。

【０００２】

【従来の技術】従来、マイクロ波帯の高周波増幅器では
小型・軽量化のため、能動素子として電界効果トランジ
スタ（以下、ＦＥＴという）を用い、前記ＦＥＴのゲー
ト端子、及びドレイン端子にそれぞれマイクロストリッ
プ線路を接続することによりマイクロストリップ回路を
構成した高周波増幅器が知られている。

【０００３】上述の高周波増幅器の一実施例を図１４に
示す。図１４で１はＦＥＴ、１ａは前記ＦＥＴのゲート
端子、１ｂは前記ＦＥＴのドレイン端子、１ｃは前記Ｆ
ＥＴのソース端子、２は第１のマイクロストリップ線
路、３は第２のマイクロストリップ線路、４は第３のマ
イクロストリップ線路、５は第１の先端開放線路、６は
第４のマイクロストリップ線路、７は第２の先端開放線
路、８は信号入力端子、９は第１のコンデンサ、１０は
第２のコンデンサ、１１は信号出力端子、１２はゲート
側バイアス端子、１３はドレイン側バイアス端子、１４
はグランド端子である。

【０００４】次に動作について説明する。従来の高周波
増幅器において、ＦＥＴ１のソース端子１ｃをグランド
端子１４に接地し、ゲート端子１ａにゲート側バイアス
端子１２を介してグランド端子１４に対して負になる電
圧を印加し、またドレイン端子１ｂにドレイン側バイア
ス端子１３を介して正電圧を印加して適正なバイアス状
態に設定すると、ＦＥＴ１は増幅素子として動作可能な
状態となる。このＦＥＴ１に信号を入力するために第１
のマイクロストリップ線路２をゲート端子１ａに接続
し、信号出力のために第２のマイクロストリップ線路３
をドレイン端子１ｂに接続する。さらに入力側に関し
て、第１のマイクロストリップ線路２に、第３のマイク
ロストリップ線路４、及び第１の先端開放線路５を接続
してＦＥＴ１の入力側インピーダンスを信号入力端子８
における入力インピーダンスに整合させる。また、同様
ににＦＥＴ１の出力側に関して、第２のマイクロストリ
ップ線路３に第４のマイクロストリップ線路６、及び第
２の先端開放線路７を接続し、ＦＥＴ１の出力側のイン
ピーダンスを信号出力端子１１におけるインピーダンス
に整合させることにより、動作周波数帯におけるＦＥＴ
１の入力及び出力インピーダンスと外部回路のインピー
ダンスが整合させられ、信号入力端子８に入力された高
周波信号は、信号増幅された後に信号出力端子１１より
出力される。なお、信号入力端子８と第３のマイクロス
トリップ線路４との間に直列に第１ののコンデンサ９を
接続し、高周波信号には影響を与えることなく、ゲート
端子へのバイアス電流が信号入力端子８から外部へ漏れ
出すことを防止している。同様にドレイン側バイアスに
関するＤＣカットとして、第２のコンデンサ１１を第４
のマイクロストリップ線路と信号出力端子１１の間に直
列接続している。

【０００５】

【発明が解決しようとする課題】従来の高周波増幅器は
以上のように構成されているので、使用周波数帯におい
て入出力のインピーダンス整合をとると、ＦＥＴそのも
のの利得周波数特性がそのまま現われる。この利得周波
数特性は、最大有能電力として表現され、一般に図２に
示すように周波数が高くなるにつれて低下する特性とな
る。

【０００６】したがって、インピーダンスの整合性を重
視した高周波増幅器で増幅器としての利得およびリター
ンロスは図３に示すような周波数特性となり、リターン
ロス特性が良い半面、帯域内での利得偏差が大きくなる
という解決すべき課題があった。

【０００７】一方、帯域内での利得を平坦化するために
は、図４に示すように低周波域でリターンロス特性を劣
化させ、不整合損失を生じさせることで利得を低下させ
る必要がある。この場合には多重反射による帯域内偏差
特性の劣化を防ぐために、この従来の増幅器の前後に接
続される機器との間にリターンロス特性の低下を補償す
るためのアイソレータ、又は減衰器を配置し、インピー
ダンス整合を保つ必要があり、回路規模が大型化すると
いう解決すべき課題があった。

【０００８】この発明に係る利得平坦化高周波増幅器は
上記のような課題を解決するためになされたもので、使
用帯域内で入出力の整合を良好に保ち、かつ利得を平坦
にする高周波増幅器を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明の実施例１は、
従来の高周波増幅器の出力側に信号線路とは並列に、ｎ
個の薄膜抵抗と４分の１波長先端開放線路を接続したも
のである。

【００１０】また、この発明の実施例２は、従来の高周
波増幅器の出力側に信号線路とは並列に、１個の薄膜抵
抗とそれぞれ長さの異なる２種の４分の１波長先端開放
線路を接続したものである。

【００１１】さらに、この発明の実施例３は、従来の高
周波増幅器の出力側に、ｎ個の薄膜抵抗と先端開放線路
からなる並列回路２つを４分の１波長マイクロストリッ
プ線路でπ型に接続した回路を付加したものである。

【００１２】さらにまた、この発明の実施例４は、従来
の高周波増幅器の出力側に、同一点に先端開放線路とｎ
個の薄膜抵抗と先端開放線路からなる線路を接続した並
列回路を８分の１波長マイクロストリップ線路の両端に
π型に接続した回路を付加したものである。

【００１３】

【作用】この発明の実施例１においては、インピーダン
ス整合をとり利得偏差をもった状態の増幅器に対して、
使用周波数帯下限で４分の１波長となる先端開放線路を
用い、低周波側で抵抗成分が寄与し、減衰特性が低周波
側で大きくなるような回路を付加することにより、ＦＥ
Ｔ単体の利得周波数特性を相殺するので、増幅器全体の
利得周波数特性は平坦化する。

【００１４】また、この発明の実施例２においては、イ
ンピーダンス整合をとり利得偏差をもった状態の増幅器
に対して、２点の周波数でそれぞれ４分の１波長の長さ
となる２種の先端開放線路を用い、この２点の周波数に
おいて抵抗成分が寄与し、減衰特性が大きくなるような
回路を付加することにより、ＦＥＴ単体の利得周波数特
性を相殺するので、増幅器全体の利得周波数特性は平坦
化し、かつ仕様周波数帯域幅を広げる。

【００１５】さらに、この発明の実施例３においては、
インピーダンス整合をとり利得偏差をもった状態の増幅
器に対して、使用周波数帯下限で４分の１波長となる先
端開放線路により低周波側で抵抗成分が寄与し、減衰特
性が低周波側で大きくなるような回路を用い、さらにこ
の回路を４分の１波長マイクロストリップ線路をはさん
でπ型に並列接続する構成の回路を付加することによ
り、ＦＥＴ単体の利得周波数特性を相殺するので、増幅
器全体の利得周波数特性は平坦化し、さらに増幅器全体
のリターンロス特性をも改善する。

【００１６】さらにまた、この発明の実施例４において
は、インピーダンス整合をとり利得偏差をもった状態の
増幅器に対して、使用周波数帯下限で４分の１波長とな
る先端開放線路により低周波側で抵抗成分が寄与し、減
衰特性が低周波側で大きくなるような回路を用い、この
回路２つを８分の１波長マイクロストリップ線路をはさ
んでπ型に並列接続する構成の回路を構成し、さらに並
列接続した２箇所の薄膜抵抗線路の分岐部と同一地点に
それぞれ先端開放線路を付加して減衰回路を構成し、こ
の減衰回路を従来の高周波増幅器に接続することによ
り、ＦＥＴ単体の利得周波数特性を相殺するので、増幅
器全体の利得周波数特性は平坦化し、さらに増幅器全体
のリターンロス特性をも改善する。また８分の１波長マ
イクロストリップ線路を用いることにより回路を小型化
する。

【００１７】

【実施例】実施例１．以下、本発明に係る利得平坦化高
周波増幅器の一実施例を図について説明する。図１で１
はＦＥＴ、１ａは前記ＦＥＴのゲート端子、１ｂは前記
ＦＥＴのドレイン端子、１ｃは前記ＦＥＴのソース端
子、２は第１ののマイクロストリップ線路、３は第２の
マイクロストリップ線路、４は第３のマイクロストリッ
プ線路、５は第１の先端開放線路、６は第４のマイクロ
ストリップ線路、７は第２の先端開放線路、８は信号入
力端子、９は第１のコンデンサ、１０は第２のコンデン
サ、１１は信号出力端子、１２はゲート側バイアス端
子、１はドレイン側バイアス端子、１４はグランド端
子、１５は第１のボンディングパッド、１６は第１の抵
抗、１７は第２のボンディングパッド、１８は第２の抵
抗、１９は第３のボンディングパッド、２０は第ｎのボ
ンディングパッド、２１は第ｎの抵抗、２２は４分の１
波長先端開放線路である。

【００１８】次に動作について説明する。図１の利得平
坦化高周波増幅器において、ＦＥＴ１のソース端子１ｃ
をグランド端子１４に接地し、ゲート端子１ａにゲート
側バイアス端子１２を介してグランド端子１４に対して
負になる電圧を印加し、またドレイン端子１ｂにドレイ
ン側バイアス端子１３を介して正電圧を印加して適正な
バイアス状態に設定すると、ＦＥＴ１は増幅素子として
動作可能な状態となる点は従来の高周波増幅器と全く同
じである。また、このＦＥＴ１に信号を入力するために
第１のマイクロストリップ線路２をゲート端子１ａに接
続し、信号出力のために第２のマイクロストリップ線路
３をドレイン端子１ｂに接続する点も従来の高周波増幅
器と全く同じである。さらに入力側に関して、第１のマ
イクロストリップ線路２に、第３のマイクロストリップ
線路４、及び第１の先端開放線路５を接続してＦＥＴ１
の入力側インピーダンスを信号端子８における入力イン
ピーダンスに整合させ、同様にＦＥＴ１の出力側に関し
て、第２のマイクロストリップ線路３に第４のマイクロ
ストリップ線路６、及び第２の先端開放線路７を接続
し、ＦＥＴ１の出力側のインピーダンスを信号出力端子
１１におけるインピーダンスに整合させることにより、
動作周波数帯におけるＦＥＴ１の入力及び出力インピー
ダンスと外部回路のインピーダンス整合をとり、信号入
力端子８に入力された高周波信号を信号増幅させて信号
出力端子１１から出力させる点も従来の高周波増幅器と
全く同じである。

【００１９】しかし、本発明の実施例１においては、第
２のコンデンサ１０と信号出力端子１１の間にこれと並
列に、ｎ個（ｎは任意の正の整数）の抵抗と使用周波数
帯下限で４分の１波長となる先端開放線路（２２）を用
いることにより、低周波側で抵抗成分が寄与し、減衰特
性が低周波側で大きくなるような減衰特性を得ることが
できる。また、たとえば金箔のような導体でボンディン
グパッド間を接続し、ｎ個の抵抗の使用数量を調整する
ことによって、図５に示すように減衰量も調整できる。

【００２０】上述の減衰特性をもつ回路を付加すること
により、本実施例ではＦＥＴ単体の利得周波数特性を相
殺するので、増幅器全体の利得周波数特性の平坦化を実
現できる。

【００２１】また、使用する抵抗成分を１個からｎ個ま
で変化させることにより、ＦＥＴのばらつきなどによる
利得周波数偏差の変化に対応し、微調整できる。

【００２２】さらに４分の１波長線路２２の長さを４分
の１の奇数倍である（２ｍ＋１）／４波長（ｍは任意の
整数）にしても本実施例と同様の効果を奏し、なおかつ
周波数による減衰量の変化を急峻に設定することができ
る。

【００２３】実施例２．以下、本発明に係る利得平坦化
高周波増幅器の一実施例を図について説明する。図７で
２２は第１の４分の１波長先端開放線路、２３は第２の
４分の１波長先端開放線路である。また、図１及び図１
４とに示した実施例及び従来例と同一ないし相当部分に
は同一符号を付している。

【００２４】次に動作を説明する。本実施例ではＦＥＴ
１の動作、及びインピーダンス整合に関する動作は従来
例と同一である。

【００２５】しかるに本実施例による回路は、第１の４
分の１波長先端開放線路２２によって抵抗１６が寄与す
る周波数、及び第２の４分の１波長先端開放線路２３に
よって抵抗１６が寄与する周波数の合計２種の周波数に
おいて、それぞれ抵抗成分による損失特性をもつ。この
ため、結果として図８に示すように通過損失特性をも
つ。したがって、本実施例では全体の特性が図３の利得
周波数特性に図８の通過損失特性を加えたものとなり、
図９に示すように平坦な周波数帯域がより広くなる特性
を得る。

【００２６】上述の減衰特性をもつ回路を付加すること
により、本実施例ではＦＥＴ単体の利得周波数特性を補
償するので、増幅器全体の利得周波数特性の平坦化を実
現し、かつ広帯域化を実現できる。

【００２７】実施例３．以下、本発明に係る利得平坦化
高周波増幅器の一実施例を図について説明する。図１０
で２２は第１の４分の１波長先端開放線路、２４は第ｎ
＋１のボンディングパッド、２５は第ｎ＋１の抵抗、２
６は第ｎ＋２のボンディングパッド、２７は第ｎ＋２の
抵抗、２８は第ｎ＋３のボンディングパッド、２９は第
２ｎのボンディングパッド、３０は第２ｎの抵抗、３１
は長さが第１の４分の１波長先端開放線路２２と同一な
第３の４分の１波長先端開放線路、３２は４分の１波長
マイクロストリップ線路である。また、図１及び図１４
とに示した実施例及び従来例と同一ないしは相当部分に
は同一符号を付している。

【００２８】次に動作を説明する。本実施例ではＦＥＴ
１の動作、及びインピーダンス整合に関する動作は従来
例と同一である。

【００２９】しかし、本実施例においては、従来の高周
波増幅器の出力側に、ｎ個の薄膜抵抗と先端開放線路か
らなり、形状諸元値の全く同一な並列回路２つを４分の
１波長マイクロストリップ線路でπ型に接続した減衰回
路を付加し、先端開放線路の長さを増幅器の使用周波数
帯下限で４分の１波長とるように設定することにより、
低周波側で抵抗成分が寄与し、減衰特性が低周波側で大
きくなるような減衰特性を得ることができる。したがっ
て、全体の利得周波数特性として、図３の従来の高周波
増幅器の利得周波数特性に図５に示す減衰回路部分の周
波数特性を加えた図１１の曲線ａに示すような平坦化さ
れた利得周波数特性を得ることができる。

【００３０】さらに本実施例では、リターンロス特性を
大きくとれる特徴がある。すなわち、１本の先端開放線
路しか用いない場合には、通過特性では所望の減衰特性
が得られるが、一方でインピーダンスとしては整合状態
が回路の前後のインピーダンスからずれてしまい、例え
ば実施例１のリターンロス特性として示す図６の曲線ｂ
のように、リターンロスを大きくとることができない。
しかるに本実施例では、同一の形状・諸元をもつ２本の
先端開放線路を４分の１波長線路を介してπ型に接続
し、先端開放線路１本だけの場合に生ずるインピーダン
スのずれを補償している。これによって、減衰回路部分
の入出力インピーダンスを増幅器のインピーダンスに整
合させ、図１１の曲線ｂに示すように本実施例による利
得平坦化高周波増幅器全体のリターンロスを大きくとる
ことができる。

【００３１】上述の減衰特性をもつ回路を付加すること
により、本実施例ではＦＥＴ単体の利得周波数特性を相
殺するので、増幅器全体の利得周波数特性の平坦化を実
現できる。また、増幅器全体のリターンロス特性を良好
に保ち、後段に接続する他の回路との整合性を高めるこ
とができる。

【００３２】また、例えば金箔のような導体でボンディ
ングパッド間を接続し、ｎ個の抵抗の使用数量を調整す
ることによって、図５に示すように減衰量も調整でき、
ＦＥＴのばらつきなどによる利得周波数偏差の変化に対
応し、微調整できる。

【００３３】さらに第１の４分の１波長先端開放線路
（２２）及び第３の４分の１波長先端開放線路（３１）
の長さを４分の１の奇数倍である（２ｍ＋１）／４波長
（ｍは任意の整数）にしても本実施例と同様の効果を奏
し、なおかつ周波数による減衰量の変化を急峻に設定す
ることができる。

【００３４】実施例４．以下、本発明に係る利得平坦化
高周波増幅器の一実施例を図について説明する。図１２
で３３は８分の１波長マイクロストリップ線路、３４は
第３の先端開放線路、３５は第４の先端開放線路であ
り、図１、図１０及び図１４に示した実施例及び従来例
と同一ないしは相当部分には同一符号を付している。

【００３５】次に動作を説明する。本実施例ではＦＥＴ
１の動作、及びインピーダンス整合に関する動作は従来
例と同一である。

【００３６】しかし、本実施例においては、従来の高周
波増幅器の出力側に、ｎ個の薄膜抵抗と４分の１波長先
端開放線路からなる並列回路２つを８分の１波長マイク
ロストリップ線路でπ型に接続した減衰回路を付加し、
この２つの４分の１波長先端開放線路の長さを増幅器の
使用周波数帯下限で４分の１波長となるように設定する
ことにより、低周波側で抵抗成分が寄与し、減衰特性が
低周波側で大きくなるような減衰特性を得ることができ
る。したがって、全体の利得周波数特性として、図３の
従来の高周波増幅器の利得周波数特性に図５に示す減衰
回路部分の周波数特性を加えた図１４の曲線ａに示すよ
うな平坦化された利得周波数特性を得ることができる。

【００３７】さらに本実施例では、リターンロス特性を
大きくとれる特徴がある。すなわち、１本の先端開放線
路しか用いない場合には、通過特性では所望の減衰特性
が得られるが、一方でインピーダンスとしては整合状態
が回路の前後のインピーダンスからずれてしまい、例え
ば実施例１のリターンロス特性として示す図６の曲線ｂ
のように、リターンロスを大きくとることができない。
しかるに本実施例では２本の４分の１波長先端開放線路
を８分の１波長回路を介してπ型接続することにより、
先端開放線路１本だけの場合に生ずるインピーダンスの
ずれを補償し、さらに第３の先端開放線路（３４）及び
第４の先端開放線路（３５）を用いて補正しているた
め、減衰回路部分の入出力インピーダンスを増幅器のイ
ンピーダンスに整合させ、図１３の曲線ｂに示すように
本実施例による利得平坦化高周波増幅器全体のリターン
ロスを大きくとることができる。本実施例でのリターン
ロスの改善量は実施例１に比べれば大きい反面、周波数
特性を持つ第３の先端開放線路（３４）と第４の先端開
放線路（３５）を用いているため、第３の実施例に比較
するとリターンロスの改善量は小さい。

【００３８】一方、本実施例では先端開放線路を接続す
る線路を８分の１波長とし、実施例３の４分の１波長か
ら短縮しているため、回路を小型化できる特徴を有す
る。

【００３９】上述の減衰特性をもつ回路を付加すること
により、本実施例ではＦＥＴ単体の利得周波数特性を相
殺するので、増幅器全体の利得周波数特性の平坦化を実
現できる。また、増幅器全体のリターンロス特性を良好
に保ち、後段に接続する他の回路との整合性を高めるこ
とができる。さらに実施例３より回路を小型化できる。

【００４０】また、たとえば金箔のような導体でボンデ
ィングパッド間を接続し、ｎ個の抵抗の使用数量を調整
することによって、図５に示すように減衰量も調整で
き、ＦＥＴのばらつきなどによる利得周波数偏差の変化
に対応し、微調整できる。

【００４１】さらに第１の４分の１波長先端開放線路２
２及び第３の４分の１波長先端開放線路３１の長さを４
分の１の奇数倍である（２ｍ＋１）／４波長（ｍは任意
の整数）にしても本利得平坦化高周波増幅器と同様の効
果を奏し、なおかつ周波数による減衰量の変化を急峻に
設定することができる。

【００４２】

【発明の効果】本発明の実施例１による利得平坦化高周
波増幅器によれば、使用周波数帯下限で４分の１波長と
なる先端開放線路を用い、低周波側で抵抗成分が寄与
し、減衰特性が低周波側で大きくなるような回路を付加
することにより、ＦＥＴ単体の利得周波数特性を相殺す
るので、増幅器全体の利得周波数特性は平坦化する。

【００４３】本発明の実施例２による利得平坦化高周波
増幅器によれば、インピーダンス整合をとり利得偏差を
もった状態の増幅器に対して、２点の周波数でそれぞれ
４分の１波長の長さとなる２種の先端開放線路を用い、
この２点の周波数において抵抗成分が寄与し、減衰特性
が大きくなるような回路を付加することにより、ＦＥＴ
単体の利得周波数特性を相殺するので、増幅器全体の利
得周波数特性は平坦化し、かつ使用周波数帯域幅を広げ
る。

【００４４】本発明の実施例３による利得平坦化高周波
増幅器によれば、インピーダンス整合をとり利得偏差を
もった状態の増幅器に対して、使用周波数帯下限で４分
の１波長となる先端開放線路により低周波側で抵抗成分
が寄与し、減衰特性が低周波側で大きくなるような回路
を用い、この回路２つを４分の１波長マイクロストリッ
プ線路をはさんでπ型に並列接続する構成の減衰回路を
付加することにより、ＦＥＴ単体の利得周波数特性を相
殺するので、増幅器全体の利得周波数特性は平坦化し、
かつ増幅器全体のリターンロス特性を改善する。

【００４５】本発明の実施例４による利得平坦化高周波
増幅器によれば、インピーダンス整合をとり利得偏差を
もった状態の増幅器に対して、使用周波数帯下限で４分
の１波長となる先端開放線路により低周波側で抵抗成分
が寄与し、減衰特性が低周波数側で大きくなるような回
路を用い、この回路２つを８分の１波長マイクロストリ
ップ線路をはさんでπ型に並列接続する構成の回路を構
成し、さらに並列接続した２箇所の薄膜抵抗線路の分岐
部と同一地点にそれぞれ先端開放線路を付加して減衰回
路を構成し、この減衰回路を従来の高周波増幅器に接続
することにより、ＦＥＴ単体の利得周波数特性を相殺す
るので、増幅器全体の利得周波数特性は平坦化し、さら
に増幅器全体のリターンロス特性をも改善する。また８
分の１波長マイクロストリップ線路を用いることにより
回路を小型化する。

【図面の簡単な説明】

【図１】図１はこの発明の実施例１を示す構成図であ
る。

【図２】図２はＦＥＴの最大有能電力の周波数特性を示
す図である。

【図３】図３は従来の構成による高周波増幅器でインピ
ーダンス整合を重視して設計した場合の利得及びリター
ンロスの周波数特性を示す図である。

【図４】図４は従来の構成による高周波増幅器で利得の
平坦性を重視して設計した場合の利得及びリターンロス
の周波数特性を示す図である。

【図５】図５はこの発明の実施例１による損失回路の通
過損失の周波数特性を示す図である。

【図６】図６はこの発明の実施例１による利得平坦化高
周波増幅器の利得及びリターンロスの周波数特性を示す
図である。

【図７】図７はこの発明の実施例２を示す構成図であ
る。

【図８】図８はこの発明の実施例２による損失回路の通
過損失の周波数特性を示す図である。

【図９】図９はこの発明の実施例２による利得平坦化高
周波増幅器の利得及びリターンロスの周波数特性を示す
図である。

【図１０】図１０はこの発明の実施例３を示す構成図で
ある。

【図１１】図１１はこの発明の実施例３による利得平坦
化高周波増幅器の利得及びリターンロスの周波数特性を
示す図である。

【図１２】図１２はこの発明の実施例４を示す構成図で
ある。

【図１３】図１３はこの発明の実施例４による利得平坦
化高周波増幅器の利得及びリターンロスの周波数特性を
示す図である。

【図１４】図１４は従来の構成による高周波増幅器の一
実施例を示す構成図である。

【符号の説明】

１ＦＥＴ１ａゲート端子１ｂドレイン端子１ｃソース端子２第１のマイクロストリップ線路３第２のマイクロストリップ線路４第３のマイクロストリップ線路５第１の先端開放線路６第４のマイクロストリップ線路７第２の先端開放線路８信号入力端子９第１のコンデンサ１０第２のコンデンサ１１信号出力端子１２ゲート側バイアス端子１３ドレイン側バイアス端子１４グランド端子１５第１のボンディングパッド１６第１の抵抗１７第２のボンディングパッド１８第２の抵抗１９第３のボンディングパッド２０第ｎのボンディングパッド２１第ｎの抵抗２２第１の４分の１波長先端開放線路２３第２の４分の１波長先端開放線路２４第ｎ＋１のボンディングパッド２５第ｎ＋１の抵抗２６第ｎ＋２のボンディングパッド２７第ｎ＋２の抵抗２８第ｎ＋３のボンディングパッド２９第２ｎのボンディングパッド３０第２ｎの抵抗３１第３の４分の１波長先端開放線路３２４分の１波長マイクロストリップ線路３３８分の１波長マイクロストリップ線路３４第３の先端開放線路３５第４の先端開放線路

Claims

【特許請求の範囲】

【請求項１】電界効果トランジスタと、入力信号端子
と、一端が前記信号入力端子に接続され、他端が前記電
界効果トランジスタのゲート端子に接続される第１のマ
イクロストリップ線路と、一端が前記第１のマイクロス
トリップ線路に接続され他端が開放の第１の先端開放線
路と、一端が前記電界効果トランジスタのドレイン端子
に接続される第２のマイクロストリップ線路と、一端が
前記第２のマイクロストリップ線路に接続され他端が開
放の第２の先端開放線路と信号出力端子とで構成される
高周波増幅器において、一端が前記信号出力端子に接続
する第１から第ｎ（ｎは１を除く正の整数）のｎ個の薄
膜抵抗と、一端が前記第ｎの薄膜抵抗に接続され他端が
開放の４分の１波長先端開放線路を備えたことを特徴と
する利得平坦化高周波増幅器。
【請求項２】電界効果トランジスタと、入力信号端子
と、一端が前記信号入力端子に接続され、他端が前記電
界効果トランジスタのゲート端子に接続される第１のマ
イクロストリップ線路と、一端が前記第１のマイクロス
トリップ線路に接続され他端が開放の第１の先端開放線
路と、一端が前記電界効果トランジスタのドレイン端子
に接続される第２のマイクロストリップ線路と、一端が
前記第２のマイクロストリップ線路に接続され他端が開
放の第２の先端開放線路と信号出力端子とで構成される
高周波増幅器において、一端が前記信号出力端子に接続
する薄膜抵抗と一端が前記薄膜抵抗に接続され他端が開
放の第１の４分の１波長先端開放線路と、一端が前記薄
膜抵抗に接続され他端が開放の第２の４分の１波長先端
開放線路とを備えたことを特徴とする利得平坦化高周波
増幅器。
【請求項３】電界効果トランジスタと、入力信号端子
と、一端が前記信号入力端子に接続され、他端が前記電
界効果トランジスタのゲート端子に接続される第１のマ
イクロストリップ線路と、一端が前記第１のマイクロス
トリップ線路に接続され他端が開放の第１の先端開放線
路と、一端が前記電界効果トランジスタのドレイン端子
に接続される第２のマイクロストリップ線路と、一端が
前記第２のマイクロストリップ線路に接続され他端が開
放の第２の先端開放線路と信号出力端子とで構成される
高周波増幅器において、一端が前記ドレイン端子に接続
し、他端が前記信号出力端子に接続する４分の１波長マ
イクロストリップ線路と、一端が前記４分の１波長マイ
クロストリップ線路に接続する第１から第ｎ（ｎは１を
除く正の整数）のｎ個の薄膜抵抗と、一端が前記第ｎの
薄膜抵抗に接続され他端が開放の第１の４分の１波長先
端開放線路と、一端が前記信号出力端子に接続する第
（ｎ＋１）から第２ｎのｎ個の薄膜抵抗と、一端が前記
第２ｎの薄膜抵抗に接続され他端が開放の第２の４分の
１波長先端開放線路とを備えたことを特徴とする利得平
坦化高周波増幅器。
【請求項４】電界効果トランジスタと、入力信号端子
と、一端が前記信号入力端子に接続され、他端が前記電
界効果トランジスタのゲート端子に接続される第１のマ
イクロストリップ線路と、一端が前記第１のマイクロス
トリップ線路に接続され他端が開放の第１の先端開放線
路と、一端が前記電界効果トランジスタのドレイン端子
に接続される第２のマイクロストリップ線路と、一端が
前記第２のマイクロストリップ線路に接続され他端が開
放の第２の先端開放線路と信号出力端子とで構成される
高周波増幅器において、一端が前記ドレイン端子に接続
し、他端が前記信号出力端子に接続する８分の１波長マ
イクロストリップ線路と、一端が前記８分の１波長マイ
クロストリップ線路に接続する第１から第ｎ（ｎは１を
除く正の整数）のｎ個の薄膜抵抗と、一端が前記第ｎの
薄膜抵抗に接続され他端が開放の第１の４分の１波長先
端開放線路と、一端が前記８分の１波長マイクロストリ
ップ線路に接続し、他端が開放の第３の先端開放線路
と、一端が前記信号出力端子に接続する第（ｎ＋１）か
ら第２ｎのｎ個の薄膜抵抗と、一端が前記第２ｎの薄膜
抵抗に接続され他端が開放の第２の４分の１波長先端開
放線路と、一端が前記信号出力端子に接続し、他端が開
放の第４の先端開放線路とを備えたことを特徴とする利
得平坦化高周波増幅器。