JPH0773732A - 誘電体薄膜素子及びその製造方法 - Google Patents

誘電体薄膜素子及びその製造方法

Info

Publication number
JPH0773732A
JPH0773732A JP6133156A JP13315694A JPH0773732A JP H0773732 A JPH0773732 A JP H0773732A JP 6133156 A JP6133156 A JP 6133156A JP 13315694 A JP13315694 A JP 13315694A JP H0773732 A JPH0773732 A JP H0773732A
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
erbium
zirconate titanate
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6133156A
Other languages
English (en)
Inventor
Yoshiyuki Masuda
義行 増田
Yasushi Ogimoto
泰史 荻本
Noboru Otani
昇 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6133156A priority Critical patent/JPH0773732A/ja
Priority to DE69430501T priority patent/DE69430501T2/de
Priority to EP94304548A priority patent/EP0631319B1/en
Priority to US08/264,060 priority patent/US5578845A/en
Publication of JPH0773732A publication Critical patent/JPH0773732A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/02—Analysing fluids
    • G01N29/022—Fluid sensors based on microsensors, e.g. quartz crystal-microbalance [QCM], surface acoustic wave [SAW] devices, tuning forks, cantilevers, flexural plate wave [FPW] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H10N15/15—Thermoelectric active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302—Sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/04—Wave modes and trajectories
    • G01N2291/042—Wave modes
    • G01N2291/0427—Flexural waves, plate waves, e.g. Lamb waves, tuning fork, cantilever

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inorganic Insulating Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 リーク電流や疲労特性などの電気特性に優れ
た誘電体薄膜からなる誘電体薄膜素子を提供する。 【構成】 誘電体薄膜５から構成される誘電体薄膜素子
であって、誘電体薄膜５としてチタン酸ジルコン酸エル
ビウム鉛（（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x）Ｏ
3 ）（ここで、０＜ｘ＜１、０＜ｙ＜１）を用いる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、記憶素子、焦電素子、
圧電素子、電気光学素子等に用いられる誘電体薄膜素子
に関するものである。また、本発明はかかる誘電体薄膜
素子に用いる誘電体薄膜の製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、最も注目を集めている半導体記憶
素子として、不揮発性の半導体記憶素子がある。この不
揮発性の半導体記憶素子としては、ＲＯＭ（Read Only
Memory）、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ
(Erasable PROM)、ＥＥＰＲＯＭ（Electrically Erasa
ble PROM）などがあり、特にＥＥＰＲＯＭは電気的に記
憶内容を書き換えることができるので有望視されてい
る。この中で、ＥＥＰＲＯＭにおいては、ＭＩＳ (Meta
l Insulator Semiconductor)電界効果型トランジスタの
ゲート絶縁膜中のトラップ領域あるいはフローティング
ゲートを、シリコン基板からの電荷注入によって帯電さ
せ、その静電誘導によって基板の表面伝導度を変調する
方法が知られている。
【０００３】このＥＥＰＲＯＭとは全く異なった方法の
不揮発性メモリとして、強誘電体の自発分極を利用した
強誘電体不揮発性メモリがある。この強誘電体不揮発性
メモリには、ＭＦＳ (Metal Ferroelectric Semiconduc
tor)−ＦＥＴ (Field EffectTransistor)構造と、キャ
パシタ構造との２通りの構造がある。
【０００４】これらのうち、ＭＦＳ−ＦＥＴ構造とは、
ＭＩＳ−ＦＥＴのゲート絶縁膜を強誘電体薄膜としたも
ので、強誘電体の自発分極の向き、大きさに応じてその
自発分極を補償するように半導体表面に誘起される電荷
によって、半導体表面の伝導度が変調されることを利用
してメモリ内容の読み出しをするものである。
【０００５】そして、キャパシタ構造とは、強誘電体薄
膜を電極で挟んだ構造をしており、強誘電体の自発分極
の分極反転による反転電流の有無を検出してメモリ内容
の読み出しを行うものである。
【０００６】このような強誘電体不揮発性メモリに用い
られる強誘電体としては、例えば、チタン酸ジルコン酸
鉛（以下ＰＺＴと称する）、チタン酸鉛（ＰｂＴｉＯ
3 ）、チタン酸バリウム（ＢａＴｉＯ3 ）などが挙げら
れるが、現在、最も有望な不揮発性メモリ用材料とし
て、ＰＺＴ材料が精力的に研究されている。
【０００７】一方、ＤＲＡＭ (Dynamic Random Access
Memory) は、１９７０年に構造や製造方法が簡単な電荷
蓄積固体メモリとして登場して以来、その集積度を増し
つつ、広く用いられている。特に１９７２年以降、一つ
のキャパシタ（コンデンサ）と一つのトランジスタとを
一つのメモリセルで構成した、いわゆる１Ｔｒ−１Ｃの
ＤＲＡＭは、その簡単な形状と小さな寸法ゆえに、最も
広く用いられるようになっている。このＤＲＡＭにおい
て、電荷を蓄積するのは、誘電体薄膜キャパシタであ
り、半導体からなるトランジスタが、キャパシタ相互間
を分離するためのスイッチとして使われている。
【０００８】また、ＤＲＡＭの集積化にともない、チッ
プ面積も緩やかに増加しているものの、セル面積はそれ
以上の割合で小さくなっている。一方、ＤＲＡＭに必要
なセル容量（キャパシタの静電容量）は、センスアンプ
の感度、ビット線容量等の点から、集積化が進んでも、
３０ｆＦ（３×１０-14Ｆ）程度は必要である。キャパ
シタの静電容量Ｃをある程度の大きさに保つには、キャ
パシタ有効面積Ｓを大きくするか、キャパシタ薄膜の厚
さｄを小さくするか、あるいは、キャパシタ材料の誘電
率εを大きくするかしなければならない。そのため、現
在までのＤＲＡＭの集積度増加の方法としては、スタッ
ク型セルや、トレンチ型セル等の、キャパシタ有効面積
Ｓを増加し、キャパシタ薄膜の厚さｄを減少する方法が
採用されてきた。しかし、このような立体構造では、プ
ロセスの複雑化による工程の増加、ならびに段差の増大
による歩留まりの低下が問題視されていると共に、薄膜
化技術もすでに限界に達している。したがって、誘電率
εの大きな高誘電率特性を有する誘電体の薄膜をＳｉ上
に堆積させることが必要となってきている。
【０００９】「Ｄ．Ｃ．マグネトロン−スパッタリング
によるチタン酸ジルコン酸鉛の特性」（PROPERTIES OF
D.C. MAGNETRON-SPUTTERED LEAD ZIRCONATE TITANATE T
HINFILMS）Thin Solid Films,172(1989)251-267ページ
において、ＰＺＴにおけるＺｒ／Ｔｉ比に対する残留分
極の変化及び誘電率の変化が記載されているが、ここで
Ｚｒ／Ｔｉ比が５０／５０〜７０／３０の範囲で残留分
極Ｐｒ≧１０μＣ／ｃｍ2 となっている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の誘電体薄膜素子では、これを構成する誘電体薄膜自
体の特性が必ずしも十分なものではなく、実用化に耐え
るものが得られていない。特に、誘電体薄膜を挟む両電
極間で発生するリーク電流の低減や、誘電体薄膜の電気
的疲労特性の改善など、誘電体薄膜における電気特性の
改善が要求されている。これらの電気的特性改善のため
に、例えば、誘電体薄膜材料であるＰＺＴ材料に、第４
元素を添加する方法が試みられているが、いまだ高性能
な誘電体薄膜は実現されていない。
【００１１】本発明は、上記のような課題を解決するた
めになされたものであって、リーク電流や疲労特性など
の電気特性に優れた誘電体薄膜素子を提供することを目
的とするものである。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、誘電体薄膜から構成される誘電体薄膜
素子であって、誘電体薄膜としてチタン酸ジルコン酸エ
ルビウム鉛（（Ｐｂ1-yＥｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3
）（ここで、０＜ｘ＜１、０＜ｙ＜１）を用いてい
る。
【００１３】また、本発明では、上記誘電体薄膜素子の
誘電体薄膜が強誘電性を示すか、あるいは、高誘電率特
性を有することが好ましい。
【００１４】
【作用】本発明の誘電体薄膜素子によれば、チタン酸ジ
ルコン酸エルビウム鉛（（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔ
ｉ1-x ）Ｏ3 ）という、今までに用いられていなかった
新規な材料を誘電体薄膜として用いているので、誘電体
薄膜を挟む両電極間で発生するリーク電流が低い、繰り
返しによる電気的疲労が少ない、電気特性に優れた誘電
体薄膜を実現できる。
【００１５】
【実施例】以下、本発明の第１の実施例について、図を
参照して説明する。
【００１６】図１は、本発明に基づく誘電体薄膜から構
成され、後述するような電気特性を評価するために、作
製した素子構造を示す要部断面図である。図１に示すよ
うに、ｎ型シリコン基板１の上に、熱酸化シリコン膜
２、チタン（以下Ｔｉと称する）膜３、白金（以下Ｐｔ
と称する）下部電極４、チタン酸ジルコン酸エルビウム
鉛（以下ＰＥＺＴと称する）誘電体薄膜５、Ｐｔ上部電
極６がそれぞれ順次形成されたものである。
【００１７】まず、図１に示した誘電体薄膜素子の製造
方法について説明する。まず、ｎ型シリコン基板１の表
面を熱酸化法により熱酸化し、膜厚が２０００Åの熱酸
化シリコン膜２を形成した。そして、その上に、スパッ
タ法を用いて、膜厚が３００ÅのＴｉ膜３と、膜厚が２
０００ÅのＰｔ下部電極４とを順次形成した。その後、
後述するように、ＰＥＺＴ誘電体薄膜５を形成した後、
真空蒸着法またはリフトオフにより、膜厚が２０００Å
で６０μｍ×６０μｍのサイズに分離した複数のＰｔ上
部電極６を形成した。上記の真空蒸着法は、マスクを介
して行うものである。
【００１８】なお、ＰＥＺＴの結晶構造はペロヴスカイ
ト構造であり、その色は黄色みがかっているがほぼ無色
である。
【００１９】続いて、ＰＥＺＴ誘電体薄膜５の形成方法
について説明する。上記のようにｎ型シリコン基板１上
に、熱酸化シリコン膜２、Ｔｉ膜３、Ｐｔ下部電極４を
それぞれ順次形成した後、膜厚が２０００ÅのＰＥＺＴ
誘電体薄膜５を、多成分系でも組成制御の再現性がよい
ゾル−ゲル法を用いて形成した。
【００２０】ここで、ゾル−ゲル法とは、成分元素を含
む金属アルコキシド混合溶液を加熱し、複合アルコキシ
ド溶液を作製し、更にこの溶液に水を加えて加水分解、
縮重合を起こして前駆体溶液を作る。そして、この溶液
を基板上に塗布し、ポリマ−ゲル状の膜を作製し、この
膜を乾燥、焼成させて薄膜を得る方法である。
【００２１】このＰＥＺＴ誘電体薄膜５の形成工程を、
図２に示すフローチャートを用いて説明する。まず、Ｓ
１におけるゾル−ゲル溶液としては、組成比の異なる６
種類の誘電体薄膜素子を作製するため、下記の組成比の
６種類のＰＥＺＴ前駆体溶液を合成した。
【００２２】（１） Ｐｂ：Ｅｒ＝９９．５：０．５、
Ｚｒ：Ｔｉ＝６４：３６ （２） Ｐｂ：Ｅｒ＝９９：１、Ｚｒ：Ｔｉ＝６４：３
６ （３） Ｐｂ：Ｅｒ＝９８：２、Ｚｒ：Ｔｉ＝６４：３
６ （４） Ｐｂ：Ｅｒ＝９５：５、Ｚｒ：Ｔｉ＝６４：３
６ （５） Ｐｂ：Ｅｒ＝９３：７、Ｚｒ：Ｔｉ＝６４：３
６ （６） Ｐｂ：Ｅｒ＝９０：１０、Ｚｒ：Ｔｉ＝６４：
３６ 従って、化学式（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）
Ｏ3 において、ｘ＝０．６４と固定し、ｙ＝０．００
５、０．０１、０．０２、０．０５、０．０７、０．１
の６種類の組成比のＰＥＺＴ前駆体溶液を作製したこと
になる。
【００２３】次に、ｎ型シリコン基板上に、熱酸化シリ
コン膜２、Ｔｉ膜３、Ｐｔ下部電極４をそれぞれ順次形
成したものの上に、上記のＰＥＺＴ前駆体溶液を滴下
し、スピンコート法を用いて、回転数を３５０ｒｐｍと
して３秒間、回転数を５０００ｒｐｍとして２０秒間
と、２段階の条件で順次回転させて塗布を行った後（Ｓ
２）、これを１００℃で１５分間保持する条件で乾燥す
ると、乾燥ゲルが得られた（Ｓ３）。そして、Ｓ４にお
いて、４００℃で６０分間保持する条件で熱処理するこ
とにより、有機物の熱分解を行った。これらＳ１〜Ｓ４
の工程を３回繰り返すことにより、膜厚約２０００Åの
ＰＥＺＴ誘電体薄膜を得ることができた。
【００２４】次に、Ｓ５において、上記のＰＥＺＴ誘電
体薄膜に、赤外線高速アニーリング装置を用いて、瞬間
熱処理を施すことにより、ＰＥＺＴの結晶化を行った。
【００２５】赤外線高速アニーリング装置においては、
それは、横型の管状炉であり、その管の中心部に赤外線
が集光するように設計されている。
【００２６】このときの瞬間熱処理工程の条件は、１０
０％酸素雰囲気中で、圧力を大気圧、アニーリング温度
を６５０℃、アニーリング時間を１５秒とした。この
後、上述したように、Ｐｔ上部電極６を形成して、図１
に示した構造の誘電体薄膜素子を作製した。このように
して、誘電体薄膜であるＰＥＺＴの組成比が異なる、６
種類の誘電体薄膜素子を作製することができた。
【００２７】続いて、上記のようにして作製した誘電体
薄膜素子の電気特性の評価について説明する。まず、上
記のようにして作製した誘電体薄膜素子のリーク電流を
測定した結果を図３に示す。ここで図３において、横軸
は、それぞれの誘電体薄膜素子を構成するＰＥＺＴ誘電
体薄膜のエルビウム（以下Ｅｒと称する）の組成比であ
り、縦軸は、図１におけるＰｔ下部電極４とＰｔ上部電
極６の間に、３ＶのＤＣバイアスをかけた時のリーク電
流の値を対数で示したものである。また、図３におい
て、同じエルビウムの組成比のＰＥＺＴ誘電体薄膜から
構成される誘電体薄膜素子のリーク電流の測定点が複数
あるのは、複数からなるＰｔ上部電極６の測定箇所を変
化させたときの値を示すからである。
【００２８】図３によると、Ｅｒの組成比が、０．５
（ｙ＝０．００５）のもので１．５〜２．５×１０
-7（Ａ／ｃｍ2 ）である。また、Ｅｒの組成比が１（ｙ
＝０．０１）のもので６〜７×１０-8（Ａ／ｃｍ2 ）、
２（ｙ＝０．０２）のもので３〜８×１０-8（Ａ／ｃｍ
2 ）、５（ｙ＝０．０５）のもので４〜６×１０-7（Ａ
／ｃｍ2 ）となり、比較のために作製した０（ｙ＝０）
のもの、すなわちＰＺＴから構成されるものの１〜３×
１０-6（Ａ／ｃｍ2 ）という値と比べると、一桁以上も
格段にリーク電流を低減できていることが分かる。
【００２９】なお、ここでは比較のために、ＰＬＺＴに
ついては、１９９１年横浜での固体素子と材料に関する
国際会議の予稿集（Extended Abstructs of the 1991 I
nternational Conference on Solid State Devices and
Materials）２０４〜２０６ページに記載の「ゾルゲル
法によるＰＬＺＴ薄膜の電気的特性」に報告されている
が、これによるとＬａ＝５ｍｏｌ％、膜厚２００ｎｍ、
印加電圧１．６５Ｖでのリーク電流値は、８〜９×１０
-7（Ａ／ｃｍ2 ）であり、図３に示すデータの膜厚２０
０ｎｍ、印加電圧３Ｖという条件を考慮すると、ＰＥＺ
Ｔの方がＰＬＺＴに比べて、格段にリーク電流を低減で
きていることが分かる。
【００３０】次に、上記のようにして作製した誘電体薄
膜素子のうち、Ｅｒの組成比がｙ＝０．０１の電気的疲
労特性の測定について説明する。この誘電体薄膜素子に
対して、図１におけるＰｔ下部電極４とＰｔ上部電極６
の間に、図４に示すような±３Ｖの電圧で、ａ＝８．６
μｓｅｃ、ｂ＝２８．３μｓｅｃのパルス幅のパルスを
印加して、１億回（１０8 回）の分極反転を行ったとき
の前後のヒステリシスループを、図５に示すような±３
Ｖの電圧で、ｃ＝２ｍｓｅｃ、ｄ＝１ｓｅｃのパルス幅
の４連パルスを印加することにより測定した結果を図６
（ａ）に示す。
【００３１】図６において、横軸は電界を表し、縦軸は
分極を表す。図６（ａ）によると、本実施例の誘電体薄
膜素子（ｙ＝０．０１）は、初め残留分極が１５．７８
（μＣ／ｃｍ2 ）で抗電界が３７．５８（ｋＶ／ｃｍ）
のヒステリシスループαを描く強誘電性を示しているこ
とが分かる。そして、前述したような１０8 回の分極反
転を行った後には、残留分極１０．８８（μＣ／ｃｍ
2 ）のヒステリシスループβを描くようになり、残留分
極の低下が４．５（μＣ／ｃｍ2 ）程度の疲労しか観察
されなかった。
【００３２】これに対して、比較のために作製されたｙ
＝０の誘電体薄膜素子、すなわちＰＺＴから構成される
もので同様の測定を行った結果、図６（ｂ）に示すよう
に、初め残留分極が１６．９７（μＣ／ｃｍ2 ）で抗電
界が３８．４１（ｋＶ／ｃｍ）のヒステリシスループγ
を描く強誘電性を示したが、前述したような１０8 回の
分極反転を行った後では、残留分極が６．３９（μＣ／
ｃｍ2 ）のヒステリシスループδを描くようになり、残
留分極が１０（μＣ／ｃｍ2 ）以上も大きく低下し、疲
労が著しかった。このような結果から、本実施例の誘電
体薄膜素子は、従来のものに比較して、電気的疲労特性
に優れたものであることが分かる。また、ここでは、本
実施例で作製した誘電体薄膜素子のうち、ｙ＝０．０１
のものについての測定結果を示したが、他のｙ＝０．０
２，０．０５のものでも、同様に電気的疲労特性に優れ
た結果が得られている。ｙ＝０．０２の場合は図６
（ｃ）に示し、また、ｙ＝０．０５の場合は図６（ｄ）
に示す。なお、ＰＺＴに添加する元素としてＬａが既に
知られており、Ｅｒと同様のリーク電流の低減効果があ
るものの、図７に示したように、ＬａはＥｒに比べて残
留分極の初期特性が大幅に低下するという問題点を有し
ている。
【００３３】また、上記実施例と同様の誘電体薄膜素子
において、Ｅｒの組成比のみを変化させ、Ｅｒの組成比
を０．００１（ｙ＝０．００１）程度まで減少させて
も、上記実施例と同様の効果が得られた。一方、Ｅｒの
組成比を０．０５（ｙ＝０．０５）以上に増加させて過
剰にすると、強誘電性を徐々に示さなくなったが、常誘
電体として高い誘電率を示した。例えば、測定周波数が
１ｋＨｚ、印加電圧が±１００ｍＶの条件で、ＬＣＲメ
ータにより測定したところ、１０３６の値が得られた。
従って、Ｅｒ過剰のものは、強誘電性を利用した薄膜素
子に用いることができないが、高誘電率誘電体薄膜素子
として用いることができる。
【００３４】なお、上記実施例では、ＰＥＺＴ誘電体薄
膜の製造法としてゾル−ゲル法を用いたが、これに限ら
れるものではなく、このほかに真空蒸着法、スパッタ
法、有機金属化学気相成長法（ＭＯＣＶＤ法）などを用
いてもよい。また、上記実施例では、ＰＥＺＴ誘電体薄
膜の組成比において、 Ｚｒ：Ｔｉ＝６４：３６ と一定にしたが、これに限定されるものではない。
【００３５】以上は、あくまでも、本発明に基づく誘電
体薄膜から構成され、電気特性を評価するための誘電体
薄膜素子を作製したものであり、ＰＥＺＴ誘電体薄膜以
外の、基板やそれぞれの膜の材料や膜厚等はもちろんの
こと、以下の実施例で、具体的な電子素子の構造に本発
明を用いるものについて説明するが、素子の構造も上記
及び下記実施例に限定されるものではない。
【００３６】以下にＰＥＺＴ誘電体薄膜を種々の電子素
子に利用した実施例について説明する。
【００３７】まず、キャパシタ構造の不揮発性メモリに
上記第１の実施例に示す誘電体薄膜を利用した第２の実
施例を図８ａ及び、その等価回路を示す図８ｂに基づい
て説明する。
【００３８】上述の誘電体薄膜５を利用したキャパシタ
構造の不揮発性メモリは、一つのメモリセルが、一つの
キャパシタ１１と、一つのトランジスタ１０とで構成さ
れている。ここで、キャパシタ１１は、ＰＥＺＴ強誘電
体薄膜５と、ＰＥＺＴ強誘電体薄膜５を挟持する１対の
導体（電極）１３，１３’とからなり、また、トランジ
スタ１０は、ビット線１５とワード線１４とＡｌ電極１
２に接続された信号ライン１６とからなる。なおＡｌ電
極１２は、キャパシタ１１の電極１３’にも接続されて
いる。
【００３９】上記のキャパシタ構造の不揮発性メモリに
ついて、製造方法について述べていくと、まず、ｎ型Ｓ
ｉ基板上１にＳｉＯ2、Ｓｉ3Ｎ4 を形成し、フォトエッ
チングによって、後にトランジスタを形成する部分にＳ
ｉ3Ｎ4を残して、フィールド酸化を行い、フィールドＳ
ｉＯ2 を形成する。次に、先に形成したＳｉ3Ｎ4膜及び
直下のＳｉＯ2 膜を除去し、ゲート酸化によってゲート
ＳｉＯ2 を形成した後、Ｐｏｌｙ−Ｓｉゲート１４を形
成する。
【００４０】次に、このゲート１４をマスクにしてイオ
ン打ち込みを行いソース１５、ドレイン１６を形成した
後、ＰＳＧ（珪リン酸ガラス）で覆い、リフローして平
坦化する。
【００４１】その上に、電極１３を形成した後、ＰＥＺ
Ｔ強誘電体薄膜５をその上に形成し、更にその上に電極
１３’を形成する。
【００４２】その後、またＰＳＧで覆い、リフローした
後、１３’，１６上にコンタクトホールをエッチングに
より形成して最後に、配線用Ａｌ電極１２を設ける。
【００４３】以下、上記構成のキャパシタ構造の不揮発
性メモリの動作を説明していく。
【００４４】”１”を書き込む場合には、ビット線１５
よりトランジスタ１０を経由して、強誘電体薄膜５に抗
電界以上の負のパルスを印加すると、強誘電体薄膜５が
誘電分極を起こし、負の残留分極電荷がキャパシタ１１
の電極１３側に蓄積される。また、”０”を書き込む場
合には、ビット線１５よりトランジスタ１０を経由し
て、強誘電体薄膜５に抗電界以上の正のパルスを印加す
ると、正の残留分極電荷がキャパシタ１１の電極１３側
に蓄積される。
【００４５】”１”を読み出す場合には、正のパルスを
印加すると、負の残留分極が今度は分極反転を起こし、
正の残留分極が、キャパシタ１１の電極１３側に蓄積さ
れることになる。従ってパルスの印加前後で、正の残留
分極電荷と負の残留分極電荷との差の電荷量の変化が生
じる。一方、”０”を読み出す場合には、正のパルスを
印加しても反転分極が生じないため、従ってパルスの印
加前後で、電荷量の変化がほとんど生じない。この電荷
量の差をビット線に接続されたセンスアンプを用いて検
出することにより、ビットの情報が同定される。
【００４６】強誘電体薄膜５は残留分極を持つため、電
源をＯＦＦにしても「１」あるいは「０」の状態が保持
され、不揮発性記憶動作が実現される。
【００４７】なお、同様の構造で、普段は強誘電体の高
誘電率特性のみを利用してＤＲＡＭ動作させて、電源Ｏ
ＦＦ時のみ不揮発性メモリとして動作させることも可能
である。
【００４８】なお、この実施例２においては、Ｅｒ量と
しては強誘電性を示す０．５〜５．０ｍｏｌ％が望まし
い。また、上記ＰＥＺＴ薄膜が（１１１）を主ピークと
する配向を示し、一方、菱面体晶の分極軸は［１１１］
であることから、分極方向と配向方向が一致し、残留分
極Ｐｒ≧１０μＣ／ｃｍ2 が得られるＺｒ／Ｔｉ比とし
ては、５２／４８〜７０／３０が好ましい。
【００４９】ＭＦＭＩＳ−ＦＥＴ（メタル・フェロエレ
クトリック・メタル・インシュレータ・セミコンダクタ
ーＦＥＴ）に上記の第１の実施例の誘電体薄膜を利用し
た第３の実施例について図９に基づいて説明していく。
【００５０】図９は、本実施例の一断面構造概略図を示
している。図８ａの素子の製造方法でも述べた様に、先
ず同様の方法でｎ型Ｓｉ基板１上にゲートＳｉＯ2 ２０
を形成し、その上にフローティングゲート２１をＰｔで
形成後、イオン打ち込みによってドレイン２５とソース
２６を形成した後、ＰＳＧ（珪リン酸ガラス）で覆い、
リフローして平坦化する。
【００５１】次に、Ｐｔゲート２１上のＰＳＧをエッチ
ングで除去し、その上にＰＥＺＴ強誘電体薄膜２２を成
膜し、更にその上にコントロールゲート２３をＰｔで形
成する。
【００５２】その後、また、ＰＳＧで覆いリフローした
後、コントロールゲート２３，ドレイン２５，ソース２
６上にコンタクトホールをエッチングにより形成して、
最後に配線用Ａｌ電極２４，２７，２８を設ける。
【００５３】ＭＦＭＩＳ−ＦＥＴでは、コントロールゲ
ート２３に電圧を印加し、上記強誘電体薄膜の分極方向
を変えることにより、その静電誘導のためにフローティ
ングゲート２１を介してゲート絶縁膜であるＳｉＯ2 ２
０も誘電分極し、分極の方向が変化する。この分極の向
きによってゲート直下の半導体表面のチャネルの形成が
制御できるので、ドレイン電流のＯＮ−ＯＦＦにより
「０」と「１」を定義できる。
【００５４】例えば、ゲート電極がゼロバイアス状態に
おいては、半導体基板方向に強誘電体薄膜２２がフロー
ティングゲート２１側が負極性となる様に分極している
とする。この場合には、ＳｉＯ2 ２０が誘電分極し、Ｓ
ｉ基板１に接する面が負極性となり、Ｓｉ基板１のＳｉ
Ｏ2 ２０に接する表面は正極性となりドレイン２５とソ
ース２６が接続されない。（ＯＦＦ状態）次にゲート電
極に強誘電体薄膜２２の抗電界よりも大きな正電圧を印
加する。そうすると、強誘電体薄膜２２の分極方向が反
転し、フローティングゲート２１側が正極性となる様に
分極する。この場合には、ＳｉＯ2 ２０が誘電分極し、
Ｓｉ基板１に接する面が正極性となる。Ｓｉ基板１のＳ
ｉＯ2 ２０に接する面は負極性となり、ドレイン２５と
ソース２６が接続された状態となる。（ＯＮ状態）この
状態でゲート電圧をゼロバイアス状態にしても、残留分
極により、この状態は保持される。
【００５５】このＳｉＯ2 ２０の誘電分極は強誘電体薄
膜２２の分極が保持される限り保たれるので、非破壊読
み出しの可能な不揮発性メモリとして動作させることが
可能となる。
【００５６】なお、この実施例３においては、Ｅｒ量と
しては強誘電性を示す範囲である０．５〜５．０ｍｏｌ
％が、またＺｒ／Ｔｉ比としては、残留分極Ｐｒが数μ
Ｃ／ｃｍ2 となる４５／５５〜８０／２０が好ましい。
【００５７】次に、平坦化スタックキャパシタ（ＳＴ
Ｃ）型ＤＲＡＭに誘電体薄膜を利用した第４の実施例を
図１０ａ及び、その等価回路を示す図１０ｂに基づいて
説明する。
【００５８】平坦化ＳＴＣ型ＤＲＡＭは、シリコン基板
１上に設けられた下部電極３１上にキャパシタ絶縁膜と
して実施例１の高誘電率特性を示す誘電体薄膜３２を用
い、更にその上にプレート電極３３を設けることによ
り、キャパシタ３０を形成している。
【００５９】また、ワード線３５と、ソース３６と、ド
レイン３７とで、トランジスタ３４を形成している。こ
こで、ソース３６には、ビット線３８が接続されてい
る。
【００６０】以下に上記構成にてなる平坦化ＳＴＣ型Ｄ
ＲＡＭの動作について説明していく。
【００６１】データ書き込み時には、ビット線３８から
入力されたデータがトランジスタ３４を経由して、キャ
パシタ３０に書き込まれる。そして、データの読みだし
時には、読み出すメモリセルに対応したワード線３５に
電圧が印加され、コンデンサ３０よりデータがトランジ
スタ３４を経由してビット線３８に出力される。ここ
で、高誘電率特性を示す誘電体薄膜３２が用いられてい
るため、シリコン酸化膜をキャパシタ絶縁膜に用いた場
合に比べて、同一膜厚でキャパシタセル面積が１／５０
０以下となり、高集積化を図ることが可能である。
【００６２】なお、この実施例４においては、Ｅｒ量と
しては残留分極が少なくなる範囲である５．０〜１０．
０ｍｏｌ％が、またＺｒ／Ｔｉ比としては４５／５５〜
７５／２５が好ましい。
【００６３】次に、焦電薄膜型赤外線リニアアレイセン
サに誘電体薄膜を利用した第５の実施例を図１１に基づ
いて説明する。
【００６４】赤外線リニアアレイセンサは、誘電体薄膜
４２と、Ｎｉ−Ｃｒ受光電極４１と、アレイ電極４３と
樹脂保護膜４４を具備しており、誘電体薄膜４２はＮｉ
−Ｃｒ受光電極４１とアレイ電極４３とにより挟持され
ている。
【００６５】以下、上記した赤外線リニアアレイセンサ
の製造方法について述べていく。
【００６６】シリコン基板１の上に、誘電体薄膜４２を
設け、エッチングを行う。その上に酸化シリコンの層を
形成する。次にマスクエッチングを行いその上にアレイ
電極パターンを形成する。底部のシリコン基板１は、エ
ッチングを行い誘電体薄膜４２を露出させ、その上にＮ
ｉ−Ｃｒ受光基板を形成し、樹脂保護膜で覆う。
【００６７】赤外線リニアアレイセンサは、温度変化に
対応して、表面に電荷が発生する誘電体薄膜４２の焦電
効果を用いたものである。誘電体薄膜４２の表面に赤外
線が照射されると、温度変化が生じ、発生する電圧また
は焦電電流を検出することにより赤外線を検出する。
【００６８】なお、この実施例５においては、Ｅｒ量と
しては焦電性を示す範囲である０．５〜１０．０ｍｏｌ
％が、またＺｒ／Ｔｉ比としては、４５／５５〜７５／
２５が好ましい。
【００６９】次に、超音波センサに誘電体薄膜を利用し
た第６の実施例を図１２ａ及びその上面図である１２ｂ
に基づいて説明する。
【００７０】超音波センサは、シリコン基板５０を有し
ており、シリコン基板５０には窪み５１が刻設されてい
る。シリコン基板５０上にはシリコン酸化膜からなる片
持ち梁５２が配設されており、片持ち梁５２の先端は窪
み５１の上部に位置している。片持ち梁５２上にはＰｔ
／Ｔｉ電極５３が積層されており、Ｐｔ／Ｔｉ電極５３
上には誘電体薄膜５４が積層されており、誘電体薄膜５
４上にはＡｌ電極５５が積層されている。なお、製造時
には、最初に片持ち梁５２を設けて、その後窪み５１を
エッチングにより設けている。
【００７１】超音波センサは、機械的応力を加えると応
力に比例した電気分極を生じる現象である誘電体の圧電
効果により超音波を計測するものである。超音波センサ
は、超音波を受波すると、その音圧により片持ち梁２１
が共振し、誘電体薄膜５４の撓みによる圧電効果により
電極５３、５５間に電圧が発生する。片持ち梁５２の大
きさや膜厚を変えることにより、共振周波数を容易に制
御し得る。
【００７２】なお、この実施例６においては、Ｅｒ量と
しては圧電性を示す範囲である０．５〜１０．０ｍｏｌ
％が、またＺｒ／Ｔｉ比としては、４５／５５〜７５／
２５が好ましい。
【００７３】次に、導波路型光変調器に誘電体薄膜を利
用した第７の実施例を図１３ａ及び図１３ａのＡにおけ
る断面図を図１３ｂに示し、これらに基づいて説明す
る。
【００７４】導波路型光変調器は、印加電界により屈折
率が変化する現象である誘電体の電気光学効果を用いた
ものである。
【００７５】導波路型光変調器は、サファイア基板６０
を有しており、サファイア基板６０上にＰＥＺＴ誘電体
薄膜６１が積層されている。誘電体薄膜６１上にはポー
トＡ６２、ポートＢ６３、ポートＣ６７、ポートＤ６８
が積層されており、ポートＡ６２、ポートＢ６３、ポー
トＣ６７、ポートＤ６８上かつポートＡ６２、ポートＢ
６３間、及びポートＣ６７、ポートＤ６８間をそれぞれ
離間するように緩衝層６４が積層されており、緩衝層６
４上かつポートＡ６２およびポートＤ６８、ポートＢ６
３及びポートＣ６７ｃそれぞれに臨む位置にはそれぞれ
Ａｌ電極６５、６６が積層されている。二つの導波路が
交差され、その交差部中央に微小なギャップを持つ電極
６５、６６が設けられている。そして、ポートＡ６２の
緩衝層を挟んで延長方向にはポートＣ６７が設けられて
おり、一方、ポートＢ６３の緩衝層を挟んで延長方向に
はポートＤ６８が設けられている。電極６５、６６に電
圧が印加されると、ギャップに集中する電界により局部
的に屈折率が変化し、その部分で光が全反射される。
【００７６】一例として、ポートＡ６２より光を入力し
た場合を考えてみると、電極６６に電圧が印加されてい
ない場合には、光は直進しポートＤ６８より出力され
る。一方、電極６６に電圧が印加された場合には、光が
全反射し、ポートＣ６７より出力される。
【００７７】なお、この実施例７においては、Ｅｒ量と
しては電気光学効果を有する範囲である０．５〜１０．
０ｍｏｌ％が、またＺｒ／Ｔｉ比としては、４５／５５
〜７５／２５が好ましい。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
誘電体薄膜にチタン酸ジルコン酸エルビウム鉛（（Ｐｂ
1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）を用いたので、
リーク電流を低減できると共に電気的疲労特性の改善を
行うことができる。また、この誘電体薄膜を使用するこ
とにより、強誘電性を示すものを用いた不揮発性メモリ
素子や高誘電率特性を有するものを用いたＤＲＡＭ等の
高性能の記憶素子を初めとし、特性の優れた赤外線セン
サ、超音波センサ、全反射型導波路スイッチを得ること
ができる。
【図面の簡単な説明】
【図１】本発明の一実施例による誘電体薄膜の電気特性
を評価するために作製された誘電体薄膜素子の構成を示
す要部断面図である。
【図２】本実施例のＰＥＺＴ誘電体薄膜の形成工程にお
けるフローチャートを示す図である。
【図３】本実施例の誘電体薄膜素子のリーク電流の測定
結果を示す図である。
【図４】本実施例の誘電体薄膜素子の疲労特性を測定す
るときに印加したパルスの波形を示す図である。
【図５】本実施例の誘電体薄膜素子の疲労特性を測定す
るときに印加したパルスの波形を示す図である。
【図６ａ】本実施例のＰＥＺＴ誘電体薄膜素子の電界と
分極とのヒステリシスループによる疲労特性の測定結果
を示す。
【図６ｂ】図６ｂはＰＺＴ誘電体薄膜素子の電界と分極
とのヒステリシスループによる疲労特性の測定結果を示
す図である。
【図６ｃ】本実施例のＰＥＺＴ誘電体薄膜素子の電界と
分極とのヒステリシスループによる疲労特性の測定結果
を示す図である。
【図６ｄ】本実施例のＰＥＺＴ誘電体薄膜素子の電界と
分極とのヒステリシスループによる疲労特性の測定結果
を示す図である。
【図７】ＰＺＴに添加されるＬａ及びＥｒによるヒステ
リシスループの変化を示す図である。
【図８ａ】本実施例の誘電体薄膜素子を利用したキャパ
シタ構造の不揮発性メモリの概略構造を示す断面図であ
る。
【図８ｂ】本実施例の誘電体薄膜素子を利用したキャパ
シタ構造の不揮発性メモリの等価回路を示す。
【図９】本実施例の誘電体薄膜素子を利用したＭＦＭＩ
Ｓ−ＦＥＴの概略構造を示す断面図である。
【図１０ａ】本実施例の誘電体薄膜素子を利用した平坦
化ＳＴＣ型ＤＲＡＭの概略構造を示す断面図である。
【図１０ｂ】本実施例の誘電体薄膜素子を利用した平坦
化ＳＴＣ型ＤＲＡＭの等価回路を示す。
【図１１】本実施例の誘電体薄膜素子を利用した焦電型
赤外線リニアアレイセンサの概略構造を示す断面図であ
る。
【図１２ａ】本実施例の誘電体薄膜素子を利用した超音
波センサの概略構造を示す断面図である。
【図１２ｂ】本実施例の誘電体薄膜素子を利用した超音
波センサの上面図を示す。
【図１３ａ】本実施例の誘電体薄膜素子を利用した導波
路型光変調器の外形図概略構造を示す断面図である。
【図１３ｂ】本実施例の誘電体薄膜素子を利用した導波
路型光変調器の概略構造を示す断面図である。
【符号の説明】
５，２２，３２，４２，５４，６１ ＰＥＺＴ誘電体薄
膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｇ 4/33 Ｈ０１Ｌ 27/04 21/822 21/8242 27/108 21/8247 29/788 29/792 37/02 41/08 7210−4Ｍ Ｈ０１Ｌ 27/10 ３２５ Ｊ 29/78 ３７１ 9274−4Ｍ 41/08 Ｚ

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 誘電体薄膜（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）
    を具備する誘電体薄膜素子において、前記誘電体薄膜が
    エルビウムを含むことを特徴とする誘電体薄膜素子。
  2. 【請求項２】 前記誘電体薄膜がチタン酸ジルコン酸エ
    ルビウム鉛（（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ
    3 ）からなり０＜ｘ＜１、０＜ｙ＜１であることを特徴
    とする請求項１に記載の誘電体薄膜素子。
  3. 【請求項３】 前記チタン酸ジルコン酸エルビウム鉛
    （（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）におい
    て、０．４５≦ｘ≦０．８、０．００５≦ｙ≦０．０５
    であり、前記誘電体薄膜が強誘電性を示すことを特徴と
    する請求項２に記載の誘電体薄膜素子。
  4. 【請求項４】 前記チタン酸ジルコン酸エルビウム鉛
    （（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）におい
    て、０．４５≦ｘ≦０．７５、０．０５≦ｙ≦０．１で
    あるとともに前記誘電体薄膜が高誘電率特性を有するこ
    とを特徴とする請求項２に記載の誘電体薄膜素子。
  5. 【請求項５】 ｎ型シリコン基板の上に、熱酸化シリコ
    ン膜、チタン膜、白金下部電極、チタン酸ジルコン酸エ
    ルビウム鉛（（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ
    3 ）膜、白金上部電極をこの順序で具備し、０．４５≦
    ｘ≦０．８、０．００５≦ｙ≦０．１であることを特徴
    とする誘電体薄膜素子。
  6. 【請求項６】 基板にチタン酸ジルコン酸エルビウム鉛
    （（Ｐｂ1-y Ｅｒy）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）のゾル
    −ゲル溶液を塗布し、次いで高温で乾燥させて乾燥ゲル
    を得、更に高温での熱処理を行って前記チタン酸ジルコ
    ン酸エルビウム鉛（（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ
    1-x ）Ｏ3 ）であって、０．４５≦ｘ≦０．８、０．０
    ０５≦ｙ≦０．１である誘電体薄膜を製造する方法。
  7. 【請求項７】 ＭＯＳトランジスタに接続されるキャパ
    シタ絶縁膜としてチタン酸ジルコン酸エルビウム鉛
    （（Ｐｂ1-y Ｅｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）であっ
    て、０．５２≦ｘ≦０．７、０．００５≦ｙ≦０．０５
    である誘電体薄膜を用いたスイッチングトランジスタと
    組み合わせる不揮発性メモリ。
  8. 【請求項８】 電界効果型トランジスタの絶縁ゲート膜
    としてチタン酸ジルコン酸エルビウム鉛（（Ｐｂ1-y Ｅ
    ｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）であって、０．４５≦
    ｘ≦０．８、０．００５≦ｙ≦０．０５である誘電体薄
    膜を埋め込んだことを特徴とするＭＦＭＩＳ−ＦＥＴ
    （メタル・フェロエロクトリック・メタル・インシュレ
    ータ・セミコンダクターＦＥＴ）。
  9. 【請求項９】 １個のトランジスタとコンデンサから成
    るメモリセルの複数を具備する平坦化スタックキャパシ
    タ（ＳＴＣ）型ＤＲＡＭであって、前記コンデンサがチ
    タン酸ジルコン酸エルビウム鉛（（Ｐｂ1-y Ｅｒy ）
    （Ｚｒx Ｔｉ1-x ）Ｏ3 ）であって、０．４５≦ｘ≦
    ０．７５、０．０５≦ｙ≦０．１である誘電体薄膜を具
    備する平坦化ＳＴＣ型ＤＲＡＭ。
  10. 【請求項１０】 受光電極とチタン酸ジルコン酸エルビ
    ウム鉛（（Ｐｂ1-yＥｒy ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）
    であって、０．４５≦ｘ≦０．７５、０．００５≦ｙ≦
    ０．１である誘電体薄膜と、アレイ電極とをこの順序に
    有し、赤外線を検出する焦電薄膜型赤外線リニアアレイ
    センサ。
  11. 【請求項１１】 片持ちばりと、第１の電極と、チタン
    酸ジルコン酸エルビウム鉛（（Ｐｂ1-y Ｅｒy ）（Ｚｒ
    x Ｔｉ1-x ）Ｏ3 ）であって、０．４５≦ｘ≦０．７
    ５、０．００５≦ｙ≦０．１である誘電体薄膜と、第２
    の電極とをこの順序に有する超音波センサ。
  12. 【請求項１２】 ２つの導波路の交差点に、基板上に設
    けたチタン酸ジルコン酸エルビウム鉛（（Ｐｂ1-y Ｅｒ
    y ）（Ｚｒx Ｔｉ1-x ）Ｏ3 ）であって、０．００５≦
    ｘ≦０．１、０．４５≦ｙ≦０．７５である誘電体薄膜
    と、緩衝層と、２つの隔離した金属電極とを設けた導波
    路型光変調器。
JP6133156A 1993-06-23 1994-06-15 誘電体薄膜素子及びその製造方法 Pending JPH0773732A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6133156A JPH0773732A (ja) 1993-06-23 1994-06-15 誘電体薄膜素子及びその製造方法
DE69430501T DE69430501T2 (de) 1993-06-23 1994-06-22 Dielektrische Dünnfilmanordnung und Herstellungsverfahren
EP94304548A EP0631319B1 (en) 1993-06-23 1994-06-22 Dielectric thin film device and manufacturing method thereof
US08/264,060 US5578845A (en) 1993-06-23 1994-06-22 Dielectric thin film device with lead erbium zirconate titanate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15220693 1993-06-23
JP5-152206 1993-06-23
JP6133156A JPH0773732A (ja) 1993-06-23 1994-06-15 誘電体薄膜素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0773732A true JPH0773732A (ja) 1995-03-17

Family

ID=26467568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6133156A Pending JPH0773732A (ja) 1993-06-23 1994-06-15 誘電体薄膜素子及びその製造方法

Country Status (4)

Country Link
US (1) US5578845A (ja)
EP (1) EP0631319B1 (ja)
JP (1) JPH0773732A (ja)
DE (1) DE69430501T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121647A (en) * 1996-06-26 2000-09-19 Tdk Corporation Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films
JP2001284671A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 圧電アクチュエータ、インクジェットヘッド及びインクジェット式記録装置
JP2002076295A (ja) * 2000-05-12 2002-03-15 Agilent Technol Inc 多層電気デバイスを有する装置
JP2014060291A (ja) * 2012-09-18 2014-04-03 Ricoh Co Ltd 電気−機械変換素子の製造方法、電気−機械変換素子、該電気−機械変換素子を備えた液滴吐出ヘッド、液滴吐出装置。

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
US6664115B2 (en) * 1992-10-23 2003-12-16 Symetrix Corporation Metal insulator structure with polarization-compatible buffer layer
US5914507A (en) * 1994-05-11 1999-06-22 Regents Of The University Of Minnesota PZT microdevice
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
JPH09331020A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
US5757042A (en) * 1996-06-14 1998-05-26 Radiant Technologies, Inc. High density ferroelectric memory with increased channel modulation and double word ferroelectric memory cell for constructing the same
DE19735101A1 (de) * 1997-08-13 1999-02-18 Krautkraemer Gmbh Prüfkopf für die Ultraschallprüfung nach dem Impuls-Echo-Verfahren
US6336365B1 (en) * 1999-08-24 2002-01-08 Personal Electronic Devices, Inc. Low-cost accelerometer
JP3482883B2 (ja) * 1998-08-24 2004-01-06 株式会社村田製作所 強誘電体薄膜素子およびその製造方法
SE513809C2 (sv) * 1999-04-13 2000-11-06 Ericsson Telefon Ab L M Avstämbara mikrovågsanordningar
US7058245B2 (en) 2000-04-04 2006-06-06 Waveguide Solutions, Inc. Integrated optical circuits
CN100418919C (zh) * 2000-12-20 2008-09-17 株式会社村田制作所 透光性陶瓷及其制造方法和光学元件
DE10246584B4 (de) * 2002-10-05 2005-05-19 Fachhochschule Kiel Substrat mit darauf befindlichem keramischen Film und dessen Verwendung
US20050212022A1 (en) * 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
JP2005285151A (ja) * 2004-03-26 2005-10-13 Seiko Epson Corp 強誘電体メモリの素子構造、並びに非破壊読み出し方法
US7497133B2 (en) 2004-05-24 2009-03-03 Drexel University All electric piezoelectric finger sensor (PEFS) for soft material stiffness measurement
US20070009821A1 (en) * 2005-07-08 2007-01-11 Charlotte Cutler Devices containing multi-bit data
DE102005062872A1 (de) * 2005-09-16 2007-03-29 Robert Bosch Gmbh Piezoelektrische Keramiken als Vibrationssensoren zur Rollerkennung in Reifendrucksystemen
CN101371132B (zh) 2006-01-23 2013-05-01 德雷塞尔大学 自励、自感知压电悬臂梁传感器
US8171795B1 (en) 2006-01-23 2012-05-08 Drexel University Self-exciting, self-sensing piezoelectric cantilever sensor for detection of airborne analytes directly in air
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US8286486B2 (en) 2006-05-10 2012-10-16 Drexel University Molecular control of surface coverage
US8481335B2 (en) 2006-11-27 2013-07-09 Drexel University Specificity and sensitivity enhancement in cantilever sensing
EP2100125A4 (en) 2006-11-28 2012-02-15 Univ Drexel PIEZOELECTRIC MICROCANTILEVER SENSORS FOR BIOSENSORS
US7992431B2 (en) 2006-11-28 2011-08-09 Drexel University Piezoelectric microcantilevers and uses in atomic force microscopy
JP2010518380A (ja) 2007-02-01 2010-05-27 ドレクセル・ユニバーシティー センサー用途向けハンドヘルド型位相シフト検出器
WO2008101199A1 (en) 2007-02-16 2008-08-21 Drexel University Enhanced sensitivity of a cantilever sensor via specific bindings
US8512947B2 (en) 2007-02-16 2013-08-20 Drexel University Detection of nucleic acids using a cantilever sensor
WO2009035732A2 (en) 2007-05-30 2009-03-19 Drexel University Detection and quantification of biomarkers via a piezoelectric cantilever sensor
WO2009021058A2 (en) * 2007-08-06 2009-02-12 Trinity Labortories, Inc. Pharmaceutical compositions for treating chronic pain and pain associated with neuropathy
US8241569B2 (en) 2007-11-23 2012-08-14 Drexel University Lead-free piezoelectric ceramic films and a method for making thereof
US8236508B2 (en) 2008-01-29 2012-08-07 Drexel University Detecting and measuring live pathogens utilizing a mass detection device
US8741663B2 (en) 2008-03-11 2014-06-03 Drexel University Enhanced detection sensitivity with piezoelectric sensors
EP2281192A4 (en) 2008-05-16 2014-02-05 Univ Drexel SYSTEM AND METHOD FOR TISSUE ASSESSMENT
KR100913424B1 (ko) * 2008-07-01 2009-08-21 한국과학기술원 수동 매트릭스-어드레스 가능한 메모리 장치
US8722427B2 (en) 2009-10-08 2014-05-13 Drexel University Determination of dissociation constants using piezoelectric microcantilevers
FI4002724T3 (fi) 2015-12-13 2025-09-30 Gxc Llc Häiriönpoistomenetelmiä ja -laite
US10257746B2 (en) 2016-07-16 2019-04-09 GenXComm, Inc. Interference cancellation methods and apparatus
WO2019111333A1 (ja) * 2017-12-05 2019-06-13 浜松ホトニクス株式会社 反射型空間光変調器、光観察装置及び光照射装置
US11215755B2 (en) 2019-09-19 2022-01-04 GenXComm, Inc. Low loss, polarization-independent, large bandwidth mode converter for edge coupling
US11539394B2 (en) 2019-10-29 2022-12-27 GenXComm, Inc. Self-interference mitigation in in-band full-duplex communication systems
US20210336050A1 (en) * 2020-04-24 2021-10-28 GenXComm, Inc. Solid-State Device with Optical Waveguide as Floating Gate Electrode
US11796737B2 (en) 2020-08-10 2023-10-24 GenXComm, Inc. Co-manufacturing of silicon-on-insulator waveguides and silicon nitride waveguides for hybrid photonic integrated circuits
US12001065B1 (en) 2020-11-12 2024-06-04 ORCA Computing Limited Photonics package with tunable liquid crystal lens
WO2022178182A1 (en) 2021-02-18 2022-08-25 GenXComm, Inc. Maximizing efficiency of communication systems with self-interference cancellation subsystems
EP4331120A1 (en) 2021-04-29 2024-03-06 Genxcomm, Inc. Self-interference cancellation subsystems for mesh network nodes
US11838056B2 (en) 2021-10-25 2023-12-05 GenXComm, Inc. Hybrid photonic integrated circuits for ultra-low phase noise signal generators

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5241879B2 (ja) * 1972-01-13 1977-10-20
JPH0818871B2 (ja) * 1986-12-17 1996-02-28 日本電装株式会社 ジルコン酸チタン酸鉛系圧電磁器の製造方法
US5112433A (en) * 1988-12-09 1992-05-12 Battelle Memorial Institute Process for producing sub-micron ceramic powders of perovskite compounds with controlled stoichiometry and particle size
EP0375594A1 (en) * 1988-12-23 1990-06-27 United Technologies Corporation Preparation of thin films of ferroelectric materials
KR920701048A (ko) * 1989-04-21 1992-08-11 원본미기재 졸 겔 가공에 의한 박막 세라믹 제법
JP2891304B2 (ja) * 1990-11-16 1999-05-17 三菱マテリアル株式会社 超高純度強誘電体薄膜
EP0516031A1 (en) * 1991-05-29 1992-12-02 Ramtron International Corporation Stacked ferroelectric memory cell and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121647A (en) * 1996-06-26 2000-09-19 Tdk Corporation Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films
US6387712B1 (en) 1996-06-26 2002-05-14 Tdk Corporation Process for preparing ferroelectric thin films
JP2001284671A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd 圧電アクチュエータ、インクジェットヘッド及びインクジェット式記録装置
JP2002076295A (ja) * 2000-05-12 2002-03-15 Agilent Technol Inc 多層電気デバイスを有する装置
JP2014060291A (ja) * 2012-09-18 2014-04-03 Ricoh Co Ltd 電気−機械変換素子の製造方法、電気−機械変換素子、該電気−機械変換素子を備えた液滴吐出ヘッド、液滴吐出装置。

Also Published As

Publication number Publication date
DE69430501D1 (de) 2002-06-06
EP0631319B1 (en) 2002-05-02
EP0631319A1 (en) 1994-12-28
US5578845A (en) 1996-11-26
DE69430501T2 (de) 2002-11-07

Similar Documents

Publication Publication Date Title
JPH0773732A (ja) 誘電体薄膜素子及びその製造方法
US5998819A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
US7057874B2 (en) Ferroelectric capacitor
JP3460095B2 (ja) 強誘電体メモリ
JP3162718B2 (ja) 集積回路メモリー
US6410344B1 (en) Ferroelectric random access memory device and method for the manufacture thereof
US7427515B2 (en) Electronic element including ferroelectric substance film and method of manufacturing the same
JP4445091B2 (ja) 強誘電体記憶素子
US6080593A (en) Method of manufacturing ferroelectric memory
JPH104181A (ja) 強誘電体素子及び半導体装置
JP3160324B2 (ja) 半導体記憶素子
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JPH07183397A (ja) 誘電体薄膜素子及びその製造方法
JP3160325B2 (ja) 半導体記憶素子
JP3130410B2 (ja) 強誘電体メモリ素子
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
WO1992002956A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JP3442097B2 (ja) 強誘電体薄膜および強誘電体半導体装置
JPH05259389A (ja) 半導体記憶装置
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置
JP2544836B2 (ja) キャパシタ
JPH09321237A (ja) 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法
JPH0823073A (ja) 強誘電体薄膜キャパシタおよびその製造方法
JP3559486B2 (ja) 半導体記憶素子