JPH0774358A - ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 - Google Patents
ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法Info
- Publication number
- JPH0774358A JPH0774358A JP16052793A JP16052793A JPH0774358A JP H0774358 A JPH0774358 A JP H0774358A JP 16052793 A JP16052793 A JP 16052793A JP 16052793 A JP16052793 A JP 16052793A JP H0774358 A JPH0774358 A JP H0774358A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- perovskite oxide
- perovskite
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ペロブスカイト系酸化膜の形成方法とそれを
ゲート絶縁膜に用いた薄膜トランジスタに関し、下地電
極の酸化を防いで高誘電率の絶縁膜を形成し、液晶ディ
スプレイデバイスの画素の開口率を大きくする手段を提
供する。 【構成】 絶縁性透明基板１の上の下地のゲート電極２
の上に、ゲート電極２の酸化を防ぐためのペロブスカイ
ト系酸化膜からなる第１の絶縁膜３を酸素分圧の少ない
Ａｒ混合ガスまたはＡｒガスのＲＦスパッタリングによ
って形成し、その上に、高誘電率のペロブスカイト系酸
化膜からなる第２の絶縁膜４を酸素分圧の大きいＡｒ混
合ガスまたは酸素ガスのＲＦスパッタリングによって形
成し、その上にａ−Ｓｉからなる動作半導体層５、Ｓｉ
Ｎ等からなるチャネル保護層６を形成し、その上にソー
ス用とドレイン用のオーミックコンタクト層７1 ，７2
を対向して形成し、その上にソース用とドレイン用の電
極８1 ，８2 を形成する。
ゲート絶縁膜に用いた薄膜トランジスタに関し、下地電
極の酸化を防いで高誘電率の絶縁膜を形成し、液晶ディ
スプレイデバイスの画素の開口率を大きくする手段を提
供する。 【構成】 絶縁性透明基板１の上の下地のゲート電極２
の上に、ゲート電極２の酸化を防ぐためのペロブスカイ
ト系酸化膜からなる第１の絶縁膜３を酸素分圧の少ない
Ａｒ混合ガスまたはＡｒガスのＲＦスパッタリングによ
って形成し、その上に、高誘電率のペロブスカイト系酸
化膜からなる第２の絶縁膜４を酸素分圧の大きいＡｒ混
合ガスまたは酸素ガスのＲＦスパッタリングによって形
成し、その上にａ−Ｓｉからなる動作半導体層５、Ｓｉ
Ｎ等からなるチャネル保護層６を形成し、その上にソー
ス用とドレイン用のオーミックコンタクト層７1 ，７2
を対向して形成し、その上にソース用とドレイン用の電
極８1 ，８2 を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、高開口率画素を有する
液晶ディスプレイパネルを駆動する薄膜トランジスタ、
および、高誘電絶縁材料であるペロブスカイト系酸化膜
を下地電極を酸化させることなく形成する方法に関す
る。
液晶ディスプレイパネルを駆動する薄膜トランジスタ、
および、高誘電絶縁材料であるペロブスカイト系酸化膜
を下地電極を酸化させることなく形成する方法に関す
る。
【０００２】
【従来の技術】薄膜トランジスタは、ソース電極とドレ
イン電極の間の導電体の電気伝導度を導体と接する絶縁
物層を介して設けられた第３の電極（ゲート電極）に印
加する電圧によって制御するいわゆる電界効果型トラン
ジスタとして知られている。そして、従来から、薄膜ト
ランジスタは大面積にわたってスイッチングアレイを形
成し易い点、あるいは材料が安価であるため低コスト化
できる等の点が注目され、特に、ディスプレイ素子用ス
イッチングアレイに使用することを目的として研究開発
が続けられている。
イン電極の間の導電体の電気伝導度を導体と接する絶縁
物層を介して設けられた第３の電極（ゲート電極）に印
加する電圧によって制御するいわゆる電界効果型トラン
ジスタとして知られている。そして、従来から、薄膜ト
ランジスタは大面積にわたってスイッチングアレイを形
成し易い点、あるいは材料が安価であるため低コスト化
できる等の点が注目され、特に、ディスプレイ素子用ス
イッチングアレイに使用することを目的として研究開発
が続けられている。
【０００３】図３は、窒化シリコン、アルミナ等の絶縁
膜を用いた従来の薄膜トランジスタの構成説明図であ
る。この図において、２１は絶縁性透明基板、２２はゲ
ート電極、２３はゲート絶縁膜、２４は動作半導体層、
２５はチャネル保護層、２６1 はソース用オーミックコ
ンタクト層、２６2 はドレイン用オーミックコンタクト
層、２７1 はソース電極、２７2 はドレイン電極であ
る。
膜を用いた従来の薄膜トランジスタの構成説明図であ
る。この図において、２１は絶縁性透明基板、２２はゲ
ート電極、２３はゲート絶縁膜、２４は動作半導体層、
２５はチャネル保護層、２６1 はソース用オーミックコ
ンタクト層、２６2 はドレイン用オーミックコンタクト
層、２７1 はソース電極、２７2 はドレイン電極であ
る。
【０００４】この構成説明図によって従来の窒化シリコ
ン、アルミナ等の絶縁膜を用いた薄膜トランジスタの構
成と製造方法を説明する。
ン、アルミナ等の絶縁膜を用いた薄膜トランジスタの構
成と製造方法を説明する。
【０００５】第１工程 ガラス基板等の絶縁性透明基板２１の上にＣｒ，Ｔｉ，
Ａｌ，Ｍｏ等の金属膜をスパッタリングによって形成
し、パターニングすることによってゲート電極２２を形
成する。
Ａｌ，Ｍｏ等の金属膜をスパッタリングによって形成
し、パターニングすることによってゲート電極２２を形
成する。
【０００６】第２工程 ゲート電極２２を含む絶縁性透明基板２１の上に、窒化
シリコン（ＳｉＮ）の単層膜または窒化シリコンとアル
ミナ（Ａｌ2 Ｏ3 ）の膜厚が数千Åの複合膜等からなる
ゲート絶縁膜２３を形成する。
シリコン（ＳｉＮ）の単層膜または窒化シリコンとアル
ミナ（Ａｌ2 Ｏ3 ）の膜厚が数千Åの複合膜等からなる
ゲート絶縁膜２３を形成する。
【０００７】第３工程 ゲート絶縁膜２３の上に、モノシランガスのＣＶＤによ
って、アモルファスシリコンからなる動作半導体層２４
を形成する。
って、アモルファスシリコンからなる動作半導体層２４
を形成する。
【０００８】第４工程 動作半導体層２４のチャネル領域の上に、ＳｉＮ，Ｓｉ
Ｏ2 等のチャネル保護層２５を形成する。
Ｏ2 等のチャネル保護層２５を形成する。
【０００９】第５工程 チャネル保護層２５を挟む動作半導体層２４のソース領
域とドレイン領域に、数μｍから数十μｍの間隔を隔て
て、燐（Ｐ）をドープしたアモルファスシリコンからな
るソース用オーミックコンタクト層２６1 とドレイン用
オーミックコンタクト層２６2 を形成し、その上に、Ａ
ｌ，Ｃｒ等からなるソース電極２７1 とドレイン電極２
７2 を形成する。
域とドレイン領域に、数μｍから数十μｍの間隔を隔て
て、燐（Ｐ）をドープしたアモルファスシリコンからな
るソース用オーミックコンタクト層２６1 とドレイン用
オーミックコンタクト層２６2 を形成し、その上に、Ａ
ｌ，Ｃｒ等からなるソース電極２７1 とドレイン電極２
７2 を形成する。
【００１０】この従来の窒化シリコン、アルミナ等のゲ
ート絶縁膜を用いた薄膜トランジスタには、ゲート絶縁
膜２３に用いられる窒化シリコンの単層膜または窒化シ
リコンとアルミナの複合膜等の絶縁材料の比誘電率が１
０以下と小さいため、一定のドレイン電流を確保するた
めにはゲート幅をある大きさ以上確保することが必要で
あり、そのため、薄膜トランジスタ自体の面積が大きく
なり、画素の開口率が低下するという問題を有してい
る。
ート絶縁膜を用いた薄膜トランジスタには、ゲート絶縁
膜２３に用いられる窒化シリコンの単層膜または窒化シ
リコンとアルミナの複合膜等の絶縁材料の比誘電率が１
０以下と小さいため、一定のドレイン電流を確保するた
めにはゲート幅をある大きさ以上確保することが必要で
あり、そのため、薄膜トランジスタ自体の面積が大きく
なり、画素の開口率が低下するという問題を有してい
る。
【００１１】この問題を解消するため、薄膜トランジス
タのゲート絶縁膜として、近年、高誘電率絶縁材料であ
るために１Ｇ以上のＤＲＡＭのキャパシタンス用の絶縁
材料として、また、大面積化が容易であるために低電圧
駆動ＥＬ用の絶縁材料として注目されているペロブスカ
イト系酸化物を用いることが考えられる。
タのゲート絶縁膜として、近年、高誘電率絶縁材料であ
るために１Ｇ以上のＤＲＡＭのキャパシタンス用の絶縁
材料として、また、大面積化が容易であるために低電圧
駆動ＥＬ用の絶縁材料として注目されているペロブスカ
イト系酸化物を用いることが考えられる。
【００１２】図４は、ペロブスカイト系酸化物膜を用い
た従来の薄膜トランジスタの構成説明図である。この図
において、３１は絶縁性透明基板、３２はゲート電極、
３３はペロブスカイト系酸化物膜、３４は窒化シリコン
膜、３５は動作半導体層、３６はチャネル保護層、３７
1 はソース用オーミックコンタクト層、３７2 はドレイ
ン用オーミックコンタクト層、３８1 はソース電極、３
８2 はドレイン電極である。
た従来の薄膜トランジスタの構成説明図である。この図
において、３１は絶縁性透明基板、３２はゲート電極、
３３はペロブスカイト系酸化物膜、３４は窒化シリコン
膜、３５は動作半導体層、３６はチャネル保護層、３７
1 はソース用オーミックコンタクト層、３７2 はドレイ
ン用オーミックコンタクト層、３８1 はソース電極、３
８2 はドレイン電極である。
【００１３】この構成説明図によって従来のペロブスカ
イト系酸化物膜を用いた薄膜トランジスタの構成と製造
方法を説明する。
イト系酸化物膜を用いた薄膜トランジスタの構成と製造
方法を説明する。
【００１４】第１工程 ガラス基板等の絶縁性透明基板３１の上にＣｒ，Ｔｉ，
Ａｌ，Ｍｏ等の金属膜をスパッタリングによって形成
し、パターニングすることによってゲート電極３２を形
成する。
Ａｌ，Ｍｏ等の金属膜をスパッタリングによって形成
し、パターニングすることによってゲート電極３２を形
成する。
【００１５】第２工程 ゲート電極３２を含む絶縁性透明基板３１の上に、膜厚
が数千Åで、ペロブスカイト系酸化物からなる絶縁膜３
３と窒化シリコン（ＳｉＮ）膜２４の複合膜であるゲー
ト絶縁膜を形成する。
が数千Åで、ペロブスカイト系酸化物からなる絶縁膜３
３と窒化シリコン（ＳｉＮ）膜２４の複合膜であるゲー
ト絶縁膜を形成する。
【００１６】第３工程 ゲート絶縁膜を構成する窒化シリコン膜３４の上に、モ
ノシランガスのＣＶＤによって、アモルファスシリコン
からなる動作半導体層３５を形成する。
ノシランガスのＣＶＤによって、アモルファスシリコン
からなる動作半導体層３５を形成する。
【００１７】第４工程 動作半導体層３５のチャネル領域の上に、ＳｉＮ，Ｓｉ
Ｏ2 等のチャネル保護層３６を形成する。
Ｏ2 等のチャネル保護層３６を形成する。
【００１８】第５工程 チャネル保護層３６を挟む動作半導体層３６のソース領
域とドレイン領域に、数μｍから数十μｍの間隔を隔て
て、燐（Ｐ）をドープしたアモルファスシリコンからな
るソース用オーミックコンタクト層３７1 とドレイン用
オーミックコンタクト層３７2 を形成し、その上に、Ａ
ｌ，Ｃｒ等からなるソース電極３８1 とドレイン電極３
８2 を形成する。
域とドレイン領域に、数μｍから数十μｍの間隔を隔て
て、燐（Ｐ）をドープしたアモルファスシリコンからな
るソース用オーミックコンタクト層３７1 とドレイン用
オーミックコンタクト層３７2 を形成し、その上に、Ａ
ｌ，Ｃｒ等からなるソース電極３８1 とドレイン電極３
８2 を形成する。
【００１９】
【発明が解決しようとする課題】前記の従来のペロブス
カイト系酸化物膜を用いた薄膜トランジスタには、Ｓｒ
ＴｉＯ3 ，ＰｂＴｉＯ3 等のペロブスカイト系酸化物を
酸素分圧の極めて大きいアルゴン混合ガスあるいは１０
０％酸素ガスによる反応性スパッタリングによって絶縁
性が優れ、誘電率が高く良質の膜を形成することがで
き、ゲート絶縁容量を増大させて、一定のバイアス電圧
によって大きい駆動電流を生じ、蓄積容量を増大して画
素電極にかかる維持電圧を高くなることができるという
利点はある反面、ペロブスカイト系酸化物をＭｏ，Ｃ
ｒ，Ｔｉ等からなる下地電極の上に形成すると、比較的
低い基板温度でも下地電極全体がほとんどが酸化されて
高抵抗化するという問題を有している。
カイト系酸化物膜を用いた薄膜トランジスタには、Ｓｒ
ＴｉＯ3 ，ＰｂＴｉＯ3 等のペロブスカイト系酸化物を
酸素分圧の極めて大きいアルゴン混合ガスあるいは１０
０％酸素ガスによる反応性スパッタリングによって絶縁
性が優れ、誘電率が高く良質の膜を形成することがで
き、ゲート絶縁容量を増大させて、一定のバイアス電圧
によって大きい駆動電流を生じ、蓄積容量を増大して画
素電極にかかる維持電圧を高くなることができるという
利点はある反面、ペロブスカイト系酸化物をＭｏ，Ｃ
ｒ，Ｔｉ等からなる下地電極の上に形成すると、比較的
低い基板温度でも下地電極全体がほとんどが酸化されて
高抵抗化するという問題を有している。
【００２０】本発明は、開口率が大きい画素を有する液
晶ディスプレイパネル駆動用の薄膜トランジスタ、およ
び、高誘電率のペロブスカイト系酸化膜を下地電極を酸
化させないで形成する方法を提供することを目的とす
る。
晶ディスプレイパネル駆動用の薄膜トランジスタ、およ
び、高誘電率のペロブスカイト系酸化膜を下地電極を酸
化させないで形成する方法を提供することを目的とす
る。
【００２１】
【課題を解決するための手段】本発明にかかるペロブス
カイト系酸化膜の形成方法においては、絶縁基板上に形
成された下地電極の上に、下地電極酸化防止用の第１の
ペロブスカイト系酸化膜を酸素分圧の極めて小さいＡｒ
混合ガスまたは１００％ＡｒガスのＲＦスパッタリング
によって形成し、引き続いて、大きな絶縁抵抗を有する
良質の第２のペロブスカイト系酸化膜を酸素分圧の極め
て大きいＡｒ混合ガスまたは１００％酸素ガスの反応性
ＲＦスパッタリングによって形成し、該第１のペロブス
カイト系酸化膜と該第２のペロブスカイト系酸化膜を合
わせた厚さを目的の膜厚とする工程を採用した。
カイト系酸化膜の形成方法においては、絶縁基板上に形
成された下地電極の上に、下地電極酸化防止用の第１の
ペロブスカイト系酸化膜を酸素分圧の極めて小さいＡｒ
混合ガスまたは１００％ＡｒガスのＲＦスパッタリング
によって形成し、引き続いて、大きな絶縁抵抗を有する
良質の第２のペロブスカイト系酸化膜を酸素分圧の極め
て大きいＡｒ混合ガスまたは１００％酸素ガスの反応性
ＲＦスパッタリングによって形成し、該第１のペロブス
カイト系酸化膜と該第２のペロブスカイト系酸化膜を合
わせた厚さを目的の膜厚とする工程を採用した。
【００２２】この場合、下地電極酸化防止用の第１のペ
ロブスカイト系酸化膜の厚さを５００Å以下とし、大き
な絶縁抵抗を有する第２のペロブスカイト系酸化膜に比
べて薄く形成することによって、該第１のペロブスカイ
ト系酸化膜と該第２のペロブスカイト系酸化膜を合わせ
た膜特性を、該第２のペロブスカイト系酸化膜の大きな
絶縁抵抗と良質の膜質に近づけることができる。
ロブスカイト系酸化膜の厚さを５００Å以下とし、大き
な絶縁抵抗を有する第２のペロブスカイト系酸化膜に比
べて薄く形成することによって、該第１のペロブスカイ
ト系酸化膜と該第２のペロブスカイト系酸化膜を合わせ
た膜特性を、該第２のペロブスカイト系酸化膜の大きな
絶縁抵抗と良質の膜質に近づけることができる。
【００２３】また、本発明にかかる薄膜トランジスタの
製造方法においては、絶縁性基板上に下地電極であるゲ
ート電極を形成する工程と、該ゲート電極の上に酸素分
圧の極めて小さいＡｒ混合ガスまたは１００％Ａｒガス
のＲＦスパッタリングによって下地電極酸化防止用の第
１のペロブスカイト系酸化膜を形成する工程と、その上
に引き続いて、酸素分圧の極めて大きいＡｒ混合ガスま
たは１００％酸素ガスの反応性ＲＦスパッタリングによ
って大きな絶縁抵抗と高誘電率を有する良質の第２のペ
ロブスカイト系酸化膜を形成する工程と、該第２のペロ
ブスカイト系酸化膜の上に動作半導体層を形成する工程
と、該動作半導体層にソース電極とドレイン電極を形成
する工程を採用した。
製造方法においては、絶縁性基板上に下地電極であるゲ
ート電極を形成する工程と、該ゲート電極の上に酸素分
圧の極めて小さいＡｒ混合ガスまたは１００％Ａｒガス
のＲＦスパッタリングによって下地電極酸化防止用の第
１のペロブスカイト系酸化膜を形成する工程と、その上
に引き続いて、酸素分圧の極めて大きいＡｒ混合ガスま
たは１００％酸素ガスの反応性ＲＦスパッタリングによ
って大きな絶縁抵抗と高誘電率を有する良質の第２のペ
ロブスカイト系酸化膜を形成する工程と、該第２のペロ
ブスカイト系酸化膜の上に動作半導体層を形成する工程
と、該動作半導体層にソース電極とドレイン電極を形成
する工程を採用した。
【００２４】また、本発明にかかる薄膜トランジスタに
おいては、絶縁基板上にゲート電極が形成され、該ゲー
ト電極を含む絶縁基板の上にゲート絶縁膜が形成され、
該ゲート絶縁膜の上に動作半導体層が形成され、該動作
半導体層の上にソース電極とドレイン電極が対向して形
成されてなり、該ゲート絶縁層が異なる誘電率を有する
２層以上の絶縁膜から構成されており、該動作半導体層
と接する絶縁膜が窒化シリコン膜であり、該動作半導体
層と接しない絶縁膜が大きな誘電率を有するペロブスカ
イト系酸化膜である構成を採用した。
おいては、絶縁基板上にゲート電極が形成され、該ゲー
ト電極を含む絶縁基板の上にゲート絶縁膜が形成され、
該ゲート絶縁膜の上に動作半導体層が形成され、該動作
半導体層の上にソース電極とドレイン電極が対向して形
成されてなり、該ゲート絶縁層が異なる誘電率を有する
２層以上の絶縁膜から構成されており、該動作半導体層
と接する絶縁膜が窒化シリコン膜であり、該動作半導体
層と接しない絶縁膜が大きな誘電率を有するペロブスカ
イト系酸化膜である構成を採用した。
【００２５】この場合、動作半導体層と接する絶縁膜の
窒化シリコン膜の厚さが５００Å以上にすることができ
る。
窒化シリコン膜の厚さが５００Å以上にすることができ
る。
【００２６】
【作用】本発明のように、ゲート絶縁膜を、比誘電率が
高いＳｒＴｉＯ3 等のペロブスカイト系酸化膜と、Ｓｉ
Ｎ層を含む積層膜を用いると、ゲート絶縁膜を挟む電極
間の容量を増大することができるため、画素電極、蓄積
容量用電極の面積を小さくすることができ、駆動するＬ
ＣＤパネルの画素の開口率を大きくすることができる。
高いＳｒＴｉＯ3 等のペロブスカイト系酸化膜と、Ｓｉ
Ｎ層を含む積層膜を用いると、ゲート絶縁膜を挟む電極
間の容量を増大することができるため、画素電極、蓄積
容量用電極の面積を小さくすることができ、駆動するＬ
ＣＤパネルの画素の開口率を大きくすることができる。
【００２７】また、本発明のように、下地電極の表面に
酸素分圧の極めて小さいＡｒ酸素混合ガスまたは１００
％Ａｒガスのスパッタリングによってペロブスカイト系
酸化膜を極めて薄く形成して下地電極の酸化を抑え、さ
らに酸素分圧の極めて大きいＡｒガスまたは１００％酸
素ガスによる反応性スパッタリングによって絶縁性に優
れた良質の絶縁膜を目的の厚さの大部分を形成し複合化
すると、下地電極は電極内部まで酸化されないため、電
極自体の抵抗が増大することがなく、かつ、絶縁膜全体
としての誘電率を高くすることができる。
酸素分圧の極めて小さいＡｒ酸素混合ガスまたは１００
％Ａｒガスのスパッタリングによってペロブスカイト系
酸化膜を極めて薄く形成して下地電極の酸化を抑え、さ
らに酸素分圧の極めて大きいＡｒガスまたは１００％酸
素ガスによる反応性スパッタリングによって絶縁性に優
れた良質の絶縁膜を目的の厚さの大部分を形成し複合化
すると、下地電極は電極内部まで酸化されないため、電
極自体の抵抗が増大することがなく、かつ、絶縁膜全体
としての誘電率を高くすることができる。
【００２８】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１は、第１実施例の薄膜トランジスタ
の構成説明図である。この図において、１は絶縁性透明
基板、２はゲート電極、３は第１の絶縁膜、４は第２の
絶縁膜、５は動作半導体層、６はチャネル保護層、７1
はソース用オーミックコンタクト層、７2 はドレイン用
オーミックコンタクト層、８1 はソース電極、８2 はド
レイン電極である。
の構成説明図である。この図において、１は絶縁性透明
基板、２はゲート電極、３は第１の絶縁膜、４は第２の
絶縁膜、５は動作半導体層、６はチャネル保護層、７1
はソース用オーミックコンタクト層、７2 はドレイン用
オーミックコンタクト層、８1 はソース電極、８2 はド
レイン電極である。
【００２９】この薄膜トランジスタの構成説明図によっ
て第１実施例の薄膜トランジスタの構成と製造方法を説
明する。
て第１実施例の薄膜トランジスタの構成と製造方法を説
明する。
【００３０】第１工程 ガラス基板等の絶縁性透明基板１の上にＭｏ，Ｃｒ，Ｔ
ｉ等の金属膜をスパッタリングによって形成し、パター
ニングすることによってゲート電極２を形成する。
ｉ等の金属膜をスパッタリングによって形成し、パター
ニングすることによってゲート電極２を形成する。
【００３１】第２工程 ゲート電極２を含む絶縁性透明基板１の上に、ＳｒＴｉ
Ｏ3 ，ＰｂＴｉＯ3 等からなる高誘電率の第１の絶縁膜
３を形成し、その上に窒化シリコン（ＳｉＮ）の第２の
絶縁膜４を形成する。ＳｒＴｉＯ3 ，ＰｂＴｉＯ3 等の
第１の絶縁膜３は、例えば、１０ｍＴｏｒｒの１％Ｏ2
／Ａｒ混合ガス中でＲＦスパッタリングすることによっ
て容易に形成することができ、窒化シリコンの第２の絶
縁膜４はアンモニアガスとモノシランを用いたＰ−ＣＶ
Ｄによって形成することができる。
Ｏ3 ，ＰｂＴｉＯ3 等からなる高誘電率の第１の絶縁膜
３を形成し、その上に窒化シリコン（ＳｉＮ）の第２の
絶縁膜４を形成する。ＳｒＴｉＯ3 ，ＰｂＴｉＯ3 等の
第１の絶縁膜３は、例えば、１０ｍＴｏｒｒの１％Ｏ2
／Ａｒ混合ガス中でＲＦスパッタリングすることによっ
て容易に形成することができ、窒化シリコンの第２の絶
縁膜４はアンモニアガスとモノシランを用いたＰ−ＣＶ
Ｄによって形成することができる。
【００３２】第３工程 窒化シリコンの第２の絶縁膜４の上に、モノシランガス
のＣＶＤによって、アモルファスシリコンからなる動作
半導体層５を形成する。
のＣＶＤによって、アモルファスシリコンからなる動作
半導体層５を形成する。
【００３３】第４工程 動作半導体層５のチャネル領域の上に、ＳｉＮ，ＳｉＯ
2 等のチャネル保護層６を形成する。動作半導体層５の
ソース領域とドレイン領域に、燐（Ｐ）をドープしたア
モルファスシリコンからなるソース用オーミックコンタ
クト層７1 とドレイン用オーミックコンタクト層７2 を
形成し、その上にＡｌ，Ｃｒ等からなるソース電極８ 1
とドレイン電極８2 を形成する。
2 等のチャネル保護層６を形成する。動作半導体層５の
ソース領域とドレイン領域に、燐（Ｐ）をドープしたア
モルファスシリコンからなるソース用オーミックコンタ
クト層７1 とドレイン用オーミックコンタクト層７2 を
形成し、その上にＡｌ，Ｃｒ等からなるソース電極８ 1
とドレイン電極８2 を形成する。
【００３４】この実施例のように、第１の絶縁膜３を、
比誘電率が２００、厚さが８０００ÅのＳｒＴｉＯ3 と
し、第２の絶縁膜４を、比誘電率が６．４、厚さが５５
０ÅのＳｉＮとした場合と、ゲート絶縁膜として厚さが
４０００ÅのＳｉＮ層を用いた場合と比較すると、この
実施例においては絶縁層の容量を５倍に増大することが
でき、したがって、同一のゲート長、一定のゲート幅の
薄膜トランジスタで比較する場合、液晶ディスプレイデ
バイスを駆動するドレイン電流の大きさは、ゲート絶縁
膜容量が増大した分だけ増大するため、ドレイン電流を
一定にすると、ゲート幅を約１／５にして、ＬＣＤパネ
ルの画素の開口率を大きくすることができる。また、蓄
積容量Ｃsgを増大して画素電極にかかる維持電圧を高く
することができる。
比誘電率が２００、厚さが８０００ÅのＳｒＴｉＯ3 と
し、第２の絶縁膜４を、比誘電率が６．４、厚さが５５
０ÅのＳｉＮとした場合と、ゲート絶縁膜として厚さが
４０００ÅのＳｉＮ層を用いた場合と比較すると、この
実施例においては絶縁層の容量を５倍に増大することが
でき、したがって、同一のゲート長、一定のゲート幅の
薄膜トランジスタで比較する場合、液晶ディスプレイデ
バイスを駆動するドレイン電流の大きさは、ゲート絶縁
膜容量が増大した分だけ増大するため、ドレイン電流を
一定にすると、ゲート幅を約１／５にして、ＬＣＤパネ
ルの画素の開口率を大きくすることができる。また、蓄
積容量Ｃsgを増大して画素電極にかかる維持電圧を高く
することができる。
【００３５】上記の実施例において、動作半導体層と接
する絶縁膜を窒化シリコン膜とし、動作半導体層と接し
ない絶縁膜をペロブスカイト系酸化膜とした理由は、こ
の組み合わせの場合、特に上記の特性を生じやすいから
である。また、この場合、動作半導体層と接する絶縁膜
の窒化シリコン膜の厚さを５００Å以上にすると特に上
記の特性を生じやすい。また、ゲート絶縁膜を構成する
ペロブスカイト系酸化膜を２層以上にして、ピンホール
を補償することができ、また、誘電率を調整することが
できる。
する絶縁膜を窒化シリコン膜とし、動作半導体層と接し
ない絶縁膜をペロブスカイト系酸化膜とした理由は、こ
の組み合わせの場合、特に上記の特性を生じやすいから
である。また、この場合、動作半導体層と接する絶縁膜
の窒化シリコン膜の厚さを５００Å以上にすると特に上
記の特性を生じやすい。また、ゲート絶縁膜を構成する
ペロブスカイト系酸化膜を２層以上にして、ピンホール
を補償することができ、また、誘電率を調整することが
できる。
【００３６】（第２実施例）図２は、第２実施例の薄膜
トランジスタの構成説明図である。この図において、１
１は絶縁性透明基板、１２はゲート電極、１３は酸化防
止用ＳｒＴｉＯ3 層、１４は高誘電率ＳｒＴｉＯ3 層、
１５は窒化シリコン層、１６は動作半導体層、１７はチ
ャネル保護層、１８1 はソース用オーミックコンタクト
層、１８2 はドレイン用オーミックコンタクト層、１９
1 はソース電極、１９2 はドレイン電極である。
トランジスタの構成説明図である。この図において、１
１は絶縁性透明基板、１２はゲート電極、１３は酸化防
止用ＳｒＴｉＯ3 層、１４は高誘電率ＳｒＴｉＯ3 層、
１５は窒化シリコン層、１６は動作半導体層、１７はチ
ャネル保護層、１８1 はソース用オーミックコンタクト
層、１８2 はドレイン用オーミックコンタクト層、１９
1 はソース電極、１９2 はドレイン電極である。
【００３７】この薄膜トランジスタの構成説明図によっ
て第２実施例の薄膜トランジスタの構成と製造方法を説
明する。
て第２実施例の薄膜トランジスタの構成と製造方法を説
明する。
【００３８】第１工程 ガラス基板等の絶縁性透明基板１１の上にＭｏ，Ｃｒ，
Ｔｉ等の金属膜をスパッタリングによって形成し、パタ
ーニングすることによってゲート電極１２を形成する。
Ｔｉ等の金属膜をスパッタリングによって形成し、パタ
ーニングすることによってゲート電極１２を形成する。
【００３９】第２工程 ゲート電極１２を含む絶縁性透明基板１１の上に、２０
ｍＴｏｒｒの１％Ｏ2／Ａｒ混合ガス中で２Ｗ／ｃｍ2
のＲＦパワーを用い、基板温度を４５０℃にして、ペロ
ブスカイト系酸化物である酸化防止用ＳｒＴｉＯ3 層
（第１の絶縁層）１３を５００Å形成する。この酸化防
止用ＳｒＴｉＯ3 層１３は酸素が不足するため、誘電率
体としての電気特性は優れていないが、酸素含有量が少
ないため、ゲート電極１２を内部まで酸化して、高抵抗
化することはない。
ｍＴｏｒｒの１％Ｏ2／Ａｒ混合ガス中で２Ｗ／ｃｍ2
のＲＦパワーを用い、基板温度を４５０℃にして、ペロ
ブスカイト系酸化物である酸化防止用ＳｒＴｉＯ3 層
（第１の絶縁層）１３を５００Å形成する。この酸化防
止用ＳｒＴｉＯ3 層１３は酸素が不足するため、誘電率
体としての電気特性は優れていないが、酸素含有量が少
ないため、ゲート電極１２を内部まで酸化して、高抵抗
化することはない。
【００４０】第３工程 引き続いて、同じ反応チャンバー内で、２０ｍＴｏｒｒ
の１００％Ｏ2 ガス中で２Ｗ／ｃｍ2 のＲＦパワーを用
い、基板温度を３００℃にして、大きい絶縁抵抗と高誘
電率を有するペロブスカイト系酸化膜である高誘電率Ｓ
ｒＴｉＯ3 層（第２の絶縁層）１４を７５００Å形成
し、酸化防止用ＳｒＴｉＯ3 層１３と高誘電率ＳｒＴｉ
Ｏ3 層１４の厚さの和を目的の膜厚である８０００Åに
する。
の１００％Ｏ2 ガス中で２Ｗ／ｃｍ2 のＲＦパワーを用
い、基板温度を３００℃にして、大きい絶縁抵抗と高誘
電率を有するペロブスカイト系酸化膜である高誘電率Ｓ
ｒＴｉＯ3 層（第２の絶縁層）１４を７５００Å形成
し、酸化防止用ＳｒＴｉＯ3 層１３と高誘電率ＳｒＴｉ
Ｏ3 層１４の厚さの和を目的の膜厚である８０００Åに
する。
【００４１】第４工程 高誘電率ＳｒＴｉＯ3 層１４の上に、アンモニアガスと
モノシランガスを用いたＰ−ＣＶＤによって窒化シリコ
ン（ＳｉＮ）層（第３の絶縁層）１５を５００Å形成す
る。
モノシランガスを用いたＰ−ＣＶＤによって窒化シリコ
ン（ＳｉＮ）層（第３の絶縁層）１５を５００Å形成す
る。
【００４２】第５工程 窒化シリコン層１５の上に、モノシランガスのＣＶＤに
よって、アモルファスシリコンからなる動作半導体層１
６を形成する。
よって、アモルファスシリコンからなる動作半導体層１
６を形成する。
【００４３】第６工程 動作半導体層１６のチャネル領域の上に、ＳｉＮ，Ｓｉ
Ｏ2 等のチャネル保護層１７を形成する。動作半導体層
１６のソース領域とドレイン領域に、燐（Ｐ）をドープ
したアモルファスシリコンからなるソース用オーミック
コンタクト層１８1 とドレイン用オーミックコンタクト
層１８2 を形成し、その上にＡｌ，Ｃｒ等からなるソー
ス電極１９1 とドレイン電極１９2 を形成する。
Ｏ2 等のチャネル保護層１７を形成する。動作半導体層
１６のソース領域とドレイン領域に、燐（Ｐ）をドープ
したアモルファスシリコンからなるソース用オーミック
コンタクト層１８1 とドレイン用オーミックコンタクト
層１８2 を形成し、その上にＡｌ，Ｃｒ等からなるソー
ス電極１９1 とドレイン電極１９2 を形成する。
【００４４】この実施例によると、下地電極の上に、酸
素分圧の極めて小さいＡｒ混合ガスまたは１００％Ａｒ
ガスのＲＦスパッタリングによって酸化防止用ペロブス
カイト系酸化膜を形成するため、ペロブスカイト系酸化
膜中の酸素によって下地電極が中まで酸化されて電気抵
抗を増大することがなく、酸素分圧の極めて大きいＡｒ
混合ガスまたは１００％酸素ガスの反応性ＲＦスパッタ
リングによって厚い大きい絶縁抵抗と高誘電率を有する
ペロブスカイト系酸化膜を形成するため、酸化防止用ペ
ロブスカイト系酸化膜と大きい絶縁抵抗と高誘電率を有
するペロブスカイト系酸化膜とからなるゲート絶縁膜
に、高い絶縁抵抗と誘電率をもたせ、下地電極の酸化を
防止することができる。この場合、酸化防止用ＳｒＴｉ
Ｏ3 層１３の厚さを５００Å程度にすると充分に下地電
極の酸化を防ぐ効果を生じる。
素分圧の極めて小さいＡｒ混合ガスまたは１００％Ａｒ
ガスのＲＦスパッタリングによって酸化防止用ペロブス
カイト系酸化膜を形成するため、ペロブスカイト系酸化
膜中の酸素によって下地電極が中まで酸化されて電気抵
抗を増大することがなく、酸素分圧の極めて大きいＡｒ
混合ガスまたは１００％酸素ガスの反応性ＲＦスパッタ
リングによって厚い大きい絶縁抵抗と高誘電率を有する
ペロブスカイト系酸化膜を形成するため、酸化防止用ペ
ロブスカイト系酸化膜と大きい絶縁抵抗と高誘電率を有
するペロブスカイト系酸化膜とからなるゲート絶縁膜
に、高い絶縁抵抗と誘電率をもたせ、下地電極の酸化を
防止することができる。この場合、酸化防止用ＳｒＴｉ
Ｏ3 層１３の厚さを５００Å程度にすると充分に下地電
極の酸化を防ぐ効果を生じる。
【００４５】上記の各実施例では、ペロブスカイト系酸
化膜を薄膜トランジスタのゲート絶縁層に適用する場合
を述べたが、ＤＲＡＭの蓄積容量を形成する薄膜キャパ
シタの誘電体に適用する場合等、一般的に下地電極上に
ペロブスカイト系酸化膜を形成する場合にも、上記と同
様の効果を生じる。また、この実施例では酸素ガスの圧
を変えて２層のペロブスカイト系酸化膜を形成する場合
を説明したが、異なる材料のペロブスカイト系酸化膜を
複数層積層して、生成するピンホールを補償することが
でき、ペロブスカイト系酸化膜と他の絶縁材料からなる
絶縁膜を組み合わせて積層して誘電体としての特性を調
整することもできる。
化膜を薄膜トランジスタのゲート絶縁層に適用する場合
を述べたが、ＤＲＡＭの蓄積容量を形成する薄膜キャパ
シタの誘電体に適用する場合等、一般的に下地電極上に
ペロブスカイト系酸化膜を形成する場合にも、上記と同
様の効果を生じる。また、この実施例では酸素ガスの圧
を変えて２層のペロブスカイト系酸化膜を形成する場合
を説明したが、異なる材料のペロブスカイト系酸化膜を
複数層積層して、生成するピンホールを補償することが
でき、ペロブスカイト系酸化膜と他の絶縁材料からなる
絶縁膜を組み合わせて積層して誘電体としての特性を調
整することもできる。
【００４６】
【発明の効果】以上説明したように、本発明によると、
下地電極の上に、酸素分圧の極めて小さいＡｒ混合ガス
または１００％ＡｒガスのＲＦスパッタリングによって
形成した薄い第１のペロブスカイト系酸化膜を形成する
ため、第１のペロブスカイト系酸化膜中の酸素によっ
て、下地電極が中まで酸化されて電気抵抗を増大するこ
とがなく、酸素分圧の極めて大きいＡｒ混合ガスまたは
１００％酸素ガスの反応性ＲＦスパッタリングによって
厚い第２のペロブスカイト系酸化膜を形成するため、第
２のペロブスカイト系酸化膜の絶縁抵抗と誘電率を著し
く高くすることができ、これらの積層体によって、電気
抵抗が低い下地電極をもち、絶縁抵抗と誘電率が著しく
高く、画素の開口率が高い液晶ディスプレイデバイス、
あるいは、微小面積で容量が大きいＤＲＡＭ用蓄積容量
等を実現することができる。
下地電極の上に、酸素分圧の極めて小さいＡｒ混合ガス
または１００％ＡｒガスのＲＦスパッタリングによって
形成した薄い第１のペロブスカイト系酸化膜を形成する
ため、第１のペロブスカイト系酸化膜中の酸素によっ
て、下地電極が中まで酸化されて電気抵抗を増大するこ
とがなく、酸素分圧の極めて大きいＡｒ混合ガスまたは
１００％酸素ガスの反応性ＲＦスパッタリングによって
厚い第２のペロブスカイト系酸化膜を形成するため、第
２のペロブスカイト系酸化膜の絶縁抵抗と誘電率を著し
く高くすることができ、これらの積層体によって、電気
抵抗が低い下地電極をもち、絶縁抵抗と誘電率が著しく
高く、画素の開口率が高い液晶ディスプレイデバイス、
あるいは、微小面積で容量が大きいＤＲＡＭ用蓄積容量
等を実現することができる。
【図１】第１実施例の薄膜トランジスタの構成説明図で
ある。
ある。
【図２】第２実施例の薄膜トランジスタの構成説明図で
ある。
ある。
【図３】窒化シリコン、アルミナ等の絶縁膜を用いた従
来の薄膜トランジスタの構成説明図である。
来の薄膜トランジスタの構成説明図である。
【図４】ペロブスカイト系酸化物膜を用いた従来の薄膜
トランジスタの構成説明図である。
トランジスタの構成説明図である。
１ 絶縁性透明基板 ２ ゲート電極 ３ 第１の絶縁膜 ４ 第２の絶縁膜 ５ 動作半導体層 ６ チャネル保護層 ７1 ソース用オーミックコンタクト層 ７2 ドレイン用オーミックコンタクト層 ８1 ソース電極 ８2 ドレイン電極 １１ 絶縁性透明基板 １２ ゲート電極 １３ 酸化防止用ＳｒＴｉＯ3 層 １４ 高誘電率ＳｒＴｉＯ3 層 １５ 窒化シリコン層 １６ 動作半導体層 １７ チャネル保護層 １８1 ソース用オーミックコンタクト層 １８2 ドレイン用オーミックコンタクト層 １９1 ソース電極 １９2 ドレイン電極 ２１ 絶縁性透明基板 ２２ ゲート電極 ２３ ゲート絶縁膜 ２４ 動作半導体層 ２５ チャネル保護層 ２６1 ソース用オーミックコンタクト層 ２６2 ドレイン用オーミックコンタクト層 ２７1 ソース電極 ２７2 ドレイン電極 ３１ 絶縁性透明基板 ３２ ゲート電極 ３３ ペロブスカイト系酸化物膜 ３４ 窒化シリコン膜 ３５ 動作半導体層 ３６ チャネル保護層 ３７1 ソース用オーミックコンタクト層 ３７2 ドレイン用オーミックコンタクト層 ３８1 ソース電極 ３８2 ドレイン電極
Claims (5)
- 【請求項１】 絶縁基板上に形成された下地電極の上
に、下地電極酸化防止用の第１のペロブスカイト系酸化
膜を酸素分圧の極めて小さいＡｒ混合ガスまたは１００
％ＡｒガスのＲＦスパッタリングによって形成し、引き
続いて、大きな絶縁抵抗を有する良質の第２のペロブス
カイト系酸化膜を酸素分圧の極めて大きいＡｒ混合ガス
または１００％酸素ガスの反応性ＲＦスパッタリングに
よって形成し、該第１のペロブスカイト系酸化膜と該第
２のペロブスカイト系酸化膜を合わせた厚さを目的の膜
厚とすることを特徴とするペロブスカイト系酸化膜の形
成方法。 - 【請求項２】 下地電極酸化防止用の第１のペロブスカ
イト系酸化膜の厚さを５００Å以下とし、大きな絶縁抵
抗を有する第２のペロブスカイト系酸化膜に比べて薄く
形成することによって、該第１のペロブスカイト系酸化
膜と該第２のペロブスカイト系酸化膜を合わせた膜特性
を、該第２のペロブスカイト系酸化膜の大きな絶縁抵抗
と良質の膜質に近づけることを特徴とする請求項１に記
載されたペロブスカイト系酸化膜の形成方法。 - 【請求項３】 絶縁性基板上に下地電極であるゲート電
極を形成する工程と、該ゲート電極の上に酸素分圧の極
めて小さいＡｒ混合ガスまたは１００％ＡｒガスのＲＦ
スパッタリングによって下地電極酸化防止用の第１のペ
ロブスカイト系酸化膜を形成する工程と、その上に引き
続いて、酸素分圧の極めて大きいＡｒ混合ガスまたは１
００％酸素ガスの反応性ＲＦスパッタリングによって大
きな絶縁抵抗と高誘電率を有する良質の第２のペロブス
カイト系酸化膜を形成する工程と、該第２のペロブスカ
イト系酸化膜の上に動作半導体層を形成する工程と、該
動作半導体層にソース電極とドレイン電極を形成する工
程を含むことを特徴とする薄膜トランジスタの製造方
法。 - 【請求項４】 絶縁基板上にゲート電極が形成され、該
ゲート電極を含む絶縁基板の上にゲート絶縁膜を形成さ
れ、該ゲート絶縁膜の上に動作半導体層が形成され、該
動作半導体層の上にソース電極とドレイン電極が対向し
て形成されてなり、該ゲート絶縁層が異なる誘電率を有
する２層以上の絶縁膜から構成され、該動作半導体層と
接する絶縁膜が窒化シリコン膜であり、該動作半導体層
と接しない絶縁膜が大きな誘電率を有するペロブスカイ
ト系酸化膜であることを特徴とする薄膜トランジスタ。 - 【請求項５】 動作半導体層と接する絶縁膜の窒化シリ
コン膜の厚さが５００Å以上であることを特徴とする請
求項４に記載された薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16052793A JPH0774358A (ja) | 1993-06-30 | 1993-06-30 | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16052793A JPH0774358A (ja) | 1993-06-30 | 1993-06-30 | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774358A true JPH0774358A (ja) | 1995-03-17 |
Family
ID=15716896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16052793A Withdrawn JPH0774358A (ja) | 1993-06-30 | 1993-06-30 | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774358A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280384A (ja) * | 2001-03-19 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
| JP2007294897A (ja) * | 2006-03-15 | 2007-11-08 | Marvell World Trade Ltd | バルクシリコン上に１ｔ−ｄｒａｍを製造するための方法 |
| CN101246909A (zh) * | 2007-02-16 | 2008-08-20 | 三星电子株式会社 | 薄膜晶体管及其制造方法 |
| CN104769658A (zh) * | 2012-10-31 | 2015-07-08 | 夏普株式会社 | 电致发光基板及其制造方法、电致发光显示面板、电致发光显示装置 |
-
1993
- 1993-06-30 JP JP16052793A patent/JPH0774358A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280384A (ja) * | 2001-03-19 | 2002-09-27 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
| JP2007294897A (ja) * | 2006-03-15 | 2007-11-08 | Marvell World Trade Ltd | バルクシリコン上に１ｔ−ｄｒａｍを製造するための方法 |
| CN101246909A (zh) * | 2007-02-16 | 2008-08-20 | 三星电子株式会社 | 薄膜晶体管及其制造方法 |
| US8614442B2 (en) | 2007-02-16 | 2013-12-24 | Samsung Electronics Co., Ltd. | Thin film transistor and method of forming the same |
| CN104769658A (zh) * | 2012-10-31 | 2015-07-08 | 夏普株式会社 | 电致发光基板及其制造方法、电致发光显示面板、电致发光显示装置 |
| CN104769658B (zh) * | 2012-10-31 | 2017-03-08 | 夏普株式会社 | 电致发光基板及其制造方法、电致发光显示面板、电致发光显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905066A (en) | Thin-film transistor | |
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| US6563174B2 (en) | Thin film transistor and matrix display device | |
| JP3275335B2 (ja) | Ｉｃにおける強誘電性キャパシタおよびその製造方法 | |
| US8237242B2 (en) | Capacitor, method of producing the same, semiconductor device, and liquid crystal display device | |
| US5332684A (en) | Method for fabricating thin-film capacitor with restrained leakage current at side and end portions of electrodes in a semiconductor integrated circuit device | |
| JPH0774358A (ja) | ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法 | |
| JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0635004A (ja) | 液晶表示装置 | |
| JPH0621455A (ja) | 薄膜トランジスタ | |
| CN100355102C (zh) | 薄膜二端元件、其制造方法和液晶显示装置 | |
| JP3139764B2 (ja) | 配線材料及び液晶表示装置 | |
| JP2002151654A (ja) | 誘電体キャパシタ素子及びその製造方法 | |
| JPH0620136B2 (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JP2948436B2 (ja) | 薄膜トランジスタおよびそれを用いる液晶表示装置 | |
| JPH07183397A (ja) | 誘電体薄膜素子及びその製造方法 | |
| CN213026128U (zh) | 金属氧化物阵列基板及显示面板 | |
| JP3076504B2 (ja) | 絶縁膜を有する電子装置および絶縁膜の形成方法 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0456168A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3083965B2 (ja) | アクティブマトリクス基板 | |
| KR100212273B1 (ko) | 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법 | |
| JP3414481B2 (ja) | キャパシタおよび半導体装置 | |
| TW200818512A (en) | Display apparatus and manufacturing method of the same | |
| JPS62124530A (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |