JPH077490A - パルス多重伝送方法 - Google Patents
パルス多重伝送方法Info
- Publication number
- JPH077490A JPH077490A JP5146018A JP14601893A JPH077490A JP H077490 A JPH077490 A JP H077490A JP 5146018 A JP5146018 A JP 5146018A JP 14601893 A JP14601893 A JP 14601893A JP H077490 A JPH077490 A JP H077490A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- signal
- pulse
- multiplexed
- digital signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】大容量のデジタル信号を、簡単な回路構成で効
率良く伝送すること。 【構成】送信部では、複数のＮＲＺ符号のデジタル信号
を第１のパルス幅変調器３０で第１のパルス幅変調信号
列に順番に多重し、他の複数のＮＲＺ符号のデジタル信
号を第２のパルス幅変調器３１で前記第１のパルス幅変
調信号とは極性の異なる第２のパルス幅変調信号に順番
に多重し、前記第１のパルス幅変調信号と前記第２のパ
ルス幅変調信号を多重器３２でさらに多重する。受信部
では、送信部において多重された多重パルス信号を受信
し、交流結合型増幅器で所定の振幅を有するパルス信号
に増幅した後、減算器と第１のパルス幅復調器及び第２
のパルス幅復調器で元の複数のＮＲＺ符号のデジタル信
号を順番に分離・再生する。
率良く伝送すること。 【構成】送信部では、複数のＮＲＺ符号のデジタル信号
を第１のパルス幅変調器３０で第１のパルス幅変調信号
列に順番に多重し、他の複数のＮＲＺ符号のデジタル信
号を第２のパルス幅変調器３１で前記第１のパルス幅変
調信号とは極性の異なる第２のパルス幅変調信号に順番
に多重し、前記第１のパルス幅変調信号と前記第２のパ
ルス幅変調信号を多重器３２でさらに多重する。受信部
では、送信部において多重された多重パルス信号を受信
し、交流結合型増幅器で所定の振幅を有するパルス信号
に増幅した後、減算器と第１のパルス幅復調器及び第２
のパルス幅復調器で元の複数のＮＲＺ符号のデジタル信
号を順番に分離・再生する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のデジタル信号を
多重伝送する伝送方法に関する。
多重伝送する伝送方法に関する。
【０００２】
【従来の技術】デジタル信号を伝送する場合、受信部で
は受信信号の”０”と”１”を識別するため、クロック
信号が不可欠である。このため、通常は伝送するデジタ
ル信号にクロック信号を多重し、受信部で両者を分離し
て、元のデジタル信号を再生している。
は受信信号の”０”と”１”を識別するため、クロック
信号が不可欠である。このため、通常は伝送するデジタ
ル信号にクロック信号を多重し、受信部で両者を分離し
て、元のデジタル信号を再生している。
【０００３】クロック信号を多重する従来例を図９に、
その入出力波形図を図１０に示す。図９で、１０はＮＲ
Ｚ(Non Return to Zero)符号のデジタル信号をＣＭＩ(C
odedMark Inversion)符号に変換する符号器、１はＮＲ
Ｚ符号のデジタル信号を入力する入力端子、２はクロッ
ク信号を入力する入力端子、３はＣＭＩ符号のデジタル
信号を出力する出力端子である。
その入出力波形図を図１０に示す。図９で、１０はＮＲ
Ｚ(Non Return to Zero)符号のデジタル信号をＣＭＩ(C
odedMark Inversion)符号に変換する符号器、１はＮＲ
Ｚ符号のデジタル信号を入力する入力端子、２はクロッ
ク信号を入力する入力端子、３はＣＭＩ符号のデジタル
信号を出力する出力端子である。
【０００４】図１０に示すように、ＣＭＩ符号器１０で
は、端子１に入力するＮＲＺ符号１００の”０”を”０
１”に、”１”を”１１”と”００”の交番信号に変換
し、端子３よりＣＭＩ符号１０２を出力する。このよう
な符号変換を行うことにより、ＮＲＺ符号の３ビットに
１ビットは必ずパルスの立ち下がりが生じるため、受信
部ではこの立ち下がりを検出して、クロック信号を再生
する。クロック信号の再生は、通常位相同期回路と呼ば
れる自動制御回路が利用される。
は、端子１に入力するＮＲＺ符号１００の”０”を”０
１”に、”１”を”１１”と”００”の交番信号に変換
し、端子３よりＣＭＩ符号１０２を出力する。このよう
な符号変換を行うことにより、ＮＲＺ符号の３ビットに
１ビットは必ずパルスの立ち下がりが生じるため、受信
部ではこの立ち下がりを検出して、クロック信号を再生
する。クロック信号の再生は、通常位相同期回路と呼ば
れる自動制御回路が利用される。
【０００５】したがって、ＣＭＩ符号を利用すると、ク
ロック信号を多重伝送する事ができるが、回路構成の複
雑な位相同期回路が不可欠となるため、高速大容量のデ
ジタル信号を簡単に伝送する場合には適していない。
ロック信号を多重伝送する事ができるが、回路構成の複
雑な位相同期回路が不可欠となるため、高速大容量のデ
ジタル信号を簡単に伝送する場合には適していない。
【０００６】また、クロック信号を多重する他の従来例
を図１１に、その入出力波形を図１２に示す。図１１
で、２０はパルス幅変調器（以下ＰＷＭ）、１はＮＲＺ
符号のデジタル信号を入力する入力端子、２はクロック
信号を入力する入力端子、３はＰＷＭ信号を出力する出
力端子である。
を図１１に、その入出力波形を図１２に示す。図１１
で、２０はパルス幅変調器（以下ＰＷＭ）、１はＮＲＺ
符号のデジタル信号を入力する入力端子、２はクロック
信号を入力する入力端子、３はＰＷＭ信号を出力する出
力端子である。
【０００７】図１２に示すように、パルス変調器２０で
は、端子１に入力するＮＲＺ符号の”０”をパルス幅が
Ｔ0のパルス信号に、”１”をパルス幅がＴ1（Ｔ0＜
Ｔ1）のパルス信号に変換し、端子３よりＰＷＭ信号２
０２を出力する。このような符号変換を行うことによ
り、ＮＲＺ符号の１ビット毎に必ずパルスの立ち上がり
が生じるため、受信部ではこの立ち上がりを検出して、
クロック信号を再生する。クロック信号の再生は、前記
受信パルス信号の立ち上がり毎に単安定モノマルチバイ
ブレータを駆動することにより、簡単に実現できる。
は、端子１に入力するＮＲＺ符号の”０”をパルス幅が
Ｔ0のパルス信号に、”１”をパルス幅がＴ1（Ｔ0＜
Ｔ1）のパルス信号に変換し、端子３よりＰＷＭ信号２
０２を出力する。このような符号変換を行うことによ
り、ＮＲＺ符号の１ビット毎に必ずパルスの立ち上がり
が生じるため、受信部ではこの立ち上がりを検出して、
クロック信号を再生する。クロック信号の再生は、前記
受信パルス信号の立ち上がり毎に単安定モノマルチバイ
ブレータを駆動することにより、簡単に実現できる。
【０００８】したがって、ＰＷＭ信号を利用すると、ク
ロック信号の再生が容易である反面、伝送するＰＷＭ信
号の直流電位が、デジタル信号の”０”と”１”の発生
頻度により大きく変化する。このため、受信部には高性
能な直流再生など複雑な回路が不可欠である。このた
め、高速大容量のデジタル信号を、簡単に伝送する目的
にはには適していない。
ロック信号の再生が容易である反面、伝送するＰＷＭ信
号の直流電位が、デジタル信号の”０”と”１”の発生
頻度により大きく変化する。このため、受信部には高性
能な直流再生など複雑な回路が不可欠である。このた
め、高速大容量のデジタル信号を、簡単に伝送する目的
にはには適していない。
【０００９】さらに別の方法として、特開平３ー７６４
４１公報に述べられている多重方法を図１３に示す。こ
の方法では、１つのパルス信号を振幅方向に複数の領域
に分割し、かつ各振幅領域においてそれぞれパルス幅変
調することにより、複数の入力信号を伝送する。しか
し、この方法でも、入力する複数の信号により、多重さ
れたパルス信号の直流成分が極めて大きく変化するの
で、受信器では直流再生が不可欠となり、回路規模が大
きくなる。
４１公報に述べられている多重方法を図１３に示す。こ
の方法では、１つのパルス信号を振幅方向に複数の領域
に分割し、かつ各振幅領域においてそれぞれパルス幅変
調することにより、複数の入力信号を伝送する。しか
し、この方法でも、入力する複数の信号により、多重さ
れたパルス信号の直流成分が極めて大きく変化するの
で、受信器では直流再生が不可欠となり、回路規模が大
きくなる。
【００１０】
【発明が解決しようとする課題】以上に述べたように、
従来の伝送方法では、位相同期回路や直流再生回路など
複雑な信号処理回路が不可欠となり、大容量のデジタル
信号を簡単に伝送する目的には適していなかった。
従来の伝送方法では、位相同期回路や直流再生回路など
複雑な信号処理回路が不可欠となり、大容量のデジタル
信号を簡単に伝送する目的には適していなかった。
【００１１】本発明はかかる従来の伝送方法の課題に鑑
みてなされたもので、大容量のデジタル信号とクロック
信号を簡単な回路構成で伝送するパルス多重伝送方法を
提供することを目的としている。
みてなされたもので、大容量のデジタル信号とクロック
信号を簡単な回路構成で伝送するパルス多重伝送方法を
提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明は上記問題点を解
決するため、送信部では、複数のデジタル信号を第１の
パルス幅変調器で第１のパルス幅変調信号列に順番に多
重し、他の複数のデジタル信号を第２のパルス幅変調器
で前記第１のパルス幅変調信号とは逆極性を有する第２
のパルス幅変調信号列に順番に変換し、前記第１のパル
ス幅変調信号と前記第２のパルス幅変調信号をさらに多
重器で多重する。
決するため、送信部では、複数のデジタル信号を第１の
パルス幅変調器で第１のパルス幅変調信号列に順番に多
重し、他の複数のデジタル信号を第２のパルス幅変調器
で前記第１のパルス幅変調信号とは逆極性を有する第２
のパルス幅変調信号列に順番に変換し、前記第１のパル
ス幅変調信号と前記第２のパルス幅変調信号をさらに多
重器で多重する。
【００１３】また、受信部では、送信部において加算さ
れた多重パルス信号を受信し、交流結合型増幅器で所定
の振幅を有するパルス信号に増幅した後、減算器と第１
のパルス幅復調器及び第２のパルス幅復調器で元の複数
のデジタル信号を順番に分離・再生する。
れた多重パルス信号を受信し、交流結合型増幅器で所定
の振幅を有するパルス信号に増幅した後、減算器と第１
のパルス幅復調器及び第２のパルス幅復調器で元の複数
のデジタル信号を順番に分離・再生する。
【００１４】
【作用】本発明は上記した構成により、簡単な回路構成
で、複数のデジタル信号とクロック信号を１つのパルス
信号に多重して伝送することができる。
で、複数のデジタル信号とクロック信号を１つのパルス
信号に多重して伝送することができる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】以下の説明では、８ビットのデジタル信号
を１つのパルス信号に多重し、光ファイバで伝送する場
合を例にとって説明する。
を１つのパルス信号に多重し、光ファイバで伝送する場
合を例にとって説明する。
【００１７】図１は、本発明の一実施例を示す送信部の
ブロック図、図２はその要部波形図、図３は図１に示す
パルス幅変調器の具体的構成例、図４はその要部波形図
である。
ブロック図、図２はその要部波形図、図３は図１に示す
パルス幅変調器の具体的構成例、図４はその要部波形図
である。
【００１８】図１において、３０は４ビットのデジタル
信号を第１のＰＷＭ信号に変換するＰＷＭ変調器、３１
は他の４ビットのデジタル信号を第２のＰＷＭ信号に変
換するＰＷＭ変調器、３２は前記第１のＰＷＭ信号と第
２のＰＷＭ信号の反転信号を加算する加算器である。
信号を第１のＰＷＭ信号に変換するＰＷＭ変調器、３１
は他の４ビットのデジタル信号を第２のＰＷＭ信号に変
換するＰＷＭ変調器、３２は前記第１のＰＷＭ信号と第
２のＰＷＭ信号の反転信号を加算する加算器である。
【００１９】次に、上記構成を有する本実施例の動作を
説明する。
説明する。
【００２０】まず、第１のＰＷＭ変調器３０では４ビッ
トのデジタル信号a〜dを入力し、基準信号発生器４１の
基準信号mを用いて並列／直列変換器４０で直列信号nに
変換する。
トのデジタル信号a〜dを入力し、基準信号発生器４１の
基準信号mを用いて並列／直列変換器４０で直列信号nに
変換する。
【００２１】一方、第１のパルス幅発生器４２と第２の
パルス幅発生器４３では、それぞれ基準信号４１の立ち
上がり毎にパルス幅がＴ1とＴ0のパルス信号oとpを出力
する。
パルス幅発生器４３では、それぞれ基準信号４１の立ち
上がり毎にパルス幅がＴ1とＴ0のパルス信号oとpを出力
する。
【００２２】ＡＮＤゲート４４は、直列信号nが”１”
の時パルス信号0を選択し（信号q）、ＡＮＤゲート４５
は、直列信号nが”０”の時パルス信号pを選択する（信
号r）。その結果、０Ｒゲート４６からは、ＰＷＭ信号s
が出力される。ＰＷＭ信号sでは、ＮＲＺ符号の”０”
がパルス幅Ｔ0のパルス信号に、また、”１”がパルス
幅Ｔ1（Ｔ0＜Ｔ1）のパルス信号に変換されている。
の時パルス信号0を選択し（信号q）、ＡＮＤゲート４５
は、直列信号nが”０”の時パルス信号pを選択する（信
号r）。その結果、０Ｒゲート４６からは、ＰＷＭ信号s
が出力される。ＰＷＭ信号sでは、ＮＲＺ符号の”０”
がパルス幅Ｔ0のパルス信号に、また、”１”がパルス
幅Ｔ1（Ｔ0＜Ｔ1）のパルス信号に変換されている。
【００２３】同様に、第２のパルス幅変調器３１では、
４ビットのデジタル信号e〜hをＰＷＭ信号に変換し、そ
の極性を反転したＰＷＭ信号tを出力する。
４ビットのデジタル信号e〜hをＰＷＭ信号に変換し、そ
の極性を反転したＰＷＭ信号tを出力する。
【００２４】上記ＰＷＭ信号sとＰＷＭ信号tは、多重器
３２で多重され、多重ＰＷＭ信号uとなる。
３２で多重され、多重ＰＷＭ信号uとなる。
【００２５】多重ＰＷＭ信号uは、発光素子駆動回路３
３と発光素子３４で光信号に変換され、光ファイバ３５
に送出される。
３と発光素子３４で光信号に変換され、光ファイバ３５
に送出される。
【００２６】この結果、多重ＰＷＭ信号uは、＋１、
０、−１の３レベルからなる直流平衡信号となる。ま
た、０レベルを中心として、４ビットのデジタル信号a
〜dはパルスの正部分に、他の４ビットのデジタル信号e
〜hはパルスの負部分にＰＷＭ信号でそれぞれ多重され
ている。
０、−１の３レベルからなる直流平衡信号となる。ま
た、０レベルを中心として、４ビットのデジタル信号a
〜dはパルスの正部分に、他の４ビットのデジタル信号e
〜hはパルスの負部分にＰＷＭ信号でそれぞれ多重され
ている。
【００２７】次に、受信部について説明する。図５は受
信部のブロック図、図６はその要部波形図、図７は図５
に示すパルス幅復調器の具体的構成図、図８はその要部
波形図である。
信部のブロック図、図６はその要部波形図、図７は図５
に示すパルス幅復調器の具体的構成図、図８はその要部
波形図である。
【００２８】図５に示す受信部において、５０は受光素
子、５１と５２は受信パルス信号を所定の振幅を有する
パルス信号まで増幅する増幅器、５３はこれら２つの増
幅器を交流結合するコンデンサ、５４は多重パルス信号
を正部分と負部分に分離する分離器、５５と５６は分離
したＰＷＭ信号から元のＮＲＺ符号のデジタル信号を再
生するＰＷＭ復調器である。
子、５１と５２は受信パルス信号を所定の振幅を有する
パルス信号まで増幅する増幅器、５３はこれら２つの増
幅器を交流結合するコンデンサ、５４は多重パルス信号
を正部分と負部分に分離する分離器、５５と５６は分離
したＰＷＭ信号から元のＮＲＺ符号のデジタル信号を再
生するＰＷＭ復調器である。
【００２９】このような受信部では、伝送路の損失特性
により減衰した多重ＰＷＭ信号イを受信し、受光素子５
０で電気信号に変換後、増幅器５１と５２で所定の振幅
を有する信号ロまで増幅する。多重ＰＷＭ信号イは、前述
のように直流平衡信号であるため、２つの増幅器５１と
５２はコンデンサ５３で交流結合することができ、充分
大きな増幅度を容易に実現することができる。
により減衰した多重ＰＷＭ信号イを受信し、受光素子５
０で電気信号に変換後、増幅器５１と５２で所定の振幅
を有する信号ロまで増幅する。多重ＰＷＭ信号イは、前述
のように直流平衡信号であるため、２つの増幅器５１と
５２はコンデンサ５３で交流結合することができ、充分
大きな増幅度を容易に実現することができる。
【００３０】分離器５４では、信号ロを正部分のＰＷＭ
信号ハと、負部分のＰＷＭ信号ニに分離する。
信号ハと、負部分のＰＷＭ信号ニに分離する。
【００３１】図７に示すように、第１のＰＷＭ復調器５
５は、分離されたＰＷＭ信号ハを入力し、単安定マルチ
バイブレータ６０でパルス幅が一定のクロック信号ホを
再生する（クロック信号ホのパルス幅は、コンデンサ７
０と抵抗７１により設定される）。再生されたクロック
信号ホは、遅延素子６１で所定の時間遅延され、遅延ク
ロック信号ヘとなる。
５は、分離されたＰＷＭ信号ハを入力し、単安定マルチ
バイブレータ６０でパルス幅が一定のクロック信号ホを
再生する（クロック信号ホのパルス幅は、コンデンサ７
０と抵抗７１により設定される）。再生されたクロック
信号ホは、遅延素子６１で所定の時間遅延され、遅延ク
ロック信号ヘとなる。
【００３２】識別器６２は、前記分離されたＰＷＭ信号
ハと前記遅延クロック信号ヘを入力し、遅延クロック信号
ヘの立ち上がり毎にＰＷＭ信号ハの振幅を識別し、再生デ
ジタル信号トを出力する。再生デジタル信号トは、1/4分
周器６３と並列／直列変換器６４で元の４ビットのデジ
タル信号に変換される。
ハと前記遅延クロック信号ヘを入力し、遅延クロック信号
ヘの立ち上がり毎にＰＷＭ信号ハの振幅を識別し、再生デ
ジタル信号トを出力する。再生デジタル信号トは、1/4分
周器６３と並列／直列変換器６４で元の４ビットのデジ
タル信号に変換される。
【００３３】同様に、第２のＰＷＭ復調器４５は、分離
されたＰＷＭ信号ニを入力し、元の４ビットのＮＲＺ符
号のデジタル信号e〜hを再生する。
されたＰＷＭ信号ニを入力し、元の４ビットのＮＲＺ符
号のデジタル信号e〜hを再生する。
【００３４】したがって、本発明によるパルス多重伝送
方法では、クロック信号は伝送するデジタル信号の１ビ
ット毎に多重されるため、受信部におけるクロック再生
が極めて容易である。また、多重信号は直流平衡信号と
なるため、受信部を回路の簡単な交流結合型で構成する
ことができる。このため、大容量のデジタル信号とクロ
ック信号を簡単に伝送する目的に適している。
方法では、クロック信号は伝送するデジタル信号の１ビ
ット毎に多重されるため、受信部におけるクロック再生
が極めて容易である。また、多重信号は直流平衡信号と
なるため、受信部を回路の簡単な交流結合型で構成する
ことができる。このため、大容量のデジタル信号とクロ
ック信号を簡単に伝送する目的に適している。
【００３５】なお、上記実施例では光ファイバを用いた
場合を示したが、本発明の伝送路としては同軸ケーブ
ル、無線などいろいろな形態が利用できる。
場合を示したが、本発明の伝送路としては同軸ケーブ
ル、無線などいろいろな形態が利用できる。
【００３６】
【発明の効果】以上述べたところから明らかなように、
本発明によれば、クロック信号は伝送するデジタル信号
の１ビット毎に多重することができるので、受信部にお
けるクロック再生が極めて容易であり、しかも伝送する
信号は直流平衡信号となるため、受信器を交流結合型増
幅器で構成することができる。このため、大容量のデジ
タル信号を簡単に、しかも低コストで伝送することがで
きる。
本発明によれば、クロック信号は伝送するデジタル信号
の１ビット毎に多重することができるので、受信部にお
けるクロック再生が極めて容易であり、しかも伝送する
信号は直流平衡信号となるため、受信器を交流結合型増
幅器で構成することができる。このため、大容量のデジ
タル信号を簡単に、しかも低コストで伝送することがで
きる。
【図１】本発明の一実施例を示すパルス多重伝送方法の
送信部のブロック図である。
送信部のブロック図である。
【図２】図１に示す送信部の各部における波形図であ
る。
る。
【図３】図１に示すパルス幅変調器の具体的構成例であ
る。
る。
【図４】図３に示すパルス幅変調器の要部波形図であ
る。
る。
【図５】本発明の一実施例を示すパルス多重伝送方法の
受信部のブロック図である。
受信部のブロック図である。
【図６】図５に示す受信部の各部における波形図であ
る。
る。
【図７】図５に示すパルス幅復調器の具体的構成例であ
る。
る。
【図８】図７に示すパルス幅復調器の要部波形図であ
る。
る。
【図９】従来の多重伝送方法のブロック図である。
【図１０】図９に示す多重伝送方法の要部波形図であ
る。
る。
【図１１】従来の他の多重伝送方法のブロック図であ
る。
る。
【図１２】図１１に示す多重伝送方法の要部波形図であ
る。
る。
【図１３】従来の他の多重伝送方法のブロック図であ
る。
る。
３０、３１ ＰＷＭ変調器 ３２ 多重器 ３３ 発光素子駆動回路 ３４ 発光素子 ３５ 光ファイバ ５０ 受光素子 ５１、５２ 増幅器 ５３ コンデンサ ５４ 分離器 ５５、５６ ＰＷＭ復調器
Claims (1)
- 【請求項１】 送信部においては、 複数のデジタル信号を第１のパルス幅変調器で第１のパ
ルス幅変調信号列に順番に多重し、他の複数のデジタル
信号を第２のパルス幅変調器で前記第１のパルス幅変調
信号列とは逆極性を有する第２のパルス幅変調信号列に
順番に多重し、前記第１のパルス幅変調信号列と前記第
２のパルス幅変調信号列をさらに多重器で多重し、 受信部においては、 前記送信部において多重された多重パルス信号を受信
し、交流結合型増幅器で所定の振幅を有するパルス信号
に増幅した後、減算器と第１のパルス幅復調器及び第２
のパルス幅復調器で元の複数のデジタル信号を順番に分
離・再生することを特徴とするパルス多重伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146018A JPH077490A (ja) | 1993-06-17 | 1993-06-17 | パルス多重伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5146018A JPH077490A (ja) | 1993-06-17 | 1993-06-17 | パルス多重伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077490A true JPH077490A (ja) | 1995-01-10 |
Family
ID=15398240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5146018A Pending JPH077490A (ja) | 1993-06-17 | 1993-06-17 | パルス多重伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8467441B2 (en) | 2010-06-16 | 2013-06-18 | Denso Corporation | Pulse width modulation communication system |
-
1993
- 1993-06-17 JP JP5146018A patent/JPH077490A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8467441B2 (en) | 2010-06-16 | 2013-06-18 | Denso Corporation | Pulse width modulation communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473901A (en) | Self clocking sampled analog data transmission system | |
| WO1998023060A1 (fr) | Procede et dispositif de transmission des donnees | |
| JPS63136852A (ja) | 信号伝送システム | |
| KR950009673A (ko) | 디지탈신호 기록/재생장치의 변조 및 복조회로 | |
| US5721755A (en) | Serial transfer system | |
| JPH077490A (ja) | パルス多重伝送方法 | |
| JPS61239755A (ja) | デイジタル信号伝送システム | |
| JP4321297B2 (ja) | 多値復調装置、多値復調方法および光受信装置 | |
| GB2048018A (en) | Binary data transmission system with data symbol coding | |
| JPH0472939A (ja) | 光スイッチを用いたパケット交換装置 | |
| JPS6222293B2 (ja) | ||
| JPH0715477A (ja) | 三角波伝送方法 | |
| WO2000022499A2 (en) | Method for transferring information | |
| JP2562093B2 (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| JP3331244B2 (ja) | オーディオ信号処理装置 | |
| JPH08191269A (ja) | 光通信システム | |
| JPH0145788B2 (ja) | ||
| US20020114407A1 (en) | Clock and data recovery unit with loss of signal and error detection | |
| JPH0716169B2 (ja) | 光中継器 | |
| JPH08149071A (ja) | 光受信装置 | |
| JPH07288502A (ja) | フレーム同期光伝送システム | |
| JPH05284128A (ja) | パルス通信方式 | |
| JPH06244874A (ja) | ディジタル通信における符号化方式 | |
| JPS6134305B2 (ja) | ||
| JPS62219829A (ja) | 光信号送受信装置 |