JPH0775329A

JPH0775329A - アクティブフィルタ

Info

Publication number: JPH0775329A
Application number: JP5238816A
Authority: JP
Inventors: Masaoki Sekine; 正興関根
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 1993-08-31
Filing date: 1993-08-31
Publication date: 1995-03-17

Abstract

(57)【要約】【目的】単相の商用交流電源と負荷との間に接続して、
簡素な回路で有効な機能を有するアクティブフィルタを
提供する。【構成】商用交流電源１を受ける入力端子2,3 からフィ
ルタ４を経て出力端子96，98に接続される。出力端子9
6，98にはアクティブフィルタ５が並列接続される。ア
クティブフィルタ５はインダクタ11,13 とインバータ７
と制御回路６とにより構成される。制御については、イ
ンバータ７の直流側端子に接続されたコンデンサ750 の
電圧を一定値になるよう演算増幅器620 で比較増幅し、
この直流誤差信号と、変圧器17により検出した商用交流
電源１の正弦波形とを乗算器620 で乗算して交流電流基
準信号Ｓ１を得る。この交流電流基準信号Ｓ１と変流器
21で検出した交流入力電流の検出値とを比較器640,650
で比較してインバータ７を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】

【０００２】この発明は商用交流電源に接続され、多く
の高調波電流を流す電子機器などの非線形負荷や、力率
の悪い誘導負荷性の交流入力端子に接続し、高調波電流
や無効電流を打ち消し力率を改善するアクティブフィル
タに関する。

【０００３】

【従来技術】従来のアクティブフィルタとしては、例え
ば雑誌『ＯＨＭ』1991年７月号の２７頁〜３４頁に示さ
れており、その中で図10に示すようなものがある。以
下、この図をもとに説明する。負荷電流の基本波電流を
ｐｑ理論などを利用した高調波演算回路51により求め、
これを負荷電流から差し引き、補償電流指令値を求め
る。この補償電流指令値にアクティブフィルタの内部で
消費される電力量を直流電圧制御回路52より加え、三相
インバータ54の電流指令値とする。そしてこの電流指令
値に入力電流を一致させる信号を点弧パルス発生回路53
で発生させ、３相のインバータ54のスイッチング素子で
あるＩＧＢＴを駆動する。このパルス発生回路53の信号
に従ってＩＧＢＴが動作し、負荷の高調波電流や無効電
流を打ち消し力率をほぼ１にするものである。

【０００４】

【発明が解決しようとする課題】しかし、このような従
来のアクティブフィルタとしては３相用の大容量のもの
ばかりで、制御回路が複雑になり高価であった。この発
明はこのような従来の問題点に着目してなされたもの
で、単相小容量回路に適し簡単に制御できるようにした
ことにより、上記問題点を解決することを目的としてい
る。

【０００５】

【発明を解決するための手段】本発明は，この課題を解
決するため，以下の４手段を提案するものである。第１
の手段として、それぞれダイオードを逆方向に接続され
た４個のスイッチング素子で構成されるインバータと、
このインバータの直流端子間にコンデンサを接続し、交
流端子を前記負荷の出力端子間に接続してアクティブフ
ィルタを構成する。そしてコンデンサの検出電圧と直流
基準電圧との誤差信号を得て、この誤差信号と前記商用
交流電源の比例値との積を交流電流基準信号Ｓ１とし、
この交流電流基準信号Ｓ１に微小巾の第１の上限値と第
１の下限値を設け、これら第１の上限値と下限値の外側
に第２の上限値と第２の下限値を設け、商用交流電源の
入力電流の比例値を第１の上限値と下限値との間に入る
ように、インバータのスイッチング素子をオン・オフ制
御し、第１の上限値と下限値との範囲を逸脱し第２の上
限値あるいは下限値に達したとき、インバータのオン・
オフ制御するスイッチング素子対を切り替えることを第
１の手段として提案するものである。

【０００６】第２の手段としては、アクティブフィルタ
の制御方法として、コンデンサの検出電圧と直流基準電
圧との誤差信号を得て、この誤差信号と前記商用交流電
源１の比例値との積を第１の交流電流基準信号Ｓ１と
し、この第１の電流基準信号Ｓ１と前記負荷電流の比例
値との差を第２の電流基準信号Ｓ２とし、この第２の交
流電流基準信号Ｓ２に微小巾の第１の上限値と第１の下
限値を設け、これら第１の上限値と下限値の外側に第２
の上限値と第２の下限値を設け、インバータの出力電流
の比例値を前記第１の上限値と下限値との間に入るよう
に、インバータのスイッチング素子をオン・オフ制御
し、第１の上限値と下限値との範囲を逸脱し第２の上限
値あるいは下限値に達したとき、インバータのオン・オ
フ制御するスイッチング素子対を切り替えることを提案
するものである。

【０００７】第３の手段としては、上記第２の手段のア
クティブフィルタにおいて、第２の交流電流基準信号Ｓ
２とインバータの出力電流の比例値との差を交流差分信
号Ｓ３として、この交流差分信号Ｓ３に微小巾の第１の
上限値と第１の下限値を設け、これら第１の上限値と下
限値の外側に第２の上限値と第２の下限値を設け、この
交流差分信号Ｓ３を前記第１の上限値と下限値との間に
入るように、インバータのスイッチング素子をオン・オ
フ制御し、第１の上限値と下限値との範囲を逸脱し第２
の上限値あるいは下限値に達したとき、インバータのオ
ン・オフ制御するスイッチング素子対を切り替えること
を提案するものである。

【０００８】第４の手段としては、上記の各アクティブ
フィルタにおいて、インバータのスイッチング素子のう
ちどれか一のみを導通させ、昇圧チョッパ回路として動
作させるモードを有することを提案するものである。

【０００９】

【実施例】以下、本発明を図面に基づいて説明する。図
１は本発明に係るアクティブフィルタの第１の実施例で
ある。まず構成を説明すると、商用交流電源１が入力端
子２，３に接続される。この入力端子２，３は無線周波
数妨害抑制用フィルタとローパスフィルタで構成される
フィルタ回路４に接続される。そして電圧検出用の変圧
器17の一次巻線を経て、さらに電流検出用の変流器21を
経て一対の出力端子96，98に接続される。出力端子96，
98には負荷99が接続されている。これらが主たる負荷電
流を供給する経路である。本発明に係るアクティブフィ
ルタ５は出力端子96，98間に並列接続されるものであ
る。

【００１０】アクティブフィルタ５の主たる要素は、イ
ンダクタ11,13 と、インバータ７と、制御回路６とから
構成される。インバータ７については、ブリッジ接続さ
れたFET 701,702,703,704 と、これらの各FET のドレイ
ン・ソース間にそれぞれ並列接続されたダイオード721,
722,723,724 とからなる。また各FET 701,702,703,704
のゲート・ソース間には駆動回路710 からの駆動信号が
印加される。ブリッジ回路のアームの中点であるFET 70
3 のソースとFET 704 のドレインとの接続点はインバー
タ７の交流入力端子71としてインダクタ11が接続され、
FET 701 のソースとFET 702 のドレインとの接続点はイ
ンバータ７の交流入力端子72としてインダクタ13が接続
される。また、ブリッジ回路７の各アームの両端はイン
バータ７の直流端子73,74 としてコンデンサ750 が接続
されると共に、コンデンサ電圧検出用の抵抗器761, 762
の直列回路が接続される。

【００１１】このアクティブフィルタ５の制御について
は、制御回路６により制御される。制御回路６の構成
は、基準電圧601,演算増幅器610,乗算器620,比較器640,
650,ロジック回路660 とから構成され、ロジック回路66
0 の出力はインバータ７の中の駆動回路710 に接続され
る。

【００１２】制御回路６の構成は、抵抗器761 と762 と
による分圧器からのインバータ７の出力検出電圧が演算
増幅器610 のマイナス入力端子に接続される。演算増幅
器610 のプラス入力端子には基準電圧601 が接続され
る。電圧検出用の変圧器17の二次巻線の一端は制御回路
６の中の乗算器620 のＸ入力端子に接続される。また電
流検出用の変流器21の二次巻線は抵抗器22が並列接続さ
れるとともに、その一端は制御回路６の中の比較器640,
650 のマイナス入力端子に接続される。

【００１３】制御回路６は、インバータ７の直流端子の
コンデンサ750 の電圧Ｅｄの検出値と基準電圧601 との
差を演算増幅器610 で比較増幅して誤差信号とし、この
誤差信号と商用交流電圧の検出値とを乗算器603 で掛け
算し電流基準信号Ｓ１とする。商用交流電源１の入力電
流を変流器21で検出し、この検出値と電流基準信号と
を、ヒステリシス特性を有する比較器640,650 で比較す
る。図３に示すように、比較器640 には第１の上限値δ
１と第１の下限値ε１とを有し、比較器650 には第２の
上限値δ２と第２の下限値ε２とを有している。そして
第２の比較器650のヒステリシス電圧の巾δ２−ε２
は、第１の比較器640 のヒステリシス電圧の巾δ１−ε
１のおおよそ２倍としている。このヒステリシス巾は、
電流基準信号Ｓ１に対して数十分の一ないし数百分の一
程度の微小巾に選ばれる。

【００１４】図２に動作説明図を示し、以下区間毎に作
用を説明する。商用交流電源電流である負荷電流とイン
バータ７の出力電流との和が時刻ｔ１で第１の下限値ε
１まで減少すると、比較器640 の出力はＨレベルよりＬ
レベルに変化する。この時、比較器650 の出力はＬレベ
ルになっているものとする。比較器640 と650 の出力を
ロジック回路660 で論理処理しFET 701,704 のオン信号
を発生させ、この信号により駆動信号はFET 701,704 を
オンさせる。FET 701,704 がオンすると電流ｉは、コン
デンサ750 ⇒FET 701 ⇒インダクタ13⇒交流電源e ⇒イ
ンダクタ11⇒FET 704 ⇒コンデンサ750 の閉ループに流
れ（１）式に示す傾きで増加していく。ｉ＝（ｅｉ＋Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（１）ここにｅｉは交流入力電圧、Ｅｄはコンデンサ750 の電
圧値、t は時間、Ｌ１，Ｌ２はそれぞれインダクタ11，
12のインダクタンスを表す。

【００１５】変流器21はこの電流を検出し、時刻ｔ２で
第１の上限値δ１に達すると比較器640 はＨレベルに変
わり、ロジック回路660 はFET 701,704 をオフさせる信
号を発生する。この信号に従い駆動回路はFET 701,704
をオフさせる。すると、電流ｉはインダクタ11⇒ダイオ
ード723 ⇒コンデンサ750 ⇒ダイオード722 ⇒交流電源
e ⇒インダクタ11の閉ループに減少しながら流れ続け、
インダクタ11,13 に蓄積されていたエネルギーはコンデ
ンサ750 に蓄えられる。この時の電流ｉは（２）式で表
される。ｉ＝（ｅｉ−Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（２）

【００１６】時刻ｔ３で再び第１の下限値ε１まで減少
し、ｔ１の時と同じ動作を繰り返す。そしてこの動作を
繰り返していく。負荷99がコンデンサ・インプット形フ
ィルタ回路を備えた電子機器などの場合、商用交流電圧
のピーク付近で急激に電流が増加する。図２に示すよう
に時刻ｔｎでダイオード722,723 の導通中、負荷電流が
流れ出すと、商用交流電源に流れる電流は減少から増加
に転じ、交流電流基準信号Ｓ１の第１の上限値を越え、
時刻ｔｎ１で第２の上限値に達する。変流器21はこれを
検出し、比較器650 はＬレベルよりＨレベルに変わり、
ロジック回路 660は比較器640 と比較器650 の出力より
FET 702,703 をオンさせる信号を発生する。この信号に
従い駆動回路710 はFET 702,703 をオンさせる。すると
電流ｉは、コンデンサ750 ⇒FET 703 ⇒交流電源１⇒イ
ンダクタ13⇒コンデンサ750 の閉ループに流れる。この
時の電流式は（３）式で表せる。ｉ＝（ｅｉ−Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（３）

【００１７】この結果、商用交流電源に流れる電流は減
少し、減少分はコンデンサ710 よりエネルギーを供給す
る形となる。FET 702,703 がオンを続けると変流器21の
電流検出値は減少し時刻ｔｎ２で再び第１の下限値ε１
に達し比較器640 がＬレベルに変わる。するとロジック
回路660 はFET 702,703 をオフさせる信号を発生する。
すると電流ｉは、インダクタ11⇒交流電源１⇒インダク
タ13⇒ダイオード721⇒コンデンサ750 ⇒ダイオード724
⇒インダクタ11の閉ループに、減少しながら流れ続け
る。このときの電流式は（４）式で表せる。ｉ＝（ｅｉ＋Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（４）

【００１８】時刻ｔｎ３で再び第１の上限値δ１に達し
比較器640 がＨレベルに変わるとFET 702,703 をオンさ
せる。電流はｔｎ１の時と同じように流れ、第１の下限
値ε１に達するまでFET 702,703 はオンを続ける。この
動作を繰り返し、時刻ｔｍで負荷電流が無くなると商用
交流電源に流れる電流は急速に減少に転じ、時刻ｔｍ１
で第２の下限値ε２に達する。この電流を変流器21が検
出し、比較器650 の出力はＬレベルに変わり、ロジック
回路660 はオン信号を発生させ、駆動回路710はFET 70
1,704 をオンさせる。この後は、ｔ１からと同じ動作を
行う。

【００１９】時刻ｔｌ（Ｌの小文字、以下注意）でFET
701,704 がオフし電流が減少し、インダクタ11⇒ダイオ
ード723 ⇒コンデンサ750 ⇒ダイオード722 ⇒交流電源
１⇒インダクタ11の閉ループの電流がゼロになるとＦＥ
Ｔがすべてオフしているため電流が流れずゼロのままと
なる。そして、時間が経過し時刻ｔｌ１で第２の上限値
δ２がゼロになると比較器650 はＨレベルに変わり、ロ
ジック回路660 はインバータ７のFET 702,703 をオンさ
せる信号を発生し、駆動回路710 はFET 702,703 をオン
させる。そしてｔ１からと同様に（スイッチングは逆極
性のＦＥＴ）オン・オフを繰り返す。このように動作さ
せることにより商用交流電源に流れる電流波形は電圧波
形と相似形になり、力率はほぼ１になる。なお、図２に
示すように交流入力電流( 変流器21に流れる電流) はイ
ンバータ７のスイッチング周波数成分を含んでいるが、
フィルタ４で取り除かれて、ほぼ滑らかな正弦波形とな
る。インバータ７のスイッチ周波数は比較器640,650 の
ヒステリシス巾とインダクタ11,13 のインダクタンス値
と電流設定等により決定される。特に比較器640,650 の
ヒステリシス巾については、その巾が狭いとスイッチン
グ周波数は高くなり、フィルタ４の負担が軽減されて好
都合ではある。しかし一方ではこのヒステリシス巾が狭
くなりすぎると、制御回路６の動作が外来雑音電圧に対
して弱くなる問題がある。したがってこの相反する性質
から適当なヒステリシスの巾を選定する必要がある。

【００２０】次にコンデンサ750 の働きについて説明す
る。コンデンサ750 の電圧はＥｄ一定に保たれるように
交流電流基準信号Ｓ１の振幅を乗算器620 で制御してい
る。コンデンサ750 の電圧が一定であることはインバー
タ７のエネルギー授受の平均値はゼロであることにな
る。もし、入ってくる電流の方が大きい場合、コンデン
サ750 の電圧は上昇し、乗算器620 が交流電流基準信号
Ｓ１の振幅を小さくするように働き、商用電源電流を下
げコンデンサ電圧を下げ、基準電圧になるように働く。
流出する電流の方が大きい場合は逆に働きコンデンサ75
0 の電圧を一定に保つようになる。つまり、インバータ
７は負荷電流の基本波から外れた電流を補正しているこ
とになる。上に示した（１）〜（４）式においてコンデ
ンサ750 への電流の極性が正のときエネルギーを放出
し、負のとき蓄積しており、その全周期の電流積分量は
ゼロになる。なお、FET 701 〜FET 704 ，ダイオード72
1 〜724,インダクタ11,13 などに電流を流すことにより
若干の損失が発生するので、コンデンサ750 の電圧を一
定に保つためには、その損失分だけ大きめにエネルギー
を印加しなければならない。

【００２１】

【第２の実施例】本発明の第２の実施例について、図４
に基づいて説明する。図４において、図１と同じ符号の
構成要素はそれぞれ図１の各構成要素に対応する。した
がって主に、図１と異なる部分について説明する。

【００２２】主たる電力経路については、商用交流電源
１が入力端子２，３に接続され、変流器21を経て出力端
子96，98に接続される。アクティブフィルタ５はこの主
たる電力経路、すなわち出力端子96と、変流器21の入力
側の直前端子との間に並列接続される。アクティブフィ
ルタ５の構成は、インバータ７の出力側には変流器23と
インダクタ11，13が接続されて、電圧検出用の変圧器17
と、ローパスフィルタとＥＭＩ抑制用フィルタとからな
るフィルタ４と、制御回路６とから構成される。

【００２３】制御回路６についてはコンデンサ750 の検
出電圧と基準電圧601 との差を演算増幅器610 で比較増
幅して誤差信号とし、この誤差信号と変圧器17による商
用交流電圧ｅの検出値とを乗算器620 で掛け算し第１の
電流基準信号Ｓ１をつくる。この電流基準信号Ｓ１から
変流器21で検出した負荷電流の比例値をを引き算し、イ
ンバータ７の出力電流基準信号Ｓ２をつくる。この演算
回路は演算増幅器630と抵抗器631,632,633 によって演
算されるが、回路構成は加算回路であって、逆極性の信
号を加算することにより、実質的は差の演算がなされて
いる。図５に各部の波形図を示す。負荷99としてはコン
デンサ・インプット形整流回路が接続され、電流波形は
図５（ｂ）に示すような電流の流れる期間が短く、波高
値の高い電流となる。この出力電流基準信号Ｓ２に第１
のヒステリシス特性を有する比較器640 で第１の上限値
δ１と下限値ε１を、第２のヒステリシス特性を有する
比較器650 で第２の上限値δ２と下限値ε２を設ける。
その他は図１に示す第１の実施例と同様の構成である。

【００２４】図６，７に各部の波形と動作説明図を示
し、以下これらの図を参照して区間毎に動作説明してい
く。インバータ７の出力電流を変流器23で検出し、ヒス
テリシス特性を有する比較器640 で出力電流基準信号Ｓ
２と比較し、時刻ｔ１で検出値が第１の上限値δ１まで
絶対値が減少すると比較器640 はＨレベルからＬレベル
に変わる。この時、比較器650 はＬレベルになっている
ものとする。比較器640と比較器650 の出力をロジック
回路660 で論理処理しFET 701,704 のオン信号を発生さ
せる。FET 701,704 がオンすると電流はコンデンサ750
よりFET 701,704を介し、フィルタ４を通り商用交流電
源１に流れる。インバータ７の電流は前出の（１）式に
示す傾きで増加していく。

【００２５】変流器23はこの電流を検出し、時刻ｔ２で
第１の下限値ε１に達すると比較器640 はＨレベルに変
わり、ロジック回路660 はFET 701,704 をオフさせる信
号を発生する。この信号にしたがい駆動回路710 はFET
701,704 をオフさせる。すると、フィルタ４に蓄えられ
たエネルギーは引き続き商用交流電源１に電流を流すと
ともにダイオード723,722 を介してコンデンサ750 にエ
ネルギーを蓄積する。このときの電流ｉは前出の（２）
式で表される。

【００２６】時刻ｔ３で再び第１の上限値まで減少し、
ｔ１の時と同じ動作を繰り返す。そしてこの動作を繰り
返して行くと、インバータ７のスイッチング周波数成分
はフィルター４で取り除かれ平均値的な電流（出力電流
基準信号Ｓ２と相似形）が商用交流電源１に流れること
になる。

【００２７】負荷99がコンデンサ・インプット形フィル
タ回路を含んでいるので、商用交流電圧のピーク付近で
急激に電流が流れだし、交流電流基準信号Ｓ２は負から
正方向へ急激に上昇する。図７はこの部分を拡大したも
ので、以下この図を参照する。時刻ｔｎｌでFET 701,70
4 がオフし、インバータ７の出力電流の絶対値が減少し
ていきゼロになる。すると、スイッチング素子であるFE
T 701,702,703,704 はすべてオフしているため電流はゼ
ロのままとなる。そして、時刻ｔｎ１で第２の下限値ε
２がゼロになると第２の比較器650 はＬレベルよりＨレ
ベルに変わり、ロジック回路660 は第１の比較器640 と
第２の比較器650 の出力よりFET 702,703 をオンさせる
信号を発生する。FET 702,703 がオンするとインバータ
７の出力電流は、コンデンサ750 からFET 702,703 を介
し、フィルタ４を通って負荷99へ流れる。このときの電
流ｉは（３）式で表せる。ｉ＝（Ｅｄ−ｅｉ）ｔ／（Ｌ１＋Ｌ２） ………（３）

【００２８】この結果、商用交流電源は急激な電流の増
加が抑制される。FET 702,703 がオンを続けるとインバ
ータ７の出力電流は増加し、変流器23の検出値が時刻ｔ
ｎ２で再び第１の上限値δ１に達し比較器640 がＬレベ
ルに変わる。するとロジック回路660 は比較器640 と比
較器650 の出力よりFET 702,703 をオフさせる信号を発
生する。FET 702,703 がオフするとフィルタ４に蓄えら
れていたエネルギーは負荷99に電流を供給し続けるとと
もにダイオード721,724 を介してコンデンサ750 に戻さ
れる。このときのインバータ７の電流ｉは（４）式で表
せる。ｉ＝−（ｅｉ＋Ｅｄ）ｔ／（Ｌ１＋Ｌ２） ………（４）

【００２９】時刻ｔｎ３で再び第１の下限値ε１に達し
比較器640 がＨレベルに変わると、FET 702,703 をオン
させる。電流はｔｎ１の時と同じように流れ、第１の上
限値δ１に達するまでFET 702,703 はオンを続ける。こ
の動作を繰り返し、時刻ｔｍでFET 702,703 がオフする
と電流が減少していきゼロになると、スイッチング素子
はすべてオフしているため、電流はゼロのままとなる。

【００３０】時刻ｔｍ１で第１の上限値δ１がゼロにな
ると第２の比較器650 はＨレベルよりＬレベルに変わ
り、ロジック回路７は比較器640,650 の出力よりFET 70
1,704をオンさせる信号を発生する。するとインバータ
７の出力電流は、コンデンサ750 からFET 701,704 を介
しフィルタ４を通って商用交流電源１へ流れる。フィル
タ４ではスイッチング周波数成分が取り除かれる。この
ときのインバータ７の出力電流式は前出（１）式で表せ
る。時刻ｔｍ２で第１の下限値ε１に達すると時刻ｔ２
のときと同じ動作になり、以下同じ動作を繰り返してい
く。

【００３１】また図６に戻って参照する。時刻ｔｌ（Ｌ
の小文字。以下注意）でFET 701,704 がオフしインバー
タ７の出力電流の絶対値が減少していき、ゼロになる。
すると、スイッチング素子はすべてオフしているため電
流はゼロのままとなる。そして、時刻ｔｌ１で第２の下
限値ε２がゼロになると第２の比較器650 はＬレベルよ
りＨレベルに変わり、ロジック回路660 は比較器640,65
0 の出力よりFET 702,703 をオンさせる信号を発生す
る。この信号に従い駆動回路はFET 702,703 をオンさせ
る。するとインバータ７の出力電流は、コンデンサ750
からFET 702,703を介しフィルタ４を通って負荷99へ流
れる。フィルタ４ではスイッチング周波数が取り除かれ
る。この時の電流式は前出（１）式で表せる。時刻ｔｌ
２からは時刻ｔ２からと逆極性で同じ動作となる。以下
同様の動作を繰り返す。

【００３２】このように動作させることにより商用交流
電源１から流れる電流波形は電圧波形と相似の正弦波に
なり、力率はほぼ１になる。なお、図６，７に示すよう
にインバータ７の出力電流はスイッチング周波数成分を
含んでいるが、そのスイッチング周波数成分はフィルタ
４で取り除かれて、ほぼ純粋な正弦波波形となる。

【００３３】

【第３の実施例】図８は本発明の第３の実施例を示す部
分図でインバータ７の出力電流の検出値を逆極性にして
第２の交流電流基準信号Ｓ２とを加えて、つまり差をと
って交流差分信号Ｓ３とし、この交流差分信号Ｓ３がヒ
ステリシス特性を有する比較器640 で発生させた第１の
ヒステリシス電圧内に入るようインバータ７のスイッチ
ング素子FET をオン・オフ制御し、この第１のヒステリ
シス範囲を逸脱し第２のヒステリシス電圧に達したとき
オン・オフ制御する電界効果トランジスタを切り替え
る。この結果、インバータ７の出力電流は交流電流基準
信号Ｓ２と相似形になる。このように動作させることに
より、比較器640,650 の入力は常にゼロ付近の電圧にな
りヒステリシス電圧が正負同一になると共に、比較器の
入力電圧がほぼ一定のため常に同一動作点となり安定し
た動作となる利点が生じる。

【００３４】

【第４の実施例】さらに第４の実施例として図に示して
いないが、図１の説明において商用交流電源１の電圧の
極性とインバータ７の出力電圧の極性が異極性のとき
（時刻ｔ：ｔ１〜ｔｎ，ｔｍ１〜ｔｋ，ｔｊ１〜）に
は、インバータ７の対角線上の２つのＦＥＴのどちらか
一方のみをオンさせることにより、インバータ７を昇圧
チョッパ回路として動作させる方法がある。例えば、図
１においてFET 704 のみをオンさせる場合の電流経路と
しては、商用交流電源１⇒インダクタ11⇒FET 704 ⇒ダ
イオード722 ⇒インダクタ13⇒商用交流電源１の経路で
電流が流れて、インダクタ11,13 にエネルギーを蓄積す
る。そしてFET 704 がオフのときには、商用交流電源１
⇒インダクタ11⇒ダイオード723 ⇒コンデンサ750 ⇒ダ
イオード722 ⇒インダクタ13⇒商用交流電源１の経路で
電流が流れる。この電流経路の繰り返しで昇圧チョッパ
回路として動作する。図２のｔ１〜ｔ２の期間の電流式
は（１）式からコンデンサ750 の電圧Ｅｄを取り除いた
形となりＦＥＴのオン期間が長くなる程度の違いだけ
で、ＦＥＴ１個の損失が低減できる。また、通常ＦＥＴ
１個のみオンさせる場合、下側のFET 702,704 をオンさ
せた方がノイズの影響を受けにくいので好ましい。尚、
この方法は上記の他の実施例においても適用できる。

【００３５】

【第５の実施例】図９は図１に示す第１の実施例におい
て、インダクタ13と出力端子との間に突入電流抑制回路
８を挿入し、商用交流電源１が接続されるとき、コンデ
ンサ710へ過大な充電電流が流れるのを防ぎ、また負荷
短絡などの事故からインバータ７を保護するものであ
る。そのため、インバータ７の出力電流を変流器31で検
出し、制御回路６の中のロジック回路660 へ検出信号を
供給して規定電流に制限するものである。この突入電流
抑制回路８は本発明の全ての実施例に同様に適用でき
る。

【００３６】尚、以上述べた実施例において、以下のこ
とは変更可能である。まずインバータ７の交流端子71，
72に接続されるインダクタ11,13 については、２個ある
場合には回路の平衡がとれるので、インダクタ１個の場
合と比較してさらに良好な特性が得られるのである。本
発明の実施に必須要件としては、インダクタは１個でよ
い。制御回路６の中の接続については、入力端子の接続
極性は交換可能である。フィルタ４については、良好な
特性を得るために有効ではあるが、本発明にとって必須
のものではない。

【００３７】

【発明の効果】以上説明したように、複雑な高調波演算
回路や補償電流指令など不要で、簡単な回路で高調波電
流や無効電流を補正でき、安価なアクティブ・フィルタ
を提供できる。

【図面の簡単な説明】

【図１】本発明にかかるアクティブフィルタの第１の実
施例を示す図である。

【図２】図１に示すアクティブフィルタの動作説明図で
ある。

【図３】制御回路内の論理信号の機能表を示す。

【図４】本発明にかかるアクティブフィルタの第２の実
施例を示す。

【図５】図４に示すアクティブフィルタの各部の電流波
形図である。

【図６】図４に示すアクティブフィルタの動作説明用の
波形図である。

【図７】図４に示すアクティブフィルタの動作説明用の
波形図であって，部分拡大図である。

【図８】本発明にかかるアクティブフィルタの第３の実
施例の部分図である。

【図９】本発明にかかるアクティブフィルタの第４の実
施例の部分図である。

【図１０】従来のアクティブフィルタの一例を示す図で
ある。

【符号の説明】

１…商用交流電源２，３…入力端子４…フィ
ルタ５…アクティブフィルタ６…制御回路７…イン
バータ８…突入電流抑制回路 11，13…インダクタ 17
…変流器 21…変流器 22…抵抗器 23…変流器 24…抵抗器 25…コンデン
サ 27，29…抵抗器 31…変流器 51…高調波演算回路 52…直流電圧
制御回路 53…点弧パルス発生回路 54…三相インバータ 71,72
…インバータの交流端子 73,74 …インバータの直流端子 96，98…出力端子
99…負荷 610 …演算増幅器 611 …抵抗器 620 …乗算器
621 …抵抗器 630 …演算増幅器 631,632,633,634 …抵抗器 640 …比較器 641,642…抵抗器 650 …比較器
651,652 …抵抗器 660 …ロジック回路 701,702,703,704 …FET 721,722,723,724 …ダイ
オード 710 …駆動回路 750 …コンデンサＳ１…交流電流基準信号Ｓ２…第２の交流電流基
準信号Ｓ３…交流差分信号

Claims

【特許請求の範囲】

【請求項１】商用交流電源から負荷に至る給電線路間に
接続されて、多くの高調波電流を流す電子機器などの非
線形負荷や力率の悪い誘導性負荷における高調波電流や
無効電流を打ち消して力率を改善するアクティブフィル
タであって、それぞれダイオードを逆方向に並列接続された４個のス
イッチング素子で構成されるブリッジ型のインバータで
あって、このインバータの直流端子間にコンデンサが接
続され、このインバータの交流端子を前記負荷端子に接
続して構成されるインバータと、前記コンデンサの検出電圧と直流基準電圧との誤差信号
を得て、この誤差信号と前記商用交流電源の比例値との
積を交流電流基準信号Ｓ１とし、この交流電流基準信号
Ｓ１に微小巾の第１の上限値と第１の下限値を設け、こ
れら第１の上限値と下限値の外側に第２の上限値と第２
の下限値を設け、前記商用交流電源の入力電流の比例値
を前記第１の上限値と下限値との間に入るように、前記
インバータのスイッチング素子をオン・オフ制御し、前
記第１の上限値と下限値との範囲を逸脱し第２の上限値
あるいは下限値に達したとき、前記インバータのオン・
オフ制御するスイッチング素子対を切り替える制御回路
とを備えることを特徴とするアクティブフィルタ。
【請求項２】商用交流電源から負荷に至る給電線路間に
接続されて、多くの高調波電流を流す電子機器などの非
線形負荷や力率の悪い誘導性負荷における高調波電流や
無効電流を打ち消して力率を改善するアクティブフィル
タであって、それぞれダイオードを逆方向に並列接続された４個のス
イッチング素子で構成されるブリッジ型のインバータで
あって、このインバータの直流端子間にコンデンサが接
続され、このインバータの交流端子を前記負荷端子に接
続して構成されるインバータと、前記コンデンサの検出電圧と直流基準電圧との誤差信号
を得て、この誤差信号と前記商用交流電源１の比例値と
の積を第１の交流電流基準信号Ｓ１とし、この第１の電
流基準信号Ｓ１と前記負荷電流の比例値との差を第２の
電流基準信号Ｓ２とし、この第２の交流電流基準信号Ｓ
２に微小巾の第１の上限値と第１の下限値を設け、これ
ら第１の上限値と下限値の外側に第２の上限値と第２の
下限値を設け、前記インバータの出力電流の比例値を前
記第１の上限値と下限値との間に入るように、前記イン
バータのスイッチング素子をオン・オフ制御し、前記第
１の上限値と下限値との範囲を逸脱し第２の上限値ある
いは下限値に達したとき、前記インバータのオン・オフ
制御するスイッチング素子対を切り替える制御回路とを
備えることを特徴とするアクティブフィルタ。
【請求項３】請求項２のアクティブフィルタにおいて、
前記第２の交流電流基準信号Ｓ２と前記インバータの出
力電流の比例値との差を交流差分信号Ｓ３として、この
交流差分信号Ｓ３に微小巾の第１の上限値と第１の下限
値を設け、これら第１の上限値と下限値の外側に第２の
上限値と第２の下限値を設け、この交流差分信号Ｓ３を
前記第１の上限値と下限値との間に入るように、前記イ
ンバータのスイッチング素子をオン・オフ制御し、前記
第１の上限値と下限値との範囲を逸脱し第２の上限値あ
るいは下限値に達したとき、前記インバータのオン・オ
フ制御するスイッチング素子対を切り替える制御回路を
備えることを特徴とするアクティブフィルタ。
【請求項４】前記インバータのスイッチング素子のうち
どれか一のみを導通させ、昇圧チョッパ回路として動作
させるモードを有することを特徴とする請求項１または
請求項２または請求項３記載のアクティブフィルタ。