JPH0777076B2 - 基板電圧発生器のチャージポンプ回路 - Google Patents
基板電圧発生器のチャージポンプ回路Info
- Publication number
- JPH0777076B2 JPH0777076B2 JP4286222A JP28622292A JPH0777076B2 JP H0777076 B2 JPH0777076 B2 JP H0777076B2 JP 4286222 A JP4286222 A JP 4286222A JP 28622292 A JP28622292 A JP 28622292A JP H0777076 B2 JPH0777076 B2 JP H0777076B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- transistor
- gate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置で使用される
基板電圧発生器に関するもので、特に基板（いわゆる半
導体基板の外に、基板内に構成されるウェルを含む）に
負電圧を供給するチャージポンプ回路に関するものであ
る。
基板電圧発生器に関するもので、特に基板（いわゆる半
導体基板の外に、基板内に構成されるウェルを含む）に
負電圧を供給するチャージポンプ回路に関するものであ
る。
【０００２】
【従来の技術】半導体メモリ装置で基板電圧発生器が使
用される理由は、各ＭＯＳトランジスタのしきい電圧の
安定、寄生トランジスタ発生の防止、そして外部信号の
アンダーシュートによる誤動作の防止等のためである。
例えば、ｐ形基板にｎ形チャネルで構成されているＮＭ
ＯＳトランジスタにおいて、基板に負電圧を印加すると
寄生トランジスタの発生を抑制することができたり、し
きい電圧を安定させることができるということが、この
分野でよく知られている。
用される理由は、各ＭＯＳトランジスタのしきい電圧の
安定、寄生トランジスタ発生の防止、そして外部信号の
アンダーシュートによる誤動作の防止等のためである。
例えば、ｐ形基板にｎ形チャネルで構成されているＮＭ
ＯＳトランジスタにおいて、基板に負電圧を印加すると
寄生トランジスタの発生を抑制することができたり、し
きい電圧を安定させることができるということが、この
分野でよく知られている。
【０００３】図４は、基板電圧発生器のシステムブロッ
ク図である。検出器１０は、基板電圧ＶＢＢ５０が所定
外の電圧レベルにあるときにこれを検出して発振回路２
０を調節する。そしてこの発振回路２０の出力信号を受
けて駆動回路３０が動作してチャージポンプ回路４０を
駆動し、このチャージポンプ回路４０の駆動により基板
電圧ＶＢＢ５０の電圧レベルが変化するものである。本
発明はこのような基板電圧発生器の中の特にチャージポ
ンプ回路に関するものである。
ク図である。検出器１０は、基板電圧ＶＢＢ５０が所定
外の電圧レベルにあるときにこれを検出して発振回路２
０を調節する。そしてこの発振回路２０の出力信号を受
けて駆動回路３０が動作してチャージポンプ回路４０を
駆動し、このチャージポンプ回路４０の駆動により基板
電圧ＶＢＢ５０の電圧レベルが変化するものである。本
発明はこのような基板電圧発生器の中の特にチャージポ
ンプ回路に関するものである。
【０００４】図５は従来技術による基板電圧発生器のチ
ャージポンプ回路を示す。この回路は４種のクロック信
号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４によって駆
動され、接地端から電流を放電させることで基板電圧Ｖ
ＢＢを降下させるようになっている。
ャージポンプ回路を示す。この回路は４種のクロック信
号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４によって駆
動され、接地端から電流を放電させることで基板電圧Ｖ
ＢＢを降下させるようになっている。
【０００５】この回路の駆動時に問題となるのは、ノー
ドｎ２２の電位がクロック信号ＣＬＫ２によって駆動さ
れるＭＯＳ形キャパシタＭ２２によって最低−ＶＣＣ
（電源電圧）まで降下した時、ノードｎ２１の電位もク
ロック信号ＣＬＫ１によって駆動されるＭＯＳ形キャパ
シタＭ２１によって最低−ＶＣＣまでしか降下しないの
で、ＶＢＢは最低−ＶＣＣ−ＶＴＰ（ＶＴＰは通常約−
１．０Ｖである）までしか降下しないということであ
る。そのため、このような回路構成の場合には、特に低
電圧源においてポンピング能力が低下してしまい安定し
た基板電圧が発生されなくなるという問題点がある。
尚、上記のｎ２２、ＣＬＫ２、Ｍ２２、ｎ２１、ＣＬＫ
１、Ｍ２１を各々ｎ２５、ＣＬＫ３、Ｍ２５、ｎ２６、
ＣＬＫ４、Ｍ２６と読みかえた場合も同様である。
ドｎ２２の電位がクロック信号ＣＬＫ２によって駆動さ
れるＭＯＳ形キャパシタＭ２２によって最低−ＶＣＣ
（電源電圧）まで降下した時、ノードｎ２１の電位もク
ロック信号ＣＬＫ１によって駆動されるＭＯＳ形キャパ
シタＭ２１によって最低−ＶＣＣまでしか降下しないの
で、ＶＢＢは最低−ＶＣＣ−ＶＴＰ（ＶＴＰは通常約−
１．０Ｖである）までしか降下しないということであ
る。そのため、このような回路構成の場合には、特に低
電圧源においてポンピング能力が低下してしまい安定し
た基板電圧が発生されなくなるという問題点がある。
尚、上記のｎ２２、ＣＬＫ２、Ｍ２２、ｎ２１、ＣＬＫ
１、Ｍ２１を各々ｎ２５、ＣＬＫ３、Ｍ２５、ｎ２６、
ＣＬＫ４、Ｍ２６と読みかえた場合も同様である。
【０００６】
【発明が解決しようとする課題】したがって本発明の目
的は、チャージポンピング能力を向上させることで、特
に低電圧源であっても安定して所定の基板電圧を発生で
きる基板電圧発生器を提供することにある。
的は、チャージポンピング能力を向上させることで、特
に低電圧源であっても安定して所定の基板電圧を発生で
きる基板電圧発生器を提供することにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために本発明では、駆動回路から発生される第１〜第
４の４種のクロック信号により動作するようにされ、第
１のクロック信号を一方の電極に受ける第１キャパシタ
と、第２のクロック信号を一方の電極に受ける第２キャ
パシタと、第３のクロック信号を一方の電極に受ける第
３キャパシタと、第２のクロック信号を一方の電極に受
ける第４キャパシタと、第３のクロック信号を一方の電
極に受ける第５キャパシタと、第４のクロック信号を一
方の電極に受ける第６キャパシタと、基板電圧を出力す
る基板ノードと、を有してなるチャージポンプ回路につ
いて、第５キャパシタの他方の電極にゲートが接続され
ると共に第１キャパシタの他方の電極と基板ノードとの
間にチャネルが接続された第１トランジスタと、第２キ
ャパシタの他方の電極にゲートが接続されると共に第６
キャパシタの他方の電極と基板ノードとの間にチャネル
が接続された第２トランジスタと、第１キャパシタの他
方の電極にゲートが接続されると共に第２キャパシタの
他方の電極と基板ノードとの間にチャネルが接続された
第３トランジスタと、第３キャパシタの他方の電極にゲ
ートが接続されると共に第２キャパシタの他方の電極と
接地端との間にチャネルが接続された第４トランジスタ
と、第４キャパシタの他方の電極にゲートが接続される
と共に第５キャパシタの他方の電極と接地端との間にチ
ャネルが接続された第５トランジスタと、第６キャパシ
タの他方の電極にゲートが接続されると共に第５キャパ
シタの他方の電極と基板ノードとの間にチャネルが接続
された第６トランジスタと、基板ノードにゲートが接続
されると共に第３キャパシタの他方の電極と第５キャパ
シタの他方の電極との間にチャネルが接続された第７ト
ランジスタと、基板ノードにゲートが接続されると共に
第２キャパシタの他方の電極と第４キャパシタの他方の
電極との間にチャネルが接続された第８トランジスタ
と、第１キャパシタの他方の電極にゲートが接続される
と共に第１キャパシタの他方の電極と第２キャパシタの
他方の電極との間にチャネルが接続された第９トランジ
スタと、第６キャパシタの他方の電極にゲートが接続さ
れると共に第５キャパシタの他方の電極と第６キャパシ
タの他方の電極との間にチャネルが接続された第１０ト
ランジスタと、を備えた構成とすることを特徴とする。
るために本発明では、駆動回路から発生される第１〜第
４の４種のクロック信号により動作するようにされ、第
１のクロック信号を一方の電極に受ける第１キャパシタ
と、第２のクロック信号を一方の電極に受ける第２キャ
パシタと、第３のクロック信号を一方の電極に受ける第
３キャパシタと、第２のクロック信号を一方の電極に受
ける第４キャパシタと、第３のクロック信号を一方の電
極に受ける第５キャパシタと、第４のクロック信号を一
方の電極に受ける第６キャパシタと、基板電圧を出力す
る基板ノードと、を有してなるチャージポンプ回路につ
いて、第５キャパシタの他方の電極にゲートが接続され
ると共に第１キャパシタの他方の電極と基板ノードとの
間にチャネルが接続された第１トランジスタと、第２キ
ャパシタの他方の電極にゲートが接続されると共に第６
キャパシタの他方の電極と基板ノードとの間にチャネル
が接続された第２トランジスタと、第１キャパシタの他
方の電極にゲートが接続されると共に第２キャパシタの
他方の電極と基板ノードとの間にチャネルが接続された
第３トランジスタと、第３キャパシタの他方の電極にゲ
ートが接続されると共に第２キャパシタの他方の電極と
接地端との間にチャネルが接続された第４トランジスタ
と、第４キャパシタの他方の電極にゲートが接続される
と共に第５キャパシタの他方の電極と接地端との間にチ
ャネルが接続された第５トランジスタと、第６キャパシ
タの他方の電極にゲートが接続されると共に第５キャパ
シタの他方の電極と基板ノードとの間にチャネルが接続
された第６トランジスタと、基板ノードにゲートが接続
されると共に第３キャパシタの他方の電極と第５キャパ
シタの他方の電極との間にチャネルが接続された第７ト
ランジスタと、基板ノードにゲートが接続されると共に
第２キャパシタの他方の電極と第４キャパシタの他方の
電極との間にチャネルが接続された第８トランジスタ
と、第１キャパシタの他方の電極にゲートが接続される
と共に第１キャパシタの他方の電極と第２キャパシタの
他方の電極との間にチャネルが接続された第９トランジ
スタと、第６キャパシタの他方の電極にゲートが接続さ
れると共に第５キャパシタの他方の電極と第６キャパシ
タの他方の電極との間にチャネルが接続された第１０ト
ランジスタと、を備えた構成とすることを特徴とする。
【０００８】
【作用】従来の回路の場合、キャパシタによりカップリ
ングダウンされるノードが十分にカップリングダウンさ
れなかったため、特に低電圧の電圧源の下で該ノードを
所定の負電位にするときにはチャージポンピングの効率
が低く、そのため基板電圧の安定性が悪かったが、本発
明によれば、第１キャパシタと基板ノードとの間、及び
第６キャパシタと基板ノードとの間にチャネルがそれぞ
れ接続された第１トランジスタ及び第２トランジスタを
備えるようにしたことで、チャージポンピングの効率が
向上し、ポンピング動作時に十分にカップリングダウン
できるようになり、したがって低電圧の電圧源であって
も安定した基板電圧を供給できるようになる。
ングダウンされるノードが十分にカップリングダウンさ
れなかったため、特に低電圧の電圧源の下で該ノードを
所定の負電位にするときにはチャージポンピングの効率
が低く、そのため基板電圧の安定性が悪かったが、本発
明によれば、第１キャパシタと基板ノードとの間、及び
第６キャパシタと基板ノードとの間にチャネルがそれぞ
れ接続された第１トランジスタ及び第２トランジスタを
備えるようにしたことで、チャージポンピングの効率が
向上し、ポンピング動作時に十分にカップリングダウン
できるようになり、したがって低電圧の電圧源であって
も安定した基板電圧を供給できるようになる。
【０００９】
【実施例】以下、添付の図面を参照して本発明の実施例
を詳細に説明する。本発明に係るチャージポンプ回路を
図１に示し、その入力クロックのタイミング図を図２に
示している。図１の回路は、クロック信号ＣＬＫ１に一
方の電極が接続された第１キャパシタＭ１と、クロック
信号ＣＬＫ２に一方の電極のが接続された第２キャパシ
タＭ２と、クロック信号ＣＬＫ３に一方の電極が接続さ
れた第３キャパシタＭ３と、クロック信号ＣＬＫ２に一
方の電極が接続された第４キャパシタＭ４と、クロック
信号ＣＬＫ３に一方の電極が接続された第５キャパシタ
Ｍ５と、クロック信号ＣＬＫ４に一方の電極が接続され
た第６キャパシタＭ６と、第５キャパシタＭ５の他方の
電極にゲートが接続され、第１キャパシタＭ１の他方の
電極と基板ノード１００との間にチャネルが形成された
第１トランジスタＭ１１と、第２キャパシタＭ２の他方
の電極にゲートが接続され、第６キャパシタＭ６の他方
の電極と基板ノード１００との間にチャネルが形成され
た第２トランジスタＭ１４と、前記各キャパシタの他方
の電極と基板ノード１００との間に位置して基板ノード
１００の電圧を所定の負電位レベルにする負電位生成手
段と、を具備した構成となっている。キャパシタＭ１、
Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６はＰＭＯＳ形トランジス
タとＮＭＯＳ形トランジスタで構成される。トランジス
タＭ７〜Ｍ１６はＰ形となっている。
を詳細に説明する。本発明に係るチャージポンプ回路を
図１に示し、その入力クロックのタイミング図を図２に
示している。図１の回路は、クロック信号ＣＬＫ１に一
方の電極が接続された第１キャパシタＭ１と、クロック
信号ＣＬＫ２に一方の電極のが接続された第２キャパシ
タＭ２と、クロック信号ＣＬＫ３に一方の電極が接続さ
れた第３キャパシタＭ３と、クロック信号ＣＬＫ２に一
方の電極が接続された第４キャパシタＭ４と、クロック
信号ＣＬＫ３に一方の電極が接続された第５キャパシタ
Ｍ５と、クロック信号ＣＬＫ４に一方の電極が接続され
た第６キャパシタＭ６と、第５キャパシタＭ５の他方の
電極にゲートが接続され、第１キャパシタＭ１の他方の
電極と基板ノード１００との間にチャネルが形成された
第１トランジスタＭ１１と、第２キャパシタＭ２の他方
の電極にゲートが接続され、第６キャパシタＭ６の他方
の電極と基板ノード１００との間にチャネルが形成され
た第２トランジスタＭ１４と、前記各キャパシタの他方
の電極と基板ノード１００との間に位置して基板ノード
１００の電圧を所定の負電位レベルにする負電位生成手
段と、を具備した構成となっている。キャパシタＭ１、
Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６はＰＭＯＳ形トランジス
タとＮＭＯＳ形トランジスタで構成される。トランジス
タＭ７〜Ｍ１６はＰ形となっている。
【００１０】負電位生成手段は、第１キャパシタＭ１の
他方の電極にゲートが接続され、第２キャパシタＭ２の
他方の電極と基板ノード１００との間にチャネルが形成
された第３トランジスタＭ７と、第３キャパシタＭ３の
他方の電極にゲートが接続され、第２キャパシタＭ２の
他方の電極と接地端との間にチャネルが形成された第４
トランジスタＭ８と、第４キャパシタＭ４の他方の電極
にゲートが接続され、第５キャパシタＭ５の他方の電極
と接地端との間にチャネルが形成された第５トランジス
タＭ９と、第６キャパシタＭ６の他方の電極にゲートが
接続され、第５キャパシタＭ５の他方の電極と基板ノー
ド１００との間にチャネルが形成された第６トランジス
タＭ１０と、基板ノード１００にゲートが接続され、第
３キャパシタＭ３の他方の電極と第５キャパシタＭ５の
他方の電極との間にチャネルが形成された第７トランジ
スタＭ１２と、基板ノード１００にゲートが接続され、
第２キャパシタＭ２の他方の電極と第４キャパシタＭ４
の他方の電極との間にチャネルが形成された第８トラン
ジスタＭ１３と、第１キャパシタＭ１の他方の電極と第
２キャパシタＭ２の他方の電極との間にチャネルが形成
され、第１キャパシタＭ１の他方の電極にゲートが接続
された第９トランジスタＭ１５と、第５キャパシタＭ５
の他方の電極と第６キャパシタＭ６の他方の電極との間
にチャネルが形成され、第６キャパシタＭ６の他方の電
極にゲートが接続された第１０トランジスタＭ１６と、
からなっている。
他方の電極にゲートが接続され、第２キャパシタＭ２の
他方の電極と基板ノード１００との間にチャネルが形成
された第３トランジスタＭ７と、第３キャパシタＭ３の
他方の電極にゲートが接続され、第２キャパシタＭ２の
他方の電極と接地端との間にチャネルが形成された第４
トランジスタＭ８と、第４キャパシタＭ４の他方の電極
にゲートが接続され、第５キャパシタＭ５の他方の電極
と接地端との間にチャネルが形成された第５トランジス
タＭ９と、第６キャパシタＭ６の他方の電極にゲートが
接続され、第５キャパシタＭ５の他方の電極と基板ノー
ド１００との間にチャネルが形成された第６トランジス
タＭ１０と、基板ノード１００にゲートが接続され、第
３キャパシタＭ３の他方の電極と第５キャパシタＭ５の
他方の電極との間にチャネルが形成された第７トランジ
スタＭ１２と、基板ノード１００にゲートが接続され、
第２キャパシタＭ２の他方の電極と第４キャパシタＭ４
の他方の電極との間にチャネルが形成された第８トラン
ジスタＭ１３と、第１キャパシタＭ１の他方の電極と第
２キャパシタＭ２の他方の電極との間にチャネルが形成
され、第１キャパシタＭ１の他方の電極にゲートが接続
された第９トランジスタＭ１５と、第５キャパシタＭ５
の他方の電極と第６キャパシタＭ６の他方の電極との間
にチャネルが形成され、第６キャパシタＭ６の他方の電
極にゲートが接続された第１０トランジスタＭ１６と、
からなっている。
【００１１】以上のような回路構成における本発明の特
徴部分は、トランジスタＭ１１及びＭ１４の各端子の接
続関係にある。
徴部分は、トランジスタＭ１１及びＭ１４の各端子の接
続関係にある。
【００１２】それでは図２を参照して本発明に係るチャ
ージポンプ回路の動作を詳細に説明する。図１の回路
は、図２に示されているのと同じ、振幅Ｖｃｃのクロッ
ク信号ＣＬＫ１〜ＣＬＫ４が入力されて動作する。
ージポンプ回路の動作を詳細に説明する。図１の回路
は、図２に示されているのと同じ、振幅Ｖｃｃのクロッ
ク信号ＣＬＫ１〜ＣＬＫ４が入力されて動作する。
【００１３】まずタイミング区間Ａにおいては、ノード
ｎ１の電位が−ＶＣＣ＋ＶＴＰとなっているので第３ト
ランジスタＭ７は完全に“オン”となっており、基板ノ
ード１００からノードｎ２に電流が流入してノードｎ２
の電位はＶＢＢになる。一方、このときノードｎ６は第
２トランジスタＭ１４を介してＶＢＢにプリチャージさ
れており、そしてノードｎ５は第５トランジスタＭ９を
介して放電されるので接地電位をもつ。タイミング区間
ＢになるとＣＬＫ１が０ＶからＶＣＣに変化するので、
ノードｎ１の電位はＶＴＰに変化し、第３トランジスタ
Ｍ７を“オフ”とする。そしてタイミング区間Ｃになる
とＣＬＫ２が０ＶからＶＣＣに変化してノードｎ２の電
位はＶＢＢ＋ＶＣＣとなる。その後、タイミング区間Ｄ
になるとＣＬＫ３がＶＣＣから０Ｖに変化し、ノードｎ
２の電位は第４トランジスタＭ８を介して接地電位まで
放電され、また、ノードｎ５の電位は−ＶＣＣとなる。
タイミング区間ＥにおいてはＣＬＫ４がＶＣＣから０Ｖ
に変化し、ノードｎ６の電位が−ＶＣＣ＋ＶＴＰに変化
して第６トランジスタＭ１０を完全に“オン”とするの
で、ノードｎ５の電位はＶＢＢに変化する。タイミング
区間Ｆになると今度はＣＬＫ４が０ＶからＶＣＣに変化
するので、ノードｎ６の電位がＶＴＰに変化して第６ト
ランジスタＭ１０を“オフ”とする。タイミング区間Ｇ
になるとＣＬＫ３が０ＶからＶＣＣに変化し、ノードｎ
５の電位はＶＢＢからＶＢＢ＋ＶＣＣに変化する。タイ
ミング区間ＨになるとＣＬＫ２がＶＣＣから０Ｖに変化
するので、ノードｎ２の電位は−ＶＣＣに変化し、また
ノードｎ４の電位も−ＶＣＣに変化して第５トランジス
タＭ９を“オン”とするので、ノードｎ５の電位は接地
電位まで放電される。したがって１周期の間にポンピン
グ回路は２回のチャージポンピングをすることになる。
ｎ１の電位が−ＶＣＣ＋ＶＴＰとなっているので第３ト
ランジスタＭ７は完全に“オン”となっており、基板ノ
ード１００からノードｎ２に電流が流入してノードｎ２
の電位はＶＢＢになる。一方、このときノードｎ６は第
２トランジスタＭ１４を介してＶＢＢにプリチャージさ
れており、そしてノードｎ５は第５トランジスタＭ９を
介して放電されるので接地電位をもつ。タイミング区間
ＢになるとＣＬＫ１が０ＶからＶＣＣに変化するので、
ノードｎ１の電位はＶＴＰに変化し、第３トランジスタ
Ｍ７を“オフ”とする。そしてタイミング区間Ｃになる
とＣＬＫ２が０ＶからＶＣＣに変化してノードｎ２の電
位はＶＢＢ＋ＶＣＣとなる。その後、タイミング区間Ｄ
になるとＣＬＫ３がＶＣＣから０Ｖに変化し、ノードｎ
２の電位は第４トランジスタＭ８を介して接地電位まで
放電され、また、ノードｎ５の電位は−ＶＣＣとなる。
タイミング区間ＥにおいてはＣＬＫ４がＶＣＣから０Ｖ
に変化し、ノードｎ６の電位が−ＶＣＣ＋ＶＴＰに変化
して第６トランジスタＭ１０を完全に“オン”とするの
で、ノードｎ５の電位はＶＢＢに変化する。タイミング
区間Ｆになると今度はＣＬＫ４が０ＶからＶＣＣに変化
するので、ノードｎ６の電位がＶＴＰに変化して第６ト
ランジスタＭ１０を“オフ”とする。タイミング区間Ｇ
になるとＣＬＫ３が０ＶからＶＣＣに変化し、ノードｎ
５の電位はＶＢＢからＶＢＢ＋ＶＣＣに変化する。タイ
ミング区間ＨになるとＣＬＫ２がＶＣＣから０Ｖに変化
するので、ノードｎ２の電位は−ＶＣＣに変化し、また
ノードｎ４の電位も−ＶＣＣに変化して第５トランジス
タＭ９を“オン”とするので、ノードｎ５の電位は接地
電位まで放電される。したがって１周期の間にポンピン
グ回路は２回のチャージポンピングをすることになる。
【００１４】従来の回路構成では、ノードｎ２１及びｎ
２６の電位が最低−ＶＣＣまでしか降下しないため、基
板ノード２００の電位は最低−ＶＣＣ−ＶＴＰまでしか
降下しなかったが、本発明による回路構成によれば、ノ
ードｎ１及びｎ６の電位が最低−ＶＣＣ＋ＶＴＰ以下ま
で降下するので、基板ノード１００の電位は最低−ＶＣ
Ｃ以下まで降下する。そのため、本発明によれば、低電
圧源であっても安定したＶＢＢレベルを得ることができ
る。
２６の電位が最低−ＶＣＣまでしか降下しないため、基
板ノード２００の電位は最低−ＶＣＣ−ＶＴＰまでしか
降下しなかったが、本発明による回路構成によれば、ノ
ードｎ１及びｎ６の電位が最低−ＶＣＣ＋ＶＴＰ以下ま
で降下するので、基板ノード１００の電位は最低−ＶＣ
Ｃ以下まで降下する。そのため、本発明によれば、低電
圧源であっても安定したＶＢＢレベルを得ることができ
る。
【００１５】ここで図３にＶＣＣ＝１．５Ｖの時の従来
回路と本発明に係る回路とによるＶＢＢのセットアップ
特性を比較したグラフを示す。同図より理解できるよう
に、本発明に係る回路（ｂ）は、低電圧源であっても従
来回路（ａ）よりも迅速にＶＢＢを所定の負電圧まで到
達させることができる。
回路と本発明に係る回路とによるＶＢＢのセットアップ
特性を比較したグラフを示す。同図より理解できるよう
に、本発明に係る回路（ｂ）は、低電圧源であっても従
来回路（ａ）よりも迅速にＶＢＢを所定の負電圧まで到
達させることができる。
【００１６】
【発明の効果】以上述べてきたように本発明によるチャ
ージポンプ回路は、チャージポンピング能力を向上させ
ることで、半導体装置の動作時の電圧源が低い電圧レベ
ルであっても基板電圧が安定化し、同時に待機時の消費
電力を節減することができるようになるという効果があ
る。
ージポンプ回路は、チャージポンピング能力を向上させ
ることで、半導体装置の動作時の電圧源が低い電圧レベ
ルであっても基板電圧が安定化し、同時に待機時の消費
電力を節減することができるようになるという効果があ
る。
【図１】本発明によるチャージポンプ回路の実施例を示
す回路図。
す回路図。
【図２】図１の実施例におけるクロック信号のタイミン
グ図。
グ図。
【図３】従来回路と本発明による回路とのＶＢＢのセッ
トアップ特性比較図。
トアップ特性比較図。
【図４】基板電圧発生器のシステムブロック図。
【図５】従来のチャージポンプ回路を示す回路図。
１００ 基板ノード ＶＢＢ 基板電圧 ｎ１〜ｎ６ ノード ＣＬＫ１〜ＣＬＫ４ クロック信号 Ｍ１〜Ｍ６ キャパシタ Ｍ７〜Ｍ１６ トランジスタ
Claims (2)
- 【請求項１】 発振回路による矩形波を基にして駆動回
路から発生される第１〜第４のクロック信号を受けて動
作するようにされ、第１のクロック信号を一方の電極に
受ける第１キャパシタと、第２のクロック信号を一方の
電極に受ける第２キャパシタと、第３のクロック信号を
一方の電極に受ける第３キャパシタと、第２のクロック
信号を一方の電極に受ける第４キャパシタと、第３のク
ロック信号を一方の電極に受ける第５キャパシタと、第
４のクロック信号を一方の電極に受ける第６キャパシタ
と、基板電圧を出力する基板ノードと、を有してなる基
板電圧発生器のチャージポンプ回路において、 第５キャパシタの他方の電極にゲートが接続されると共
に第１キャパシタの他方の電極と基板ノードとの間にチ
ャネルが接続された第１トランジスタと、第２キャパシ
タの他方の電極にゲートが接続されると共に第６キャパ
シタの他方の電極と基板ノードとの間にチャネルが接続
された第２トランジスタと、第１キャパシタの他方の電
極にゲートが接続されると共に第２キャパシタの他方の
電極と基板ノードとの間にチャネルが接続された第３ト
ランジスタと、第３キャパシタの他方の電極にゲートが
接続されると共に第２キャパシタの他方の電極と接地端
との間にチャネルが接続された第４トランジスタと、第
４キャパシタの他方の電極にゲートが接続されると共に
第５キャパシタの他方の電極と接地端との間にチャネル
が接続された第５トランジスタと、第６キャパシタの他
方の電極にゲートが接続されると共に第５キャパシタの
他方の電極と基板ノードとの間にチャネルが接続された
第６トランジスタと、基板ノードにゲートが接続される
と共に第３キャパシタの他方の電極と第５キャパシタの
他方の電極との間にチャネルが接続された第７トランジ
スタと、基板ノードにゲートが接続されると共に第２キ
ャパシタの他方の電極と第４キャパシタの他方の電極と
の間にチャネルが接続された第８トランジスタと、第１
キャパシタの他方の電極にゲートが接続されると共に第
１キャパシタの他方の電極と第２キャパシタの他方の電
極との間にチャネルが接続された第９トランジスタと、
第６キャパシタの他方の電極にゲートが接続されると共
に第５キャパシタの他方の電極と第６キャパシタの他方
の電極との間にチャネルが接続された第１０トランジス
タと、を備えたことを特徴とするチャージ ポンプ回路。 - 【請求項２】 第１〜第６キャパシタ及び第１〜第１０
トランジスタにＰＭＯＳトランジスタを使用した請求項
１記載のチャージポンプ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991P18834 | 1991-10-25 | ||
| KR1019910018834A KR940005691B1 (ko) | 1991-10-25 | 1991-10-25 | 기판전압 발생 장치의 차아지 펌프회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217371A JPH05217371A (ja) | 1993-08-27 |
| JPH0777076B2 true JPH0777076B2 (ja) | 1995-08-16 |
Family
ID=19321777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4286222A Expired - Fee Related JPH0777076B2 (ja) | 1991-10-25 | 1992-10-23 | 基板電圧発生器のチャージポンプ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5266842A (ja) |
| JP (1) | JPH0777076B2 (ja) |
| KR (1) | KR940005691B1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950002726B1 (ko) * | 1992-03-30 | 1995-03-24 | 삼성전자주식회사 | 기판전압 발생기의 전하 펌프 회로 |
| US5412257A (en) * | 1992-10-20 | 1995-05-02 | United Memories, Inc. | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump |
| DE69314164T2 (de) * | 1992-11-18 | 1998-01-15 | Oki Electric Ind Co Ltd | Leistungsversorgungs-spannungerhöher |
| US5381051A (en) * | 1993-03-08 | 1995-01-10 | Motorola Inc. | High voltage charge pump |
| US5642073A (en) * | 1993-12-06 | 1997-06-24 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| US5493249A (en) * | 1993-12-06 | 1996-02-20 | Micron Technology, Inc. | System powered with inter-coupled charge pumps |
| DE69408665T2 (de) * | 1994-08-12 | 1998-10-15 | Cons Ric Microelettronica | Spannungserhöher vom Ladungspumpentype |
| JP3244601B2 (ja) * | 1994-12-09 | 2002-01-07 | 富士通株式会社 | 半導体集積回路 |
| KR0158478B1 (ko) * | 1994-12-21 | 1999-02-01 | 김광호 | 반도체 메모리장치의 기판전압 조절회로 |
| US5583384A (en) * | 1995-06-07 | 1996-12-10 | National Semiconductor Corporation | Method and apparatus for connecting and disconnecting a power field effect transistor |
| KR100208443B1 (ko) * | 1995-10-14 | 1999-07-15 | 김영환 | 네가티브 전압 구동회로 |
| US5767736A (en) * | 1995-11-27 | 1998-06-16 | Lucent Technologies Inc. | Charge pump having high switching speed and low switching noise |
| JP2830807B2 (ja) * | 1995-11-29 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
| US6064250A (en) | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| US5828095A (en) * | 1996-08-08 | 1998-10-27 | Micron Technology, Inc. | Charge pump |
| US6198339B1 (en) * | 1996-09-17 | 2001-03-06 | International Business Machines Corporation | CVF current reference with standby mode |
| EP0843402B1 (en) * | 1996-11-14 | 2002-02-27 | STMicroelectronics S.r.l. | BiCMOS negative charge pump |
| US6107863A (en) * | 1997-02-03 | 2000-08-22 | Matsushita Electric Industrial Co., Ltd. | Charge pump circuit and logic circuit |
| KR100264959B1 (ko) * | 1997-04-30 | 2000-10-02 | 윤종용 | 반도체 장치의 고전압발생회로 |
| US6002355A (en) * | 1997-06-26 | 1999-12-14 | Cirrus Logic, Inc. | Synchronously pumped substrate analog-to-digital converter (ADC) system and methods |
| FR2773012B1 (fr) * | 1997-12-24 | 2001-02-02 | Sgs Thomson Microelectronics | Dispositif a pompe de charges negatives |
| US6072358A (en) * | 1998-01-16 | 2000-06-06 | Altera Corporation | High voltage pump circuit with reduced oxide stress |
| KR100279296B1 (ko) * | 1998-06-09 | 2001-01-15 | 윤종용 | 승압 전압 발생 회로 |
| KR100294584B1 (ko) | 1998-06-19 | 2001-09-17 | 윤종용 | 반도체메모리장치의기판바이어스전압발생회로 |
| US6392580B1 (en) * | 1999-06-11 | 2002-05-21 | Cirrus Logic, Inc. | Analog to digital converter having digital signal processing with a negative logic supply rail |
| KR100675881B1 (ko) * | 2001-02-21 | 2007-02-05 | 주식회사 하이닉스반도체 | 백바이어스전압(ｖｂｂ) 발생 회로 |
| US20050024125A1 (en) * | 2003-08-01 | 2005-02-03 | Mcnitt John L. | Highly efficient, high current drive, multi-phase voltage multiplier |
| TWI267863B (en) * | 2004-04-12 | 2006-12-01 | Samsung Electronics Co Ltd | High voltage generating circuit preserving charge pumping efficiency |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2930027A (en) * | 1958-03-05 | 1960-03-22 | William R Aylward | Binary encoded information matcher circuit |
| DE3671587D1 (de) * | 1985-09-30 | 1990-06-28 | Siemens Ag | Digital-analog-umsetzer mit temperaturkompensation. |
| US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
| JPH02215154A (ja) * | 1989-02-16 | 1990-08-28 | Toshiba Corp | 電圧制御回路 |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| US4982118A (en) * | 1989-12-13 | 1991-01-01 | Tektronix, Inc. | Data acquisition system having a metastable sense feature |
| JP2888898B2 (ja) * | 1990-02-23 | 1999-05-10 | 株式会社日立製作所 | 半導体集積回路 |
| US5157278A (en) * | 1990-10-30 | 1992-10-20 | Samsung Electronics Co., Ltd. | Substrate voltage generator for semiconductor device |
| JPH04205994A (ja) * | 1990-11-30 | 1992-07-28 | Toshiba Corp | プリチャージ回路 |
| US5126590A (en) * | 1991-06-17 | 1992-06-30 | Micron Technology, Inc. | High efficiency charge pump |
-
1991
- 1991-10-25 KR KR1019910018834A patent/KR940005691B1/ko not_active Expired - Fee Related
-
1992
- 1992-08-04 US US07/924,747 patent/US5266842A/en not_active Expired - Lifetime
- 1992-10-23 JP JP4286222A patent/JPH0777076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05217371A (ja) | 1993-08-27 |
| KR940005691B1 (ko) | 1994-06-22 |
| US5266842A (en) | 1993-11-30 |
| KR930008858A (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777076B2 (ja) | 基板電圧発生器のチャージポンプ回路 | |
| JP2703706B2 (ja) | 電荷ポンプ回路 | |
| US5126590A (en) | High efficiency charge pump | |
| US6614705B2 (en) | Dynamic random access memory boosted voltage supply | |
| JP2597764B2 (ja) | ワード線へのブースト電圧供給用の充電ポンプ及びｄｒａｍレギュレータ | |
| US6121822A (en) | Charge pump circuit for generating a substrated bias | |
| US5347171A (en) | Efficient negative charge pump | |
| JP2805991B2 (ja) | 基板バイアス発生回路 | |
| JP2945879B2 (ja) | 電圧ポンプ回路 | |
| US6366482B1 (en) | Voltage conversion circuit | |
| US6762640B2 (en) | Bias voltage generating circuit and semiconductor integrated circuit device | |
| US5757714A (en) | Semiconductor memory device with on-chip boosted power supply voltage generator | |
| JP3846741B2 (ja) | 半導体集積回路の電圧昇圧回路 | |
| JP2820331B2 (ja) | チャージポンプ回路 | |
| JP3380823B2 (ja) | 半導体記憶装置 | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| Lin et al. | A new 4-phase charge pump without body effects for low supply voltages | |
| JP2961533B2 (ja) | 半導体素子の基板電源発生回路 | |
| JP2978671B2 (ja) | 半導体メモリ装置 | |
| KR100587026B1 (ko) | 백-바이어스 전압 발생회로 | |
| KR940006072Y1 (ko) | 백바이어스전압발생회로 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JP2905749B2 (ja) | バックバイアス電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |