JPH077744A - タイムベースコレクタ装置 - Google Patents

Abstract

(57)【要約】 【目的】アナログ遅延ラインを別途に特設することな
く、Ｙ信号とＣ信号とにおける遅延量を調整することが
できるタイムベースコレクタ装置を提供する。 【構成】Ｙ信号の系統とＣ信号の系統とに対応する各別
のＹメモリ４０、Ｃメモリ３９からの読み出しタイミン
グを読み出しタイミングコントローラ４１により制御し
て、Ｙ信号とＣ信号とにおける遅延量の調整並びに時間
軸の変動補正を同時に行なっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は映像信号処理系に用いる
に好適なタイムベースコレクタ装置に関する。

【０００２】

【従来の技術】入力信号の時間軸変動を除去するため、
該入力信号を書き込みクロック（第１クロック）でメモ
リに書き込み、書き込まれた信号を安定位相の読み出し
クロック（第２クロック）で読み出すタイムベースコレ
クタ（ＴＢＣ）装置が広汎に使用されている。

【０００３】かかるタイムベースコレクタ装置の従来例
が図６に示されている。本例は、画像データの時間軸変
動を吸収するもので、映像信号から同期分離部５１によ
り水平同期信号が分離され、ＰＬＬ回路を構成する位相
比較器５２の一入力端子に供給される。位相比較器５２
の出力は、ローパスフィルタ５３で低域成分が抽出さ
れ、電圧制御発振器（ＶＣＯ）５４に送出される。ロー
パスフィルタ５３の出力電圧で規定される電圧制御発振
器の発振周波数信号は、分周器５５で１／Ｎに分周さ
れ、位相比較器５２の他入力端子に供給される。

【０００４】位相比較器５２、ローパスフィルタ５３、
電圧制御発振器５４及び分周器５５から構成されるＰＬ
Ｌ回路で得られる（電圧制御発振器５４からの）出力ク
ロックが、Ａ／Ｄコンバータ５６のサンプリングクロッ
ク及びフレームメモリ５８の書き込みクロックとして供
給される。Ａ／Ｄコンバータ５６は、上記映像信号を該
サンプリングクロックでサンプリングし、サンプリング
されたデータは、フレームメモリ５８に書き込みクロッ
クにより書き込まれる。

【０００５】フレームメモリ５８からは、安定クロック
源５７からの読み出しクロックによりジッタのない映像
データが読み出される。電圧制御発振器５４の発振周波
数とクロック源５７からのクロック周波数は略等しく、
ローパスフィルタ５３の時定数が適切に設定されている
ので、電圧制御発振器５４の出力は同期分離部５１で分
離された水平同期信号に略完全に追従している。

【０００６】

【発明が解決しようとする課題】本発明が適用される映
像信号処理系は、複合映像信号を扱うものとして構成さ
れるのが一般的である。このような信号処理系において
当該複合映像信号は当初Ｙ信号（輝度系信号）とＣ信号
（色系信号）が各別にＡ／Ｄ変換されて記憶される。こ
のとき、Ａ／Ｄ変換処理を行う前には、折り返し雑音の
発生を防止するため、ローパスフィルタを設けている。
しかし、ローパスフィルタの特性はＹ信号とＣ信号とで
は異なっており、従って遅延量も異なる。この遅延量を
調整するために、アナログ遅延ラインを設置することが
考えられる。しかしながら、遅延ラインを設けることで
回路の規模が大きくなってしまい、装置を小型化する上
で妨げになるばかりでなく、コスト面でも不利であっ
た。

【０００７】そこで、本発明の目的は、アナログ遅延ラ
インを別途に特設することなく、Ｙ信号とＣ信号とにお
ける遅延量を調整することができるタイムベースコレク
タ装置を提供することにある。

【０００８】

【課題を解決するための手段】前述の課題を解決するた
め、本発明によるタイムベースコレクタ装置は、入力信
号の位相変動に忠実に追従するレートでメモリに書き込
まれた信号を位相的に安定したレートで読み出すことに
より時間軸の変動を低減するようになされたタイムベー
スコレクタ装置において、上記メモリを輝度系信号の系
統と色系信号の系統とに対応して各別に設けるととも
に、該輝度系信号（色系信号）の系統における当該メモ
リからの信号読み出しタイミングをこの輝度系信号（色
系信号）に対する上記色系信号（輝度系信号）の伝送遅
延量相当遅延して読み出す手段を備えたことを特徴とす
る。

【０００９】

【作用】輝度系信号の系統と色系信号の系統とに対応す
る各別のメモリからの読み出しタイミングを制御して、
輝度系信号と色系信号とにおける遅延量の調整並びに時
間軸の変動補正を同時に行なっている。

【００１０】

【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は、本発明によるタイムベースコ
レクタ装置の第１の実施例を示すブロック図である。同
期分離部１は、入力映像信号から水平同期信号を分離し
て位相変調部４に供給する。位相変調部４には、スイッ
チ７を介して異なる周波数の基準クロックを発生するク
ロック源５と６が接続されている。位相変調部４は、図
２に示す如く、スイッチ７を介して供給されているクロ
ックの位相（立上りタイミング）を同期分離部１から出
力される水平同期信号の位相（立下りタイミング）に合
致させてサンプリング及び書き込みクロックとして出力
する。Ａ／Ｄコンバータ２は、入力映像信号を、位相変
調部４から出力されるサンプリングクロックによりデジ
タル信号に変換してフレームメモリ３に送出する。フレ
ームメモリ３には、Ａ／Ｄコンバータ２からのデジタル
データが位相変調部４からの書き込みクロックにより書
き込まれる。

【００１１】クロック源５と６からのクロックは、また
スイッチ８を介して読み出しクロックとしてフレームメ
モリ３に供給され、フレームメモリ３からはジッタのな
い映像データが読み出される。スイッチ７と８は、必要
とされるクロック周波数のクロック源５と６のいずれか
を選択するもので、スイッチ７と８を連動して切り換え
ることにより、フレームメモリ３から読み出される映像
データは時間軸補正のなされたデータとなる。

【００１２】図３は、本発明によるタイムベースコレク
タ装置の第２の実施例を示すブロック図である。本実施
例では、ＰＬＬ回路を構成するローパスフィルタ１５の
時定数は入力映像信号のジッタ成分に比べて十分に大き
い値に設定されており、入力映像信号の平均水平周波数
にロックした出力が電圧制御発振器１６から出力される
ように構成され、図１の第１の実施例のフレームメモリ
３の代わりにラインメモリ１３が用いられる。

【００１３】同期分離部１１は、入力映像信号から水平
同期信号を分離して位相比較器１４の一入力端子に送出
される。位相比較器１４、ローパスフィルタ１５、電圧
制御発振器１６及び分周器１７は、図６のＰＬＬ回路構
成と同様な機能を有し、電圧制御発振器１６の出力がラ
インメモリ１３の書き込みクロックとして出力される。
電圧制御発振器１６からのクロックは、図１の位相変調
部４と同様な機能をもつ位相変調部２０にスイッチ１９
を介して供給される。スイッチ１９の入力端子には、上
記電圧制御発振器１６からの出力と、クロック源１８か
らのクロックが供給されており、必要な周波数のクロッ
クを発生させるべく選択切り換え操作される。位相変調
部２０は、図１の位相変調部４の動作と同様に、スイッ
チ１９を介して入力されたクロックに対して同期分離部
１１からの水平同期信号とのタイミングを合致させてサ
ンプリングクロック及び書き込みクロックとしてＡ／Ｄ
コンバータ１２及びラインメモリ１３に供給する。

【００１４】本実施例において、電圧制御発振器１６か
らの出力周波数に比してクロック源１８からのクロック
周波数が高ければ、ラインメモリ１３から読み出された
画像は横方向に縮小され、逆に低ければ拡大されること
になる。

【００１５】次に本発明の第３の実施例を図４を参照し
て説明する。本発明が適用される装置としては、例え
ば、可搬型のカード状のメモリカートリッジを媒体とし
て、これに静止画の画像情報等を記録するようになした
スタティックメモリカメラ（ＳＭＣ又はディジタルスチ
ルカメラ（ＤＳＣ）とも称される）が挙げられるが、こ
のＳＭＣシステムにおいては、Ｙ信号とＣ信号は、それ
ぞれ別々にＡ／Ｄ変換され、記憶される。このとき、Ａ
／Ｄ変換処理を行う前には、折り返し雑音の発生を防止
するため、ローパスフィルタが設けられる。しかし、ロ
ーパスフィルタの特性はＹ信号とＣ信号とでは異なって
おり、遅延量も異なる。通常は、この遅延量を調整する
ために、アナログ遅延ラインを設置することが考えられ
る。したがって、上述第１と第２の実施例で示したよう
に、複数のクロック周波数が用いられているときには、
遅延ラインも複数必要となり、再びハードウェア面及び
コスト面での問題を招来する。そこで、本実施例では、
メモリからの読み出しタイミングを、Ｙ信号とＣ信号と
で、変化させることにより、遅延ラインを不要としてい
る。

【００１６】図４において、入力映像信号は、同期分離
部３１で水平同期信号が分離されるとともに、Ｙ／Ｃ分
離部３２でＹ信号とＣ信号が分離される。Ｙ／Ｃ分離部
３２の出力側には、第１のクロック周波数のＣ信号とＹ
信号に対するローパスフィルタ３３（１）と３３
（３）、及び第２のクロック周波数のＣ信号とＹ信号に
対するローパスフィルタ３３（２）と３３（４）が設け
られている。Ｙ／Ｃ分離部３２からのＣ信号はローパス
フィルタ３３（１）と３３（２）に、Ｙ信号はローパス
フィルタ３３（３）と３３（４）に入力される。

【００１７】スイッチ３４は、ローパスフィルタ３３
（１）と３３（２）からの出力を選択してＡ／Ｄコンバ
ータ３６に供給し、一方、スイッチ３５は、ローパスフ
ィルタ３３（３）と３３（４）からの出力を選択してＡ
／Ｄコンバータ３７に供給する。スイッチ４５と４７の
入力端子には異なる周波数のクロックを発生するクロッ
ク源４３と４４が接続され、いずれかのクロックが選択
出力される。

【００１８】位相変調部４６は、図１の位相変調部４と
同様に、スイッチ４５を介して入力されたクロックと同
期分離部３１からの水平同期信号との位相を調整してサ
ンプリングクロック及びメモリへの書き込みクロックと
して出力する。すなわち、位相変調部４６からのクロッ
クは、Ｙ信号用のＡ／Ｄコンバータ３７にそのままサン
プリングクロックとして供給されるとともに、１／２分
周器３８で分周されたクロックがサンプリングクロック
としてＣ信号用のＡ／Ｄコンバータ３６に供給される。
同様にＣ信号用メモリ（Ｃメモリ）３９とＹ信号用メモ
リ（Ｙメモリ）４０に、Ａ／Ｄコンバータ３６と３７か
らのデジタルデータが、１／２分周器３８からの出力ク
ロックと位相変調部４６からの出力クロックを書き込み
クロックとしてそれぞれ書き込まれる。

【００１９】Ｙメモリ４０とＣメモリ３９には、スイッ
チ４７からの出力クロックと１／２分周器４２からの分
周クロックが読み出しクロックとして供給され、映像デ
ータが読み出される。読み出しタイミングコントローラ
４１は、例えばスイッチ４７によりクロック源４３と４
４のいずれが選択されたかを示す情報を受けてＣメモリ
３９とＹメモリ４０の読み出しタイミングを制御する。
上記実施例において、スイッチ３４、３５、４５及び４
７は連動する。

【００２０】以上説明してきた実施例におけるクロック
周波数（サンプリングクロック周波数）の切り換えは、
例えば、実用上次のような場合に有効である。

【００２１】すなわち、ＳＭＣシステムとパソコンとの
データ授受を考えると、ＳＭＣシステムでは、通常、横
方向７６８画素であるのに対して、パソコンでは横方向
６４０画素である。したがって、図５（Ａ）に示すよう
に、ＳＭＣシステムのメモリカードに７６８画素で記録
した絵をそのままパソコンのディスプレイに表示させる
と、図５（Ｂ）に示す如く、絵が横方向に伸び、端部の
絵が表示できなくなってしまう。

【００２２】そこで、パソコン用に画像を取り込む際
は、パソコンの画素数に対応したサンプリングクロック
を用いるべく、ユーザがクロック源をスイッチを操作し
て切り換える。或いは、使用されたメモリカードの属性
情報を読み取り、その結果に基づいて切り換えるか、更
には、メモリカードに記憶された静止画面に切り換える
かなどして、このような問題が解決できる。尚、本発明
においては、画素サイズがＮＴＳＣサイズとパソコンサ
イズとの互換をとることのみに限定されることなく、例
えばＮＴＳＣサイズとＰＡＬサイズとの互換を可能とす
るなど種々の態様に利用し得るものである。

【００２３】また、前述した如く、ＳＭＣシステムにお
いては、画像を横方向に拡大あるいは縮小して記録する
ときにも有用である。つまり、例えば、絵を横方向に５
／６に縮小するときには、通常、横７６８画素であると
ころを７６８×５／６＝６４０画素だけデータを取り込
めば、普通再生により再生された絵は５／６に縮小され
た絵となる。

【００２４】上記において、複数のサンプリングクロッ
クが必要な場合とは、例えば以下のように、画素サイズ
（縦横比）の異なる画素データを映像信号から得る場合
等がこれに該当する。即ち、いわゆるカードメモリ等の
固体記録媒体を用いる電子カメラ（ＳＭＣ）等のシステ
ムでは、ＮＴＳＣに準拠した映像信号を媒体に記録する
場合、輝度系のサンプリングクロックは略９１０ｆｈ
（ｆｈは水平同期周波数で、約１５．７３４ｋＨｚ、従
って９１０ｆｈは約１４．３１８ＭＨｚ）と規定されて
いる。上記映像信号を、この周波数でサンプリングした
場合、個々の画素の縦横比は１：０．８３となる（但
し、これはフレーム記録の場合。フィールド記録の場合
は、これより２倍縦長になる）。この画素を縦に４８
０、横に７６８個並べて構成される１画面の縦横比が
３：４となるように規定されているからである（３／４
８０：４／７６８＝０．８３）。一方、パソコン（多く
の機種）の画素は、その縦横比が１：１である。これ
は、パソコンでは、画素を縦に４８０、横に６４０並べ
て構成される１画面の縦横比が３：４となるように規定
されているからである（３／４８０：４／６４０＝１：
１）。上記のようにサイズ（縦横比）の異なる画素デー
タを映像信号から得る場合、通常、画面の縦方向につい
てはサンプリング個数（周波数）を一定とし、横方向に
ついて周波数の異なるサンプリングクロックを適用する
ことが行われる。映像信号は、縦方向については走査線
毎の離散信号であるに対し、横方向は連続信号であるた
め、横方向でのサンプリングクロックを変える方が格段
に現実的であるからである。上記のように、周波数の異
なるサンプリングクロックを複数系統準備し、上記ＳＭ
Ｃに対応しては９１０ｆｈでサンプリングして記録し、
パソコンに対応しては異なる周波数（１４．３１８１８
×６４０／７６８＝１１．９３２ＭＨｚ）でサンプリン
グして記録することで、各所定の画素サイズに整合せし
めることが可能である。

【００２５】

【発明の効果】以上説明したように、本発明によるタイ
ムベースコレクタ装置によれば、別途にアナログ遅延ラ
インを特設することなく、輝度系信号と色系信号とにお
ける遅延量を調整することができるため、回路規模が小
さくなり、従って装置を小型化することができ、また、
コストを削減することができる。

【図面の簡単な説明】

【図１】本発明によるタイムベースコレクタ装置の第１
の実施例を示すブロック図である。

【図２】第１の実施例における位相変調部の動作を説明
するためのタイミングチャートである。

【図３】本発明によるタイムベースコレクタ装置の第２
の実施例を示すブロック図である。

【図４】本発明によるタイムベースコレクタ装置の第３
の実施例を示すブロック図である。

【図５】本発明の応用例を説明するための図である。

【図６】従来のタイムベースコレクタ装置のブロック図
である。

【符号の説明】

１，１１，３１，５１ 同期分離部 ２，１２，３６，３７，５６ Ａ／Ｄコンバータ ３，５８ フレームメモリ ４，２０，４６ 位相変調部 ５，６，１８，４３，４４，５７ クロック源 ７，８，１９，３４，３５，４５，４７ スイッチ １３ ラインメモリ １４，５２ 位相比較部 １５，３３（１）〜３３（４），５３ ローパスフ
ィルタ １６，５４ 電圧制御発振器 １７，５５ １／Ｎ分周器 ３２ Ｙ／Ｃ分離部 ３８，４２， １／２分周器 ３９ Ｃメモリ ４０ Ｙメモリ ４１ 読み出しタイミングコ
ントローラ

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号の位相変動に忠実に追従するレー
   トでメモリに書き込まれた信号を位相的に安定したレー
   トで読み出すことにより時間軸の変動を低減するように
   なされたタイムベースコレクタ装置において、 上記メモリを輝度系信号の系統と色系信号の系統とに対
   応して各別に設けるとともに、該輝度系信号（色系信
   号）の系統における当該メモリからの信号読み出しタイ
   ミングをこの輝度系信号（色系信号）に対する上記色系
   信号（輝度系信号）の伝送遅延量相当遅延して読み出す
   手段を備えたことを特徴とするタイムベースコレクタ装
   置。