JPH0779080A - 多層回路配線基板及びそれを用いた回路修正方法 - Google Patents
多層回路配線基板及びそれを用いた回路修正方法Info
- Publication number
- JPH0779080A JPH0779080A JP22271793A JP22271793A JPH0779080A JP H0779080 A JPH0779080 A JP H0779080A JP 22271793 A JP22271793 A JP 22271793A JP 22271793 A JP22271793 A JP 22271793A JP H0779080 A JPH0779080 A JP H0779080A
- Authority
- JP
- Japan
- Prior art keywords
- group
- correction
- pads
- wiring board
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】回路修正のための修正用配線の材料的な制限が
なく、修正後の検査作業が容易にでき、かつ、容易に製
造することができる多層回路配線基板を提供すること。 【構成】電子回路部品が搭載される搭載領域の表面層
に、複数の端子接続パット2a、2b、2cを設け、さ
らに、基板内部に複数層の配線7a、7b、7cを設け
ると共に、端子接続パットと同じ金属からなり、端子接
続パットと接続する複数の第1グループの修正用パット
3c、3d及び端子接続パットと接続しない複数の第2
グループの修正用パット3a、3b、3eを、いずれも
端子接続パットと実質的に同じ平面に配置したものであ
る。配線7a、7bを切断し、第1グループの修正用パ
ット3c、3dと、第2グループの修正用パット3a、
3bとをそれぞれ接続して回路修正ができる。
なく、修正後の検査作業が容易にでき、かつ、容易に製
造することができる多層回路配線基板を提供すること。 【構成】電子回路部品が搭載される搭載領域の表面層
に、複数の端子接続パット2a、2b、2cを設け、さ
らに、基板内部に複数層の配線7a、7b、7cを設け
ると共に、端子接続パットと同じ金属からなり、端子接
続パットと接続する複数の第1グループの修正用パット
3c、3d及び端子接続パットと接続しない複数の第2
グループの修正用パット3a、3b、3eを、いずれも
端子接続パットと実質的に同じ平面に配置したものであ
る。配線7a、7bを切断し、第1グループの修正用パ
ット3c、3dと、第2グループの修正用パット3a、
3bとをそれぞれ接続して回路修正ができる。
Description
【0001】
【産業上の利用分野】本発明は、回路修正機能を有する
多層回路配線基板及びそれを用いた回路修正方法に関す
る。
多層回路配線基板及びそれを用いた回路修正方法に関す
る。
【0002】
【従来の技術】LSI(大規模集積回路)の高速動作、
高集積化に伴い、多数のLSIを搭載した電子回路装置
では、回路配線基板への高密度実装技術が重要である。
すなわち、高密度化を行うことにより、LSI間の配線
経路を短くし、電気信号の基板内配線遅延時間の短縮を
図り、電子回路装置としての高速動作を可能にすること
ができる。高密度実装技術としては、例えば、LSIチ
ップ面の電極に、はんだ等の金属からなるバンプを形成
し、このバンプを介して上記チップを回路配線基板上に
フェイスダウンボンディングするフリップチップ実装方
式がある。
高集積化に伴い、多数のLSIを搭載した電子回路装置
では、回路配線基板への高密度実装技術が重要である。
すなわち、高密度化を行うことにより、LSI間の配線
経路を短くし、電気信号の基板内配線遅延時間の短縮を
図り、電子回路装置としての高速動作を可能にすること
ができる。高密度実装技術としては、例えば、LSIチ
ップ面の電極に、はんだ等の金属からなるバンプを形成
し、このバンプを介して上記チップを回路配線基板上に
フェイスダウンボンディングするフリップチップ実装方
式がある。
【0003】また、LSIの高集積化によりLSIチッ
プの入力端子数が増えると共に回路配線基板内の信号配
線数も増大するため、LSIを搭載する回路配線基板は
多層化が必要となってくる。よって、回路配線基板の作
成には、微細、多点の電極用端子形成技術及び多層回路
配線技術が要求される。ところで、このような多層回路
配線基板においては、微細配線パターンの製造工程上で
の不良の補修、基板へのLSI搭載後にLSI間の論理
変更を行う等のために回路の修正が必要となってくる。
プの入力端子数が増えると共に回路配線基板内の信号配
線数も増大するため、LSIを搭載する回路配線基板は
多層化が必要となってくる。よって、回路配線基板の作
成には、微細、多点の電極用端子形成技術及び多層回路
配線技術が要求される。ところで、このような多層回路
配線基板においては、微細配線パターンの製造工程上で
の不良の補修、基板へのLSI搭載後にLSI間の論理
変更を行う等のために回路の修正が必要となってくる。
【0004】このような修正を行う一つの手法が、例え
ば、特開昭63−213399号公報に記載されてい
る。この方法は、多層回路基板上に修正用パットと修正
用配線を設けておき、修正時には、一方では既存の配線
を端子接続パットから切り離し、他方では端子接続パッ
トと修正用配線との間に専用のスルーホールを設け、は
んだを埋め込むことにより両者を接続するものである。
ば、特開昭63−213399号公報に記載されてい
る。この方法は、多層回路基板上に修正用パットと修正
用配線を設けておき、修正時には、一方では既存の配線
を端子接続パットから切り離し、他方では端子接続パッ
トと修正用配線との間に専用のスルーホールを設け、は
んだを埋め込むことにより両者を接続するものである。
【0005】また、特開平4−162696号公報記載
の方法は、端子接続パットと内部配線を介して修正用パ
ットを基板内部に埋設しておき、設計変更等のときこの
修正用パットを露出させ、これにワイヤーを接続させて
修正するものである。
の方法は、端子接続パットと内部配線を介して修正用パ
ットを基板内部に埋設しておき、設計変更等のときこの
修正用パットを露出させ、これにワイヤーを接続させて
修正するものである。
【0006】
【発明が解決しようとする課題】上記特開昭63−21
3399号に記載されている修正方法は、以下に示すよ
うな課題があった。 (1)表面の端子接続パットと修正用配線の間をろう材
等で接続する場合、端子接続パットと修正用配線は共に
ろう付け可能なメタルでなければならず、修正用配線の
材料が制限される。例として、配線材料として広く用い
られているAlに、ろう付け又はワイヤボンディングを
安価にかつ容易に行う技術は未だない。 (2)専用スルーホールで接続するため接続後の検査作
業に時間がかかる。
3399号に記載されている修正方法は、以下に示すよ
うな課題があった。 (1)表面の端子接続パットと修正用配線の間をろう材
等で接続する場合、端子接続パットと修正用配線は共に
ろう付け可能なメタルでなければならず、修正用配線の
材料が制限される。例として、配線材料として広く用い
られているAlに、ろう付け又はワイヤボンディングを
安価にかつ容易に行う技術は未だない。 (2)専用スルーホールで接続するため接続後の検査作
業に時間がかかる。
【0007】また、上記特開平4−162696号に記
載されている技術は、内部の配線と配線との間に修正用
パットを設けた構造の多層回路基板を準備する必要があ
り、このような多層回路基板は製造工程が複雑であり、
安価に製造することが困難であった。また、設計変更用
ワイヤが基板表面に突起物となって存在した。
載されている技術は、内部の配線と配線との間に修正用
パットを設けた構造の多層回路基板を準備する必要があ
り、このような多層回路基板は製造工程が複雑であり、
安価に製造することが困難であった。また、設計変更用
ワイヤが基板表面に突起物となって存在した。
【0008】本発明の第1の目的は、修正用配線の材料
的な制限がなく、修正後の検査作業が容易にでき、か
つ、容易に製造することができる多層回路配線基板を提
供することにある。本発明の第2の目的は、修正用配線
の材料的な制限がなく、修正後の検査作業が容易にで
き、かつ、修正後に基板表面に突起物が残らない、多層
回路配線基板の回路修正方法を提供することにある。
的な制限がなく、修正後の検査作業が容易にでき、か
つ、容易に製造することができる多層回路配線基板を提
供することにある。本発明の第2の目的は、修正用配線
の材料的な制限がなく、修正後の検査作業が容易にで
き、かつ、修正後に基板表面に突起物が残らない、多層
回路配線基板の回路修正方法を提供することにある。
【0009】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明の多層回路配線基板は、電子回路部品
が搭載される搭載領域の表面層に、複数の端子接続パッ
トを設け、さらに、少なくとも基板内部に複数層の配線
を設けると共に、端子接続パットと同じ金属からなり、
端子接続パットと接続する複数の第1グループの修正用
パット及び端子接続パットと接続しない複数の第2グル
ープの修正用パットを、いずれも端子接続パットと実質
的に同じ平面に配置したものである。
るために、本発明の多層回路配線基板は、電子回路部品
が搭載される搭載領域の表面層に、複数の端子接続パッ
トを設け、さらに、少なくとも基板内部に複数層の配線
を設けると共に、端子接続パットと同じ金属からなり、
端子接続パットと接続する複数の第1グループの修正用
パット及び端子接続パットと接続しない複数の第2グル
ープの修正用パットを、いずれも端子接続パットと実質
的に同じ平面に配置したものである。
【0010】この多層回路配線基板において、端子接続
パットは表面に露出し、第1グループ及び第2グループ
の修正用パット表面は、いずれも絶縁層で覆われている
ことが好ましい。また、所定の端子接続パットは、表面
層より下の層の配線を介して、或いは、端子接続パット
と実質的に同じ平面に配置された配線を介して、所定の
第1グループの修正用パットと接続されることが好まし
い。前者の場合、所定の第1グループの修正用パットと
接続する配線のその近傍の部分は、上記複数層の配線の
内の、表面層より下で、かつ、最も表面層に近い層で構
成されていることが好ましい。このようにすれば、配線
のこの部分を基板の表面から容易に切断することができ
る。また、後者の場合、端子接続パットと実質的に同じ
平面に配置された配線は、絶縁層で覆われていることが
好ましい。なお、端子接続パットは、すべてがそれぞれ
第1グループの修正用パットと接続されていてもよい
し、一部が接続されていなくてもよい。
パットは表面に露出し、第1グループ及び第2グループ
の修正用パット表面は、いずれも絶縁層で覆われている
ことが好ましい。また、所定の端子接続パットは、表面
層より下の層の配線を介して、或いは、端子接続パット
と実質的に同じ平面に配置された配線を介して、所定の
第1グループの修正用パットと接続されることが好まし
い。前者の場合、所定の第1グループの修正用パットと
接続する配線のその近傍の部分は、上記複数層の配線の
内の、表面層より下で、かつ、最も表面層に近い層で構
成されていることが好ましい。このようにすれば、配線
のこの部分を基板の表面から容易に切断することができ
る。また、後者の場合、端子接続パットと実質的に同じ
平面に配置された配線は、絶縁層で覆われていることが
好ましい。なお、端子接続パットは、すべてがそれぞれ
第1グループの修正用パットと接続されていてもよい
し、一部が接続されていなくてもよい。
【0011】また、第2グループの修正用パットは、少
なくとも2個を1組として、互いに修正用配線で接続さ
れ、それぞれ所望の第1グループの修正用パットの近傍
に配置されていることが好ましい。
なくとも2個を1組として、互いに修正用配線で接続さ
れ、それぞれ所望の第1グループの修正用パットの近傍
に配置されていることが好ましい。
【0012】さらに、上記第2の目的を達成するため
に、本発明の多層回路配線基板の回路修正方法は、複数
の端子接続パットと、端子接続パットと同じ金属からな
り、かつ、実質的に同じ平面に設けられ、端子接続パッ
トと接続する複数の第1グループの修正用パット及び端
子接続パットと接続しない複数の第2グループの修正用
パットと、所定の端子接続パットと所定の第1グループ
の修正用パットとを接続する配線と、第2グループの修
正用パットの少なくとも2個を1組として、これらを接
続する修正用配線とを有する多層回路配線基板を準備
し、上記配線の所望のものを所望の部分で切断する工程
と、切断された配線に接続されていた第1グループの修
正用パットと所望の第2グループの修正用パットとを接
続する工程とを所望の順に行うようにしたものである。
に、本発明の多層回路配線基板の回路修正方法は、複数
の端子接続パットと、端子接続パットと同じ金属からな
り、かつ、実質的に同じ平面に設けられ、端子接続パッ
トと接続する複数の第1グループの修正用パット及び端
子接続パットと接続しない複数の第2グループの修正用
パットと、所定の端子接続パットと所定の第1グループ
の修正用パットとを接続する配線と、第2グループの修
正用パットの少なくとも2個を1組として、これらを接
続する修正用配線とを有する多層回路配線基板を準備
し、上記配線の所望のものを所望の部分で切断する工程
と、切断された配線に接続されていた第1グループの修
正用パットと所望の第2グループの修正用パットとを接
続する工程とを所望の順に行うようにしたものである。
【0013】第1グループの修正用パットと第2グルー
プの修正用パットとを接続する工程は、第1グループの
修正用パットと第2グループの修正用パットとの間の上
部の絶縁層を除去して両者の間に溝を形成し、溝に導体
を配置して、第1グループの修正用パットと第2グルー
プの修正用パットとの接続を行うことが好ましい。接続
は、ろう材を用いて行うことも、ワイヤーボンディング
により行うこともできる。
プの修正用パットとを接続する工程は、第1グループの
修正用パットと第2グループの修正用パットとの間の上
部の絶縁層を除去して両者の間に溝を形成し、溝に導体
を配置して、第1グループの修正用パットと第2グルー
プの修正用パットとの接続を行うことが好ましい。接続
は、ろう材を用いて行うことも、ワイヤーボンディング
により行うこともできる。
【0014】
【作用】本発明の回路修正機能を有する多層回路配線基
板によれば、回路修正の接続作業は、端子接続パットと
同じ金属の修正パット間で行えるため、配線及び修正用
配線を形成する材料は、ろう付け可能なメタルである必
要がなく、選択範囲を広げることができる。また、基板
表面近くで接続されるため、修正後の検査作業が容易に
できる。さらに溝の中で配線する場合は、配線が表面に
突起となって表れることがなく、搭載するLSI等の妨
げになることがなく、作業を容易に行うことができる。
板によれば、回路修正の接続作業は、端子接続パットと
同じ金属の修正パット間で行えるため、配線及び修正用
配線を形成する材料は、ろう付け可能なメタルである必
要がなく、選択範囲を広げることができる。また、基板
表面近くで接続されるため、修正後の検査作業が容易に
できる。さらに溝の中で配線する場合は、配線が表面に
突起となって表れることがなく、搭載するLSI等の妨
げになることがなく、作業を容易に行うことができる。
【0015】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は、本発明の一実施例の回路修正機能を有する
多層回路配線基板に電子回路部品を搭載した状態の断面
図である。基板1に設けられた端子接続パット2には、
ろう材5によりLSI等の電子回路部品6が搭載されて
いる。端子接続パット2は切断用配線7と接続し、その
一部はさらに導電性スルーホールを介して第1グループ
の修正用パット3に接続する。端子接続パット2と接続
していない第2グループの修正用パット3’は、修正用
配線4と接続し、さらに別の第2グループの修正用パッ
ト(図示せず)と接続する。端子接続パット、修正用パ
ットには、いずれもNiW合金表面にAuをめっきした
ものを用い、配線、修正用配線には、Alを用いた。
る。図1は、本発明の一実施例の回路修正機能を有する
多層回路配線基板に電子回路部品を搭載した状態の断面
図である。基板1に設けられた端子接続パット2には、
ろう材5によりLSI等の電子回路部品6が搭載されて
いる。端子接続パット2は切断用配線7と接続し、その
一部はさらに導電性スルーホールを介して第1グループ
の修正用パット3に接続する。端子接続パット2と接続
していない第2グループの修正用パット3’は、修正用
配線4と接続し、さらに別の第2グループの修正用パッ
ト(図示せず)と接続する。端子接続パット、修正用パ
ットには、いずれもNiW合金表面にAuをめっきした
ものを用い、配線、修正用配線には、Alを用いた。
【0016】このような多層回路配線基板は、基板上
に、所望の配線パターンと絶縁層を繰返し設けて、多層
の配線、修正用配線を形成した後、端子接続パット、修
正用パットに接続する孔を設け、絶縁層表面と孔の部分
にNiW合金蒸着し、所望の形状にエッチングして端子
接続パット、修正用パットを形成して製造した。端子接
続パット、修正用パット部分にはAuをめっきした。
に、所望の配線パターンと絶縁層を繰返し設けて、多層
の配線、修正用配線を形成した後、端子接続パット、修
正用パットに接続する孔を設け、絶縁層表面と孔の部分
にNiW合金蒸着し、所望の形状にエッチングして端子
接続パット、修正用パットを形成して製造した。端子接
続パット、修正用パット部分にはAuをめっきした。
【0017】図2は、この多層回路配線基板の斜視図で
あり、図3は、修正状態を説明するためのその一部分の
斜視図である。また、図4(a)は、図3のAA’線の
断面図、図4(b)は、図3のBB’線の断面図であ
る。図3において、8a、8b、8cは修正パターンカ
ット領域、9a、9bは修正パターン接続領域である。
以下、これらの図を用いて、端子接続パット2a、2b
とそれぞれ接続する既存の切断用配線7a、7bを切り
離し、この端子接続パット2a、2bの間を接続する回
路修正方法について述べる。
あり、図3は、修正状態を説明するためのその一部分の
斜視図である。また、図4(a)は、図3のAA’線の
断面図、図4(b)は、図3のBB’線の断面図であ
る。図3において、8a、8b、8cは修正パターンカ
ット領域、9a、9bは修正パターン接続領域である。
以下、これらの図を用いて、端子接続パット2a、2b
とそれぞれ接続する既存の切断用配線7a、7bを切り
離し、この端子接続パット2a、2bの間を接続する回
路修正方法について述べる。
【0018】手順1:端子接続パット2a、2bに接続
されている切断用配線7a、7bをそれぞれ修正パター
ンカット領域8a、8bにおいて切断する。切断手段
は、レーザービーム、マイクロカッター、超音波カッタ
ー等の何れを用いてもよい。 手順2:修正に用いる修正用配線4aを修正パターンカ
ット領域8cにおいて切断する。
されている切断用配線7a、7bをそれぞれ修正パター
ンカット領域8a、8bにおいて切断する。切断手段
は、レーザービーム、マイクロカッター、超音波カッタ
ー等の何れを用いてもよい。 手順2:修正に用いる修正用配線4aを修正パターンカ
ット領域8cにおいて切断する。
【0019】手順3:修正パターン接続領域9aを領域
内にある第1グループの修正用パット3c、第2グルー
プの修正用パット3a間が溝でつながるように、表面が
露出するまで表面の絶縁層を除去する。修正パターン接
続領域9bも同様に絶縁層を除去し、第1グループの修
正用パット3d、第2グループの修正用パット3bを露
出させる。除去手段は、レーザービーム、ドライエッチ
ング等の何れの手段でもよい。レーザービームは、その
強度や照射時間を制御することにより、絶縁層のみを除
去することも、内部の配線を切断することもできる。
内にある第1グループの修正用パット3c、第2グルー
プの修正用パット3a間が溝でつながるように、表面が
露出するまで表面の絶縁層を除去する。修正パターン接
続領域9bも同様に絶縁層を除去し、第1グループの修
正用パット3d、第2グループの修正用パット3bを露
出させる。除去手段は、レーザービーム、ドライエッチ
ング等の何れの手段でもよい。レーザービームは、その
強度や照射時間を制御することにより、絶縁層のみを除
去することも、内部の配線を切断することもできる。
【0020】手順4:第1グループの修正用パット3
c、第2グループの修正用パット3a間及び第1グルー
プの修正用パット3d、第2グループの修正用パット3
b間をそれぞれ導体接続する。この際、第1グループの
修正用パットと第2グループの修正用パットの間の溝内
で導体接続されるので、図4(b)に示すように、接続
部分が基板表面から上にでることはない。ろう材を用い
て導体接続を行った状態を図4に示したが、ワイヤボン
ディング等の方法で行ってもよい。 手順5:第1グループの修正用パット3c、第2グルー
プの修正用パット3a間及び第1グループの修正用パッ
ト3d、第2グループの修正用パット3b間の接続状態
を平面上から観察することにより検査する。
c、第2グループの修正用パット3a間及び第1グルー
プの修正用パット3d、第2グループの修正用パット3
b間をそれぞれ導体接続する。この際、第1グループの
修正用パットと第2グループの修正用パットの間の溝内
で導体接続されるので、図4(b)に示すように、接続
部分が基板表面から上にでることはない。ろう材を用い
て導体接続を行った状態を図4に示したが、ワイヤボン
ディング等の方法で行ってもよい。 手順5:第1グループの修正用パット3c、第2グルー
プの修正用パット3a間及び第1グループの修正用パッ
ト3d、第2グループの修正用パット3b間の接続状態
を平面上から観察することにより検査する。
【0021】次に、図5〜8を用いて本発明の他の実施
例を説明する。この実施例では、端子接続パッドと、同
一平面層に、修正用パッド、修正用パッドと端子接続パ
ッドを接続する配線及び上記端子接続パッドと他の端子
接続パッドの接続線の一部を設けるものである。
例を説明する。この実施例では、端子接続パッドと、同
一平面層に、修正用パッド、修正用パッドと端子接続パ
ッドを接続する配線及び上記端子接続パッドと他の端子
接続パッドの接続線の一部を設けるものである。
【0022】図5はこの実施例の回路修正機能を有する
多層回路配線基板に電子回路部品を搭載した状態の断面
図である。基板1に設けられた端子接続パット2には、
ろう材5によりLSI等の電子回路部品6が搭載されて
いる。端子接続パット2は、同一平面上で配線を介して
第1のグループの修正用パット3に接続し、切断用配線
10aと接続した後、導電性スルーホールを介して所定
の配線に接続する。端子接続パット2と接続していない
第2のグループの修正用パット3’は、修正用配線4と
接続し、さらに別の第2のグループの修正用パット(図
示せず)と接続する。端子接続パット、修正用パットに
は、いずれもNiW合金表面にAuをめっきしたものを
用い、配線、修正用配線には、Alを用いた。
多層回路配線基板に電子回路部品を搭載した状態の断面
図である。基板1に設けられた端子接続パット2には、
ろう材5によりLSI等の電子回路部品6が搭載されて
いる。端子接続パット2は、同一平面上で配線を介して
第1のグループの修正用パット3に接続し、切断用配線
10aと接続した後、導電性スルーホールを介して所定
の配線に接続する。端子接続パット2と接続していない
第2のグループの修正用パット3’は、修正用配線4と
接続し、さらに別の第2のグループの修正用パット(図
示せず)と接続する。端子接続パット、修正用パットに
は、いずれもNiW合金表面にAuをめっきしたものを
用い、配線、修正用配線には、Alを用いた。
【0023】このような多層回路配線基板は、基板上
に、所望の配線パターンと絶縁層を繰り返し設けて、多
層の配線、修正用配線を形成した後、端子接続パット、
修正用パット、配線に接続する孔を設け、絶縁層表面と
孔の部分にNiW合金蒸着し、所望の形状にエッチング
して、端子接続パット、修正用パットを形成して製造し
た。端子接続パット、修正用パット部分にはAuをめっ
きした。
に、所望の配線パターンと絶縁層を繰り返し設けて、多
層の配線、修正用配線を形成した後、端子接続パット、
修正用パット、配線に接続する孔を設け、絶縁層表面と
孔の部分にNiW合金蒸着し、所望の形状にエッチング
して、端子接続パット、修正用パットを形成して製造し
た。端子接続パット、修正用パット部分にはAuをめっ
きした。
【0024】図6は、この多層回路配線基板の斜視図で
あり、図7は、修正状態を説明するためのその一部分の
斜視図である。また、図8(a)は、図7のAA’線の
断面図、図8(b)は、図7のBB’線の断面図であ
る。図7において、8a、8b、8cは修正パターンカ
ット領域、9a、9bは修正パターン接続領域である。
以下、これらの図を用いて、端子接続パット2a、2b
とそれぞれ接続する既存の切断用配線10a、10bを
切離し、この端子接続パット2a、2bの間を接続する
回路修正方法について述べる。
あり、図7は、修正状態を説明するためのその一部分の
斜視図である。また、図8(a)は、図7のAA’線の
断面図、図8(b)は、図7のBB’線の断面図であ
る。図7において、8a、8b、8cは修正パターンカ
ット領域、9a、9bは修正パターン接続領域である。
以下、これらの図を用いて、端子接続パット2a、2b
とそれぞれ接続する既存の切断用配線10a、10bを
切離し、この端子接続パット2a、2bの間を接続する
回路修正方法について述べる。
【0025】手順1:端子接続パット2a、2bに接続
されている切断用配線10a、10bをそれぞれ修正パ
ターンカット領域8a、8bにおいて切断する。切断手
段は、レーザービーム、マイクロカッター、超音波カッ
ター等のいずれを用いても良い。
されている切断用配線10a、10bをそれぞれ修正パ
ターンカット領域8a、8bにおいて切断する。切断手
段は、レーザービーム、マイクロカッター、超音波カッ
ター等のいずれを用いても良い。
【0026】手順2:修正に用いる修正用配線4aを修
正パターンカット領域8cにおいて切断する。
正パターンカット領域8cにおいて切断する。
【0027】手順3:修正パターン接続領域9aを領域
内にある第2のグループの修正用パット3a、第1のグ
ループの修正用パット3c間が溝でつながり、各修正用
パット表面が露出するまで表面の絶縁層を除去する。修
正パターン接続領域9bも同様に絶縁層を除去し、第2
のグループの修正用パット3b、第1のグループの修正
用パット3dを露出させる。除去手段は、レーザービー
ム、ドライエッチング等のいずれの手段でもよい。レー
ザービームは、その強度や照射時間を制御することによ
り、絶縁層のみを除去することも、内層配線を切断する
こともできる。
内にある第2のグループの修正用パット3a、第1のグ
ループの修正用パット3c間が溝でつながり、各修正用
パット表面が露出するまで表面の絶縁層を除去する。修
正パターン接続領域9bも同様に絶縁層を除去し、第2
のグループの修正用パット3b、第1のグループの修正
用パット3dを露出させる。除去手段は、レーザービー
ム、ドライエッチング等のいずれの手段でもよい。レー
ザービームは、その強度や照射時間を制御することによ
り、絶縁層のみを除去することも、内層配線を切断する
こともできる。
【0028】手順4:第1のグループの修正用パット3
c、第2のグループの修正用パット3a間及び第1のグ
ループの修正用パット3d、第2のグループの修正用パ
ット3b間をそれぞれ導体接続する。この際、第1のグ
ループの修正用パットと第2のグループの修正用パット
間は、それぞれ溝内で導体接続されるので、図8(b)
に示すように導体は基板表面から上に出ることはない。
ろう材を用いて導体接続を行った状態を図8に示した
が、ワイヤボディング等の方法で行ってもよい。
c、第2のグループの修正用パット3a間及び第1のグ
ループの修正用パット3d、第2のグループの修正用パ
ット3b間をそれぞれ導体接続する。この際、第1のグ
ループの修正用パットと第2のグループの修正用パット
間は、それぞれ溝内で導体接続されるので、図8(b)
に示すように導体は基板表面から上に出ることはない。
ろう材を用いて導体接続を行った状態を図8に示した
が、ワイヤボディング等の方法で行ってもよい。
【0029】手順5:第1グループの修正用パット3
c、第2グループの修正用パット3a間及び第1グルー
プの修正用パット3d、第2グループの修正用パット3
b間の接続状態を平面上から観察することにより検査す
る。
c、第2グループの修正用パット3a間及び第1グルー
プの修正用パット3d、第2グループの修正用パット3
b間の接続状態を平面上から観察することにより検査す
る。
【0030】なお、上記実施例は、いずれも配線を切断
してから、修正用パット間の接続を行ったが、接続を先
に行ってから切断を行ってもよい。
してから、修正用パット間の接続を行ったが、接続を先
に行ってから切断を行ってもよい。
【0031】
【発明の効果】以上の説明から明らかなように、本発明
によれば、多層回路配線基板の修正用配線の材料が制限
されることなく修正することができ、容易に検査するこ
とができた。さらに、溝内で導体接続するため、修正後
に基板表面に突起物が残らなかった。また、このような
多層回路配線基板は、容易に製造することができた。
によれば、多層回路配線基板の修正用配線の材料が制限
されることなく修正することができ、容易に検査するこ
とができた。さらに、溝内で導体接続するため、修正後
に基板表面に突起物が残らなかった。また、このような
多層回路配線基板は、容易に製造することができた。
【図1】本発明の一実施例の回路修正機能を有する多層
回路配線基板に電子部品を搭載した状態の断面図。
回路配線基板に電子部品を搭載した状態の断面図。
【図2】本発明の一実施例の回路修正機能を有する多層
回路配線基板の斜視図。
回路配線基板の斜視図。
【図3】図2に示した多層回路配線基板の1部修正後の
状態を示す斜視図。
状態を示す斜視図。
【図4】図3に示した多層回路配線基板の修正後の部分
断面図。
断面図。
【図5】本発明の他の実施例の回路修正機能を有する多
層回路配線基板に電子部品を搭載した状態の断面図。
層回路配線基板に電子部品を搭載した状態の断面図。
【図6】本発明の一実施例の回路修正機能を有する多層
回路配線基板の斜視図。
回路配線基板の斜視図。
【図7】図6に示した多層回路配線基板の1部修正後の
状態を示す斜視図。
状態を示す斜視図。
【図8】図7に示した多層回路配線基板の修正後の部分
断面図。
断面図。
1…基板 2、2a、2b、2c…端子接続パット 3、3c、3d、3g…第1グループの修正用パット 3’、3a、3b、3e、3f、3h…第2グループの
修正用パット 5…ろう材 6…電子回路部品 4、4a、4b、4c…修正用配線 7、7a、7b、7c、10a、10b…切断用配線 8a、8b、8c…修正パターンカット領域 9a、9b…修正パターン接続領域
修正用パット 5…ろう材 6…電子回路部品 4、4a、4b、4c…修正用配線 7、7a、7b、7c、10a、10b…切断用配線 8a、8b、8c…修正パターンカット領域 9a、9b…修正パターン接続領域
Claims (12)
- 【請求項1】電子回路部品が搭載される搭載領域の表面
層に設けられた複数の端子接続パットと、少なくとも基
板内部に設けられた複数層の配線とを有する多層回路配
線基板において、上記端子接続パットと同じ金属からな
り、端子接続パットと接続する複数の第1グループの修
正用パット及び端子接続パットと接続しない複数の第2
グループの修正用パットを、いずれも端子接続パットと
実質的に同じ平面に配置したことを特徴とする多層回路
配線基板。 - 【請求項2】請求項1記載の多層回路配線基板におい
て、上記端子接続パットは表面に露出し、上記第1グル
ープ及び第2グループの修正用パット表面は、いずれも
絶縁層で覆われていることを特徴とする多層回路配線基
板。 - 【請求項3】請求項1又は2記載の多層回路配線基板に
おいて、所定の上記端子接続パットは、表面層より下の
層の配線を介して、所定の上記第1グループの修正用パ
ットと接続されることを特徴とする多層回路配線基板。 - 【請求項4】請求項3記載の多層回路配線基板におい
て、上記所定の第1グループの修正用パットと接続する
配線のその近傍の部分は、上記複数層の配線の内の、表
面層より下で、かつ、最も表面層に近い層で構成された
ことを特徴とする多層回路配線基板。 - 【請求項5】請求項1又は2記載の多層回路配線基板に
おいて、所定の上記端子接続パットは、端子接続パット
と実質的に同じ平面に配置された配線を介して、所定の
上記第1グループの修正用パットと接続されることを特
徴とする多層回路配線基板。 - 【請求項6】請求項5記載の多層回路配線基板におい
て、上記端子接続パットと実質的に同じ平面に配置され
た配線は、絶縁層で覆われていることを特徴とする多層
回路配線基板。 - 【請求項7】請求項1から6のいずれか一に記載の多層
回路配線基板において、上記第2グループの修正用パッ
トは、少なくとも2個を1組として、互いに修正用配線
で接続され、それぞれ所望の上記第1グループの修正用
パットの近傍に配置されたことを特徴とする多層回路配
線基板。 - 【請求項8】請求項1から7のいずれか一に記載の多層
回路配線基板において、上記配線は、アルミニウムから
なることを特徴とする多層回路配線基板。 - 【請求項9】複数の端子接続パットと、端子接続パット
と同じ金属からなり、かつ、実質的に同じ平面に設けら
れ、端子接続パットと接続する複数の第1グループの修
正用パット及び端子接続パットと接続しない複数の第2
グループの修正用パットと、所定の端子接続パットと所
定の第1グループの修正用パットとを接続する配線と、
第2グループの修正用パットの少なくとも2個を1組と
して、これらを接続する修正用配線とを有する多層回路
配線基板を準備し、上記配線の所望のものを所望の部分
で切断する工程と、切断された配線に接続されていた第
1グループの修正用パットと所望の第2グループの修正
用パットとを接続する工程とを所望の順に行うことを特
徴とする多層回路配線基板の回路修正方法。 - 【請求項10】請求項9記載の多層回路配線基板の回路
修正方法において、上記接続する工程は、ろう材を用い
て行うことを特徴とする多層回路配線基板の回路修正方
法。 - 【請求項11】請求項9記載の多層回路配線基板の回路
修正方法において、上記接続する工程は、ワイヤーボン
ディングにより行うことを特徴とする多層回路配線基板
の回路修正方法。 - 【請求項12】請求項9記載の多層回路配線基板の回路
修正方法において、上記第1グループの修正用パットと
第2グループの修正用パットとを接続する工程は、第1
グループの修正用パットと第2グループの修正用パット
との間の上部の絶縁層を除去して両者の間に溝を形成
し、溝に導体を配置して、第1グループの修正用パット
と第2グループの修正用パットとの接続を行うことを特
徴とする多層回路配線基板の回路修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22271793A JPH0779080A (ja) | 1993-09-08 | 1993-09-08 | 多層回路配線基板及びそれを用いた回路修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22271793A JPH0779080A (ja) | 1993-09-08 | 1993-09-08 | 多層回路配線基板及びそれを用いた回路修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779080A true JPH0779080A (ja) | 1995-03-20 |
Family
ID=16786809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22271793A Pending JPH0779080A (ja) | 1993-09-08 | 1993-09-08 | 多層回路配線基板及びそれを用いた回路修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779080A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284984B1 (en) | 1998-03-31 | 2001-09-04 | Nec Infrontia Corporation | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
| JP2004241771A (ja) * | 2003-02-04 | 2004-08-26 | Internatl Business Mach Corp <Ibm> | 電子パッケージ修正プロセス |
-
1993
- 1993-09-08 JP JP22271793A patent/JPH0779080A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284984B1 (en) | 1998-03-31 | 2001-09-04 | Nec Infrontia Corporation | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
| JP2004241771A (ja) * | 2003-02-04 | 2004-08-26 | Internatl Business Mach Corp <Ibm> | 電子パッケージ修正プロセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279036B1 (ko) | 전기회로상에영구결속을위한돌출금속접촉부형성방법 | |
| JP2002116224A (ja) | 多重チッププローブおよび汎用テスター接点組み合わせ部材およびその製造方法 | |
| US5923539A (en) | Multilayer circuit substrate with circuit repairing function, and electronic circuit device | |
| US20060231959A1 (en) | Bonding pad for a packaged integrated circuit | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| US7065869B2 (en) | Method for plating of printed circuit board strip | |
| JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
| JP2001284520A (ja) | 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造 | |
| JP2000312075A (ja) | プリント配線板への接続方法および構造 | |
| US5181317A (en) | Method of making an engineering change to a printed wiring board | |
| JPH0779080A (ja) | 多層回路配線基板及びそれを用いた回路修正方法 | |
| JPH0258793B2 (ja) | ||
| JPH0823015A (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| US6002267A (en) | In-line voltage plane tests for multi-chip modules | |
| US12266629B2 (en) | Ball bond impedance matching | |
| JPH10239354A (ja) | フリップチップ用検査治具及びフリップチップ検査装置 | |
| US6323045B1 (en) | Method and structure for top-to-bottom I/O nets repair in a thin film transfer and join process | |
| EP0610631A1 (en) | Electrical connector | |
| JP3152527B2 (ja) | 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 | |
| US6538212B1 (en) | Circuit board for semiconductor device and manufacturing method thereof | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH06209169A (ja) | 回路修正機能を有する多層回路配線基板とその回路修正方法及び電子回路装置 | |
| CN100424844C (zh) | 印刷电路板条板的制造方法 | |
| JPH11509991A (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 |