JPH0779167B2 - 集積化半導体圧力センサ - Google Patents
集積化半導体圧力センサInfo
- Publication number
- JPH0779167B2 JPH0779167B2 JP21002386A JP21002386A JPH0779167B2 JP H0779167 B2 JPH0779167 B2 JP H0779167B2 JP 21002386 A JP21002386 A JP 21002386A JP 21002386 A JP21002386 A JP 21002386A JP H0779167 B2 JPH0779167 B2 JP H0779167B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor
- diaphragm
- semiconductor layer
- pressure sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 〔発明の分野〕 本発明はシリコンダイヤフラム上に抵抗を形成し周辺の
肉厚部に演算増幅器等の集積回路を構成した集積化半導
体圧力センサに関するものである。
肉厚部に演算増幅器等の集積回路を構成した集積化半導
体圧力センサに関するものである。
本発明による半導体圧力センサは、高濃度の半導体ウエ
ハ上に第１のタイプの導電型の第１の半導体層を成長さ
せその上部に更に第２のタイプの導電型の第２の半導体
層を成長させて構成した集積化半導体圧力センサであっ
て、第１のタイプの導電型の単結晶シリコン基板の中央
部を第１のタイプの導電型の第１の半導体層の間近まで
異方性エッチングによってエッチングすると共に、単結
晶シリコン基板の残部を等方性エッチングによってエッ
チングすることによって所定のダイヤフラムの厚さを有
する半導体圧力センサを構成したものである。
ハ上に第１のタイプの導電型の第１の半導体層を成長さ
せその上部に更に第２のタイプの導電型の第２の半導体
層を成長させて構成した集積化半導体圧力センサであっ
て、第１のタイプの導電型の単結晶シリコン基板の中央
部を第１のタイプの導電型の第１の半導体層の間近まで
異方性エッチングによってエッチングすると共に、単結
晶シリコン基板の残部を等方性エッチングによってエッ
チングすることによって所定のダイヤフラムの厚さを有
する半導体圧力センサを構成したものである。
（従来技術） シリコンダイヤフラム型半導体圧力センサは、例えば第
５図に示すようにＰ型サブストレート１の上部にＮ型エ
ピタキシャル層２を形成し、Ｐ型サブストレートの中央
をエッチングしてダイヤフラムを形成している。そして
ダイヤフラムの中央部及び周辺に４個の拡散抵抗を形成
し各抵抗を接続してブリッジ回路とし、ダイヤフラムに
加わる圧力変化をブリッジ回路の両端の電圧変化に変換
することによってダイヤフラムに加わる圧力を測定する
ようにしている。そしてダイヤフラムの周辺部にブリッ
ジ回路の両端の電圧変化を増幅する増幅器を形成してい
る。このような増幅器はＰ型サブストレートの上部にＮ
型埋込み層３とその周囲を覆うp+型分離拡散層４によっ
て覆われたトランジスタ等によって構成される。このよ
うな半導体圧力センサにおいては、感度はダイヤフラム
部の厚みの二乗に反比例するため、感度特性を均一化す
るためにダイヤフラムの厚さを十分に薄く高精度に形成
することが必要である。
５図に示すようにＰ型サブストレート１の上部にＮ型エ
ピタキシャル層２を形成し、Ｐ型サブストレートの中央
をエッチングしてダイヤフラムを形成している。そして
ダイヤフラムの中央部及び周辺に４個の拡散抵抗を形成
し各抵抗を接続してブリッジ回路とし、ダイヤフラムに
加わる圧力変化をブリッジ回路の両端の電圧変化に変換
することによってダイヤフラムに加わる圧力を測定する
ようにしている。そしてダイヤフラムの周辺部にブリッ
ジ回路の両端の電圧変化を増幅する増幅器を形成してい
る。このような増幅器はＰ型サブストレートの上部にＮ
型埋込み層３とその周囲を覆うp+型分離拡散層４によっ
て覆われたトランジスタ等によって構成される。このよ
うな半導体圧力センサにおいては、感度はダイヤフラム
部の厚みの二乗に反比例するため、感度特性を均一化す
るためにダイヤフラムの厚さを十分に薄く高精度に形成
することが必要である。
しかるにシリコンウエハは製造上例えば±４μｍ程度の
ばらつきを生じ、又シリコンダイヤフラムをエッチング
によって形成する場合にもエッチング液の温度や拡散状
態，エッチング液の組成変化等によって例えば±４μｍ
程度のばらつきを生じる。従って十分な感度を得るため
にダイヤフラム厚を薄く例えば30μｍに設定しておいて
も、製造工程のばらつきによりその厚さを均一化するこ
とが困難であり、例えば第４図の破線Ａ又はＢに示すよ
うに感度が高すぎたり低すぎる半導体圧力センサとなる
ことがあり、製品の歩留まりが悪いという欠点があっ
た。
ばらつきを生じ、又シリコンダイヤフラムをエッチング
によって形成する場合にもエッチング液の温度や拡散状
態，エッチング液の組成変化等によって例えば±４μｍ
程度のばらつきを生じる。従って十分な感度を得るため
にダイヤフラム厚を薄く例えば30μｍに設定しておいて
も、製造工程のばらつきによりその厚さを均一化するこ
とが困難であり、例えば第４図の破線Ａ又はＢに示すよ
うに感度が高すぎたり低すぎる半導体圧力センサとなる
ことがあり、製品の歩留まりが悪いという欠点があっ
た。
そこでダイヤフラムの厚さを均一化するために特開昭53
-42597号には、第６図に示すようにＰ型シリコンサブス
トレート５上に高濃度のP+型ボロン層６（不純物濃度５
×1019個／cm3以上）を形成し、その上部にＮ型エピタ
キシャル層７を成長させて拡散抵抗を形成し、P+型ボロ
ン層６まで下方より異方性エッチングを行うことにより
ダイヤフラムの厚さを均一化するようにした技術が提案
されている。
-42597号には、第６図に示すようにＰ型シリコンサブス
トレート５上に高濃度のP+型ボロン層６（不純物濃度５
×1019個／cm3以上）を形成し、その上部にＮ型エピタ
キシャル層７を成長させて拡散抵抗を形成し、P+型ボロ
ン層６まで下方より異方性エッチングを行うことにより
ダイヤフラムの厚さを均一化するようにした技術が提案
されている。
（発明が解決しようとする問題点） しかるにこのような従来の方法によってシリコンダイヤ
フラムの厚さを制御する場合には、Ｎ型エピタキシャル
層７の下部のP+型ボロン層６の不純物濃度は高いため、
その抵抗率ρは0.028Ω・cm以下となってρの値が極め
て低くなる。従って第５図に示すようにダイヤフラムの
周辺に演算増幅器を構成する場合には、Ｎ型埋込み層３
にはそれを補償する高濃度拡散が必要となって結晶欠陥
を生じる恐れがあるという問題点がある。又シリコンダ
イヤフラムの周辺に集積回路を形成する場合には、トラ
ンジスタ等の各能動素子を電気的に分離するため、Ｎ型
エピタキシャル層２とその下のＰ型サブストレート１と
の間に逆バイアスを印加するが、Ｐ型サブストレート１
の抵抗率が低ければ接合の耐圧が低くなる。このため特
開昭53−42597号に示された方法では、シリコンダイヤ
フラムの周辺に抵抗ブリッジの出力を増幅する増幅回路
や温度補償回路等の回路を組込んで集積化半導体圧力セ
ンサを構成することができないという問題点があった。
フラムの厚さを制御する場合には、Ｎ型エピタキシャル
層７の下部のP+型ボロン層６の不純物濃度は高いため、
その抵抗率ρは0.028Ω・cm以下となってρの値が極め
て低くなる。従って第５図に示すようにダイヤフラムの
周辺に演算増幅器を構成する場合には、Ｎ型埋込み層３
にはそれを補償する高濃度拡散が必要となって結晶欠陥
を生じる恐れがあるという問題点がある。又シリコンダ
イヤフラムの周辺に集積回路を形成する場合には、トラ
ンジスタ等の各能動素子を電気的に分離するため、Ｎ型
エピタキシャル層２とその下のＰ型サブストレート１と
の間に逆バイアスを印加するが、Ｐ型サブストレート１
の抵抗率が低ければ接合の耐圧が低くなる。このため特
開昭53−42597号に示された方法では、シリコンダイヤ
フラムの周辺に抵抗ブリッジの出力を増幅する増幅回路
や温度補償回路等の回路を組込んで集積化半導体圧力セ
ンサを構成することができないという問題点があった。
本発明はこのような従来の半導体圧力センサの問題点に
鑑みてなされたものであって、ダイヤフラムの厚さを均
一にすると共にダイヤフラムの周辺に増幅回路等の回路
を実装して構成するようにすることを技術的課題とす
る。
鑑みてなされたものであって、ダイヤフラムの厚さを均
一にすると共にダイヤフラムの周辺に増幅回路等の回路
を実装して構成するようにすることを技術的課題とす
る。
（問題点を解決するための手段） 本発明はシリコンダイヤフラム上に抵抗を形成し周辺の
肉厚部に演算増幅器等の集積回路を構成した集積化半導
体圧力センサであって、第１図に示すように、エッチン
グ可能な所定範囲の導電率を有する第１のタイプの導電
型の単結晶シリコン基板上に形成され、所定厚さを有し
該シリコン基板より高く等方性エッチングが不可能な導
電率を有する第１のタイプの導電型の第１の半導体層
と、第１の半導体層の上面に形成された所定の厚さを有
する第２のタイプの導電型の第２の半導体層と、シリコ
ン基板の下方より第１の半導体層の接合面の間近まで異
方性エッチングを行いその残部を等方性エッチングする
ことによって形成された第1,第２の半導体層から成るダ
イヤフラムと、第２の半導体層のダイヤフラム部に形成
された抵抗と、ダイヤフラムの周辺に形成され抵抗の電
圧変化を増幅する増幅器を含む集積回路と、を有するこ
とを特徴とするものである。
肉厚部に演算増幅器等の集積回路を構成した集積化半導
体圧力センサであって、第１図に示すように、エッチン
グ可能な所定範囲の導電率を有する第１のタイプの導電
型の単結晶シリコン基板上に形成され、所定厚さを有し
該シリコン基板より高く等方性エッチングが不可能な導
電率を有する第１のタイプの導電型の第１の半導体層
と、第１の半導体層の上面に形成された所定の厚さを有
する第２のタイプの導電型の第２の半導体層と、シリコ
ン基板の下方より第１の半導体層の接合面の間近まで異
方性エッチングを行いその残部を等方性エッチングする
ことによって形成された第1,第２の半導体層から成るダ
イヤフラムと、第２の半導体層のダイヤフラム部に形成
された抵抗と、ダイヤフラムの周辺に形成され抵抗の電
圧変化を増幅する増幅器を含む集積回路と、を有するこ
とを特徴とするものである。
（作用） このような特徴を有する本発明によれば、単結晶シリコ
ン基板を異方性エッチングができる所定範囲の第１のタ
イプの導電型の半導体とし、その上部に所定厚さの第１
のタイプの導電型の第１の半導体層を成長させると共
に、更にその上部に第２のタイプの導電型の第２の半導
体層を成長させている。そして単結晶シリコン基板を第
１のタイプの導電型の第１の半導体層のすぐ下の領域ま
で異方性エッチングによってエッチングすると共に、残
りの単結晶シリコン基板を等方性エッチングによってエ
ッチングしてダイヤフラムを形成するようにしている。
等方性エッチングによりエッチングする際にはその上部
の第１の半導体層によってエッチングが自動的に停止す
る。
ン基板を異方性エッチングができる所定範囲の第１のタ
イプの導電型の半導体とし、その上部に所定厚さの第１
のタイプの導電型の第１の半導体層を成長させると共
に、更にその上部に第２のタイプの導電型の第２の半導
体層を成長させている。そして単結晶シリコン基板を第
１のタイプの導電型の第１の半導体層のすぐ下の領域ま
で異方性エッチングによってエッチングすると共に、残
りの単結晶シリコン基板を等方性エッチングによってエ
ッチングしてダイヤフラムを形成するようにしている。
等方性エッチングによりエッチングする際にはその上部
の第１の半導体層によってエッチングが自動的に停止す
る。
（発明の効果） そのため本発明によれば、単結晶シリコン基板の上部に
成長させる第1,第２の半導体層の厚さを所定値としてお
くとこによって、ダイヤフラムの厚さをシリコンウエハ
やエッチング液の状態にかかわらず極めて高精度に規定
することができる。又単結晶リシコン基板の残部を等方
性エッチングによりエッチングしているため、シャープ
な形状のダイヤフラムエッジ部に対して湾曲させること
が可能となり、圧力印加時の応力集中が緩和され破壊し
にくい半導体圧力センサとすることができる。更に第２
のタイプの導電型の第２の半導体層の下部には比較的高
い抵抗率を有する第１の半導体層が形成されているた
め、ダイヤフラムの周辺に演算増幅器等の集積回路を構
成して充分な耐圧を有する半導体を構成することができ
る。又第２のタイプの導電型の埋込み層にはあまり高濃
度の拡散が不要となるため結晶欠陥を生じることがな
く、歩留まりの高い集積化半導体圧力センサを構成する
ことが可能である。
成長させる第1,第２の半導体層の厚さを所定値としてお
くとこによって、ダイヤフラムの厚さをシリコンウエハ
やエッチング液の状態にかかわらず極めて高精度に規定
することができる。又単結晶リシコン基板の残部を等方
性エッチングによりエッチングしているため、シャープ
な形状のダイヤフラムエッジ部に対して湾曲させること
が可能となり、圧力印加時の応力集中が緩和され破壊し
にくい半導体圧力センサとすることができる。更に第２
のタイプの導電型の第２の半導体層の下部には比較的高
い抵抗率を有する第１の半導体層が形成されているた
め、ダイヤフラムの周辺に演算増幅器等の集積回路を構
成して充分な耐圧を有する半導体を構成することができ
る。又第２のタイプの導電型の埋込み層にはあまり高濃
度の拡散が不要となるため結晶欠陥を生じることがな
く、歩留まりの高い集積化半導体圧力センサを構成する
ことが可能である。
第１図は本発明の一実施例による集積化半導体圧力セン
サの製造工程を示す図である。本図においてまずシリコ
ンウエハとして比較高濃度のＰ型不純物を有する単結晶
シリコン基板を用いて第１図（ａ）に示すようにサブス
トレート11とする。そしてその下面には酸化膜SiO212を
形成する。サブストレート11は異方性及び等方性エッチ
ングが可能な範囲の抵抗率、即ち抵抗率ρが0.0028Ω・
cm〜0.015Ω・cmのもの（不純物濃度８×1018〜５×10
19個／cm3）を用いる。そしてこのP+型サブストレート1
1の上面に第１図（ｂ）に示すようにＰ型エピタキシャ
ル層13を成長させる。Ｐ型エピタキシャル層13の厚さを
あらかじめ所定の厚さ、例えば20±1.5μｍとなるよう
に成長させるものとする。Ｐ型エピタキシャル層13は等
方性エッチングが不可能な抵抗率、即ち抵抗率ρが0.06
8Ω・cm以上（不純物濃度９×1017個／cm3以下）とし、
例えば10Ω・cm（不純物濃度は１×1015個／cm3）を有
するものとする。そして第１図（ｃ）に示すようにエピ
タキシャル成長層13の上部にＮ型埋込み層14を形成し、
更にその上部にＮ型のエピタキシャル層15を全面に渡っ
て成長させる。ここでＮ型エピタキシャル層15の厚さt2
をあらかじめ所定の厚さ、例えば10±１μｍとなるよう
に成長させるものとする。そしてサブストレート11下部
の酸化膜12を第１図（ｃ）に示すようにダイヤフラムを
形成する中心部のみを切欠いて選択的にエッチングする
エッチングマスク12a,12bとする。
サの製造工程を示す図である。本図においてまずシリコ
ンウエハとして比較高濃度のＰ型不純物を有する単結晶
シリコン基板を用いて第１図（ａ）に示すようにサブス
トレート11とする。そしてその下面には酸化膜SiO212を
形成する。サブストレート11は異方性及び等方性エッチ
ングが可能な範囲の抵抗率、即ち抵抗率ρが0.0028Ω・
cm〜0.015Ω・cmのもの（不純物濃度８×1018〜５×10
19個／cm3）を用いる。そしてこのP+型サブストレート1
1の上面に第１図（ｂ）に示すようにＰ型エピタキシャ
ル層13を成長させる。Ｐ型エピタキシャル層13の厚さを
あらかじめ所定の厚さ、例えば20±1.5μｍとなるよう
に成長させるものとする。Ｐ型エピタキシャル層13は等
方性エッチングが不可能な抵抗率、即ち抵抗率ρが0.06
8Ω・cm以上（不純物濃度９×1017個／cm3以下）とし、
例えば10Ω・cm（不純物濃度は１×1015個／cm3）を有
するものとする。そして第１図（ｃ）に示すようにエピ
タキシャル成長層13の上部にＮ型埋込み層14を形成し、
更にその上部にＮ型のエピタキシャル層15を全面に渡っ
て成長させる。ここでＮ型エピタキシャル層15の厚さt2
をあらかじめ所定の厚さ、例えば10±１μｍとなるよう
に成長させるものとする。そしてサブストレート11下部
の酸化膜12を第１図（ｃ）に示すようにダイヤフラムを
形成する中心部のみを切欠いて選択的にエッチングする
エッチングマスク12a,12bとする。
その後第１図（ｄ）に示すようにＮ型エピタキシャル層
15の上部よりダイヤフラム部の中央に図示しない拡散抵
抗R1,R3、ダイヤフラムの周辺に拡散抵抗R2,R4を形成す
る。そしてダイヤフラム部の周辺にP+型分離拡散層16を
形成し、Ｎ型埋込み層14との間に所定のトランジスタや
抵抗等の受動素子及び能動素子からなる演算増幅器17を
構成してブリッジ回路の両端の電圧を増幅する集積回路
を形成する。
15の上部よりダイヤフラム部の中央に図示しない拡散抵
抗R1,R3、ダイヤフラムの周辺に拡散抵抗R2,R4を形成す
る。そしてダイヤフラム部の周辺にP+型分離拡散層16を
形成し、Ｎ型埋込み層14との間に所定のトランジスタや
抵抗等の受動素子及び能動素子からなる演算増幅器17を
構成してブリッジ回路の両端の電圧を増幅する集積回路
を形成する。
次いでサブストレート11の下方よりアルカリ溶液である
水酸化カリウム（KOH）又は水酸化ナトリウム（NaOH）
を用いて異方性エッチングを行う。異方性エッチングは
第１図（ｅ）に示すようにわずかにサブストレート11が
残る厚さt3、例えば前述した例ではＮ型エピタキシャル
層15の上面より35μの厚さになるまで異方性エッチング
を行うものとする。そして第１図（ｆ）に示すように酸
性エッチング液を用いて等方性エッチングを行う。この
エッチング液は例えば弗化水素（HF），酢酸（CH3COO
H）及び硝酸（HNO3）を1:8:3の割合で混合したエッチン
グ液を用いるものとする。等方性エッチングでは第１図
（ｆ）に示すようにシリコンサブストレート11の残部の
みがエッチングされ、その上部に形成されるたＰ型エピ
タキシャル層13の表面ではエッチングが自動的に停止す
る。等方性エッチングによればＣ部の拡大図を第２図に
示すようにエッチングされたサブストレート11とＰ型エ
ピタキシャル層13の端部を湾曲させることができる。こ
うすればダイヤフラムの厚さはサブストレート11の上部
に形成したＰ型エピタキシャル層13の厚さt1及びＮ型エ
ピタキシャル層15の厚さt2によって決定されるため、そ
のエピタキシャル成長の厚さを精密に制御することによ
ってダイヤフラムの厚さを正しく制御することができ
る。
水酸化カリウム（KOH）又は水酸化ナトリウム（NaOH）
を用いて異方性エッチングを行う。異方性エッチングは
第１図（ｅ）に示すようにわずかにサブストレート11が
残る厚さt3、例えば前述した例ではＮ型エピタキシャル
層15の上面より35μの厚さになるまで異方性エッチング
を行うものとする。そして第１図（ｆ）に示すように酸
性エッチング液を用いて等方性エッチングを行う。この
エッチング液は例えば弗化水素（HF），酢酸（CH3COO
H）及び硝酸（HNO3）を1:8:3の割合で混合したエッチン
グ液を用いるものとする。等方性エッチングでは第１図
（ｆ）に示すようにシリコンサブストレート11の残部の
みがエッチングされ、その上部に形成されるたＰ型エピ
タキシャル層13の表面ではエッチングが自動的に停止す
る。等方性エッチングによればＣ部の拡大図を第２図に
示すようにエッチングされたサブストレート11とＰ型エ
ピタキシャル層13の端部を湾曲させることができる。こ
うすればダイヤフラムの厚さはサブストレート11の上部
に形成したＰ型エピタキシャル層13の厚さt1及びＮ型エ
ピタキシャル層15の厚さt2によって決定されるため、そ
のエピタキシャル成長の厚さを精密に制御することによ
ってダイヤフラムの厚さを正しく制御することができ
る。
第３図は本実施例による集積化半導体圧力センサの構成
を示す回路図である。本図に示すようにダイヤフラムの
中央部の拡散抵抗R1,R3、ダイヤフラムの周辺部の拡散
抵抗R2,R4によって形成されたブリッジ回路とダイヤフ
ラムの周辺の帰還抵抗，入力抵抗等を有する演算増幅器
17によりブリッジ回路の出力電圧を増幅する半導体圧力
センサが構成される。
を示す回路図である。本図に示すようにダイヤフラムの
中央部の拡散抵抗R1,R3、ダイヤフラムの周辺部の拡散
抵抗R2,R4によって形成されたブリッジ回路とダイヤフ
ラムの周辺の帰還抵抗，入力抵抗等を有する演算増幅器
17によりブリッジ回路の出力電圧を増幅する半導体圧力
センサが構成される。
こうして構成された半導体圧力センサでは感度に大きな
影響を与えるダイヤフラムの厚さを高精度で制御できる
ため、第４図D1,D2に示すように感度のばらつきの少な
い圧力センサとすることができる。
影響を与えるダイヤフラムの厚さを高精度で制御できる
ため、第４図D1,D2に示すように感度のばらつきの少な
い圧力センサとすることができる。
尚本実施例はサブストレートにP+型、その上のエピタキ
シャル層をＰ型エピタキシャル層及びＮ型エピタキシャ
ル層を成長させているが、この導電タイプを逆転させN+
型サブストレート上にＮ型及びＰ型のエピタキシャル層
を成長させるように構成することも可能である。
シャル層をＰ型エピタキシャル層及びＮ型エピタキシャ
ル層を成長させているが、この導電タイプを逆転させN+
型サブストレート上にＮ型及びＰ型のエピタキシャル層
を成長させるように構成することも可能である。
第１図は本発明の一実施例による集積化半導体圧力セン
サの製造工程を示す図、第２図はその半導体圧力センサ
の第１図（ｆ）に示す半導体圧力センサの一部分の拡大
図、第３図は本実施例による集積化半導体圧力センサの
回路構成の一例を示す回路図、第４図は印加圧力に対す
る出力電圧の変化を示す図、第５図及び第６図は従来の
半導体圧力センサの一例を示す断面図である。 11……サブストレート（単結晶シリコン基板） 12……酸化膜、13……Ｐ型エピタキシャル層（第１の半
導体層）、14……Ｎ型埋込み層 15……Ｎ型エピタキシャル層（第２の半導体層） 16……P+型分離拡散層、R1〜R4……拡散抵抗、17……演
算増幅器
サの製造工程を示す図、第２図はその半導体圧力センサ
の第１図（ｆ）に示す半導体圧力センサの一部分の拡大
図、第３図は本実施例による集積化半導体圧力センサの
回路構成の一例を示す回路図、第４図は印加圧力に対す
る出力電圧の変化を示す図、第５図及び第６図は従来の
半導体圧力センサの一例を示す断面図である。 11……サブストレート（単結晶シリコン基板） 12……酸化膜、13……Ｐ型エピタキシャル層（第１の半
導体層）、14……Ｎ型埋込み層 15……Ｎ型エピタキシャル層（第２の半導体層） 16……P+型分離拡散層、R1〜R4……拡散抵抗、17……演
算増幅器
Claims (3)
- 【請求項１】エッチング可能な所定範囲の導電率を有す
る第１のタイプの導電型の単結晶シリコン基板上に形成
され、所定厚さを有し該シリコン基板より高く等方性エ
ッチングが不可能な導電率を有する第１のタイプの導電
型の第１の半導体層と、 前記第１の半導体層の上面に形成された所定の厚さを有
する第２のタイプの導電型の第２の半導体層と、 前記シリコン基板の下方より前記第１の半導体層の接合
面の間近まで異方性エッチングを行いその残部を等方性
エッチングすることによって形成された第1,第２の半導
体層から成るダイヤフラムと、 前記第２の半導体層のダイヤフラム部に形成された抵抗
と、前記ダイヤフラムの周辺に形成され前記抵抗の電圧
変化を増幅する増幅器を含む集積化回路と、を有するこ
とを特徴とする集積化半導体圧力センサ。 - 【請求項２】前記第１のタイプの導電型半導体はＰ型半
導体であり、第２のタイプの導電型半導体はＮ型半導体
であることを特徴とする特許請求の範囲第１項記載の集
積化半導体圧力センサ。 - 【請求項３】前記単結晶シリコン基板は抵抗率が0.0028
Ω・cm〜0.015Ω・cmの導電率を有するものであり、そ
の上部に形成される第１の半導体層は抵抗率が0.068Ω
・cm以上の抵抗率を有するものであることを特徴とする
特許請求の範囲第２項記載の集積化半導体圧力センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21002386A JPH0779167B2 (ja) | 1986-09-05 | 1986-09-05 | 集積化半導体圧力センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21002386A JPH0779167B2 (ja) | 1986-09-05 | 1986-09-05 | 集積化半導体圧力センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365679A JPS6365679A (ja) | 1988-03-24 |
| JPH0779167B2 true JPH0779167B2 (ja) | 1995-08-23 |
Family
ID=16582539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21002386A Expired - Lifetime JPH0779167B2 (ja) | 1986-09-05 | 1986-09-05 | 集積化半導体圧力センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779167B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2897581B2 (ja) * | 1993-03-10 | 1999-05-31 | 株式会社デンソー | 半導体歪みセンサの製造方法 |
| JP3509275B2 (ja) * | 1995-04-24 | 2004-03-22 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3624597B2 (ja) * | 1996-12-10 | 2005-03-02 | 株式会社デンソー | 半導体装置及びその製造方法 |
| KR100293268B1 (ko) * | 1998-03-20 | 2001-07-12 | 김충환 | 압력센서 및 그 제조방법 |
| JP2002190607A (ja) * | 2000-12-22 | 2002-07-05 | Denso Corp | 半導体装置及びその製造方法 |
| US7493823B2 (en) | 2006-06-16 | 2009-02-24 | Honeywell International Inc. | Pressure transducer with differential amplifier |
| US8616065B2 (en) | 2010-11-24 | 2013-12-31 | Honeywell International Inc. | Pressure sensor |
-
1986
- 1986-09-05 JP JP21002386A patent/JPH0779167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365679A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877039A (en) | Method of making a semiconductor pressure sensor | |
| US5549006A (en) | Temperature compensated silicon carbide pressure transducer and method for making the same | |
| JP2940293B2 (ja) | 半導体加速度センサの製造方法 | |
| JPS60158675A (ja) | ダイヤフラムセンサ | |
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| JPS59117271A (ja) | 圧力感知素子を有する半導体装置とその製造法 | |
| CN101271028A (zh) | 基于硅硅键合和绝缘层上硅的压力传感器芯片及方法 | |
| JPS59136977A (ja) | 圧力感知半導体装置とその製造法 | |
| US5172205A (en) | Piezoresistive semiconductor device suitable for use in a pressure sensor | |
| JP2558549B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH0462877A (ja) | 半導体圧力センサおよびそれを有する半導体装置の製造方法 | |
| JPH11142270A (ja) | 多結晶性半導体材料のダイアフラムを有する集積ピエゾ抵抗性圧力センサおよびその製造方法 | |
| GB1459911A (en) | Method and apparatus for fabricating transducers | |
| JPS6365679A (ja) | 集積化半導体圧力センサ | |
| JPS63308390A (ja) | 半導体圧力センサの製造方法 | |
| JPS6142968A (ja) | 圧力−電気変換装置およびその製造方法 | |
| JPS6376484A (ja) | 半導体圧力センサの製造方法 | |
| JP4845308B2 (ja) | 半導体センサ及びその製造方法 | |
| JPH10239345A (ja) | 半導体センサ | |
| JPS59169184A (ja) | 圧力センサの製造方法 | |
| JPS61182242A (ja) | 半導体装置の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPS62266875A (ja) | 半導体圧力センサ | |
| JP2905902B2 (ja) | 半導体圧力計およびその製造方法 | |
| JPH02137273A (ja) | シリコンダイアフラムの製造方法 |