JPH0779342A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 イメージセンサで読み取った画像データを黒
補正する画像処理装置において、原稿読取出力のレベル
が変化しても、奇数画素出力と偶数画素出力のレベル差
をなくすること。 【構成】 減算器１５にて、ＡＤ変換器３からの出力よ
りセレクタ１３からの補正値を差し引くことにより黒補
正を行う。黒基準を読ませて作る黒補正値である奇数画
素平均値および偶数画素平均値は、イメージセンサのダ
ミービット部に配設されたイメージセンサ素子からの出
力を利用して作る。しかし、奇数画素出力と偶数画素出
力とのレベル差は、原稿読取時の出力レベルによって変
化するため、上記の黒補正値だけでは適切に補正できな
い。そこで、固定補正値選択回路７に原稿読取時の出力
レベルに応じた第２の補正値を用意しておき、レベル検
出部６の検出信号で選択する。この第２の補正値を加算
器１１，１２で加えて補正値とすることにより、読取出
力レベルが変わっても、奇偶画素出力レベル差を適切に
補正することが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージセンサで読み
取った画像データを黒補正する部分を有する画像処理装
置に関するものである。

【０００２】

【従来の技術】図９は、画像処理装置の一般的な構成を
示す図である。図９において、１はイメージセンサ、２
は増幅器、３はＡＤ変換器、４は黒補正部、５は白補正
部である。イメージセンサ１で読み取った画像データ
（アナログ値）は、増幅器２で増幅され、ＡＤ変換器３
でディジタル値に変換される。しかし、種々の原因によ
り、黒の原稿を読んだ時でも黒に対応した値（例、８ビ
ット値での０）にピッタリとは一致しないことがある
し、白の原稿を読んだ時でも白に対応した値（例、８ビ
ット値での２５５）にピッタリとは一致しないことがあ
る。それを補正して一致させるようにするため、黒補正
部４および白補正部５が設けられている。これらの補正
を行った後、必要に応じてディジタルフィルタ等による
ディジタル処理が施される。

【０００３】イメージセンサ１には多数のイメージセン
サ素子が搭載されているが、１ラインの主走査を行った
際、それらの素子で読み取った画像データは、いったん
シフトレジスタに送られ、そこからシリアルに取り出さ
れる。イメージセンサ１には、シフトレジスタが２つ搭
載されているものがある。図１０に、そのようなイメー
ジセンサにおけるイメージセンサ素子とシフトレジスタ
との接続関係を示す。Ｃはイメージセンサ素子、Ｓ
Ｒ₁ ，ＳＲ₂ はシフトレジスタである。２つのシフトレ
ジスタを搭載する場合、一方のシフトレジスタＳＲ₁ に
は奇数番目のイメージセンサ素子（以下、「奇数画素用
イメージセンサ素子」という）が接続され、他方のシフ
トレジスタＳＲ₂ には偶数番目のイメージセンサ素子
（以下、「偶数画素用イメージセンサ素子」という）が
接続される。

【０００４】このようなイメージセンサを用いた場合、
２つのシフトレジスタの間での微妙な特性の違いによ
り、奇数画素の出力レベルと偶数画素の出力レベルとの
間に、僅かながら差を生ずることがある。図１１は、奇
偶画素出力レベル差を説明する図である。横軸は、イメ
ージセンサに配設されているイメージセンサ素子位置を
示し、縦軸は、イメージセンサ出力（アナログ値。上方
が白方向，ゼロが黒）を表している。

【０００５】Ｌは、主走査の１ラインを示している。Ｇ
は、イメージセンサ出力曲線の一部であるＥの部分の拡
大図である。２１は奇数番目の画素出力（以下、「奇数
画素出力」という）であり，２１は偶数番目の画素出力
（以下、「偶数画素出力」という）である。ここでは、
奇数画素出力の方が大となって現れている場合を示して
いる。Ｈは奇数画素出力と偶数画素出力とのレベル差で
ある。このレベル差は、画像データを２値処理する場合
とか、あるいは低階調数で処理する場合には、出力する
画質に悪影響を及ぼさない。しかし、高階調数（例、１
００階調以上）で処理する場合には、縦縞模様が出来て
しまい、画質を悪くする。

【０００６】そこで、奇偶画素出力のレベル差に起因す
る縦縞模様が出来ないようにする提案が種々なされてい
る。そのような提案の１つに、特開昭61−196676号公報
がある。これには、原稿台上に設置された濃度一定の黒
基準（または濃度一定の黒原稿）を１主走査にわたって
読み、その奇数画素読取データの平均値と偶数画素読取
データの平均値との差を求めておき、その差を実際の原
稿を読み取る際に補正値として用い、レベル差をなくす
技術が開示されている。

【０００７】

【発明が解決しようとする課題】

（問題点）しかしながら、前記した従来の技術には、イ
メージセンサの読取出力レベルによって奇数画素出力と
偶数画素出力のレベル差が変化するので、黒基準を読ん
で求めておいた補正値で常に補正できるとは限らないと
いう問題点があった。

【０００８】（問題点の説明）図５は、本発明の問題点
を説明する図、即ち、読取出力レベルによって奇偶画素
出力レベル差が相違することを示す図である。２１Ａは
奇数画素出力の平均，２１Ａは偶数画素出力の平均を示
し、Ｈ₁ 〜Ｈ₃ は奇偶画素出力レベル差である。（イ）
は黒基準を読んだ時の読取出力を示し、この時の奇偶画
素出力レベル差をＨ₁ とする。前記した補正値は、この
時の出力を基にして求められる。それは偶数画素出力を
Ｈ₁ だけ高めるか、或いは奇数画素出力をＨ₁ だけ低め
るかする値である。（ロ），（ハ）は黒基準以外の濃度
の部分（例えば、黒に近い灰色の部分とか白に近い灰色
の部分）を読んだ時の読取出力を示している。これらの
場合のレベル差を、Ｈ₂ ，Ｈ₃ とする。

【０００９】すると、奇偶画素出力レベル差Ｈ₂ ，Ｈ₃
は、Ｈ₁ とは大きさが異なることがしばしばある。即
ち、イメージセンサが読む部分の黒の濃度に応じて（言
い換えれば、読取出力レベルに応じて）、奇偶画素出力
レベル差が異なることがある。そのような場合、黒基準
という濃度の部分を読んで得た奇偶画素出力レベル差で
生成した補正値では、補正しきれない。本発明は、以上
のような問題点を解決することを課題とするものであ
る。

【００１０】

【課題を解決するための手段】前記課題を解決するた
め、本発明では、イメージセンサと、該イメージセンサ
の出力を増幅する増幅器と、該増幅器の出力をディジタ
ル値に変換するＡＤ変換器と、該ＡＤ変換器の出力を黒
補正する黒補正部とを具える画像処理装置において、該
黒補正部に、前記イメージセンサのダミービット部に配
設されているイメージセンサ素子からの出力を用いて奇
数画素出力用および偶数画素出力用の第１の補正値を生
成する第１補正値生成手段と、原稿読取時の出力レベル
に応じた第２の補正値を生成する第２補正値生成手段
と、該第１の補正値と該第２の補正値とにより補正を行
う補正実行手段とを具えることとした。

【００１１】また、イメージセンサと、該イメージセン
サの出力を増幅する増幅器と、該増幅器の出力をディジ
タル値に変換するＡＤ変換器と、該ＡＤ変換器の出力を
黒補正する黒補正部とを具える画像処理装置において、
該黒補正部の構成を、ライン毎に前記イメージセンサの
ダミービット部にあるイメージセンサ素子からの出力を
奇数画素出力と偶数画素出力とに振り分ける奇偶分割部
と、該奇偶分割部からの奇数画素出力の平均をとる奇数
画素平均回路と、前記奇偶分割部からの偶数画素出力の
平均をとる偶数画素平均回路と、原稿読取時の出力レベ
ルを検出するレベル検出部と、該レベル検出部からの検
出信号に応じた固定補正値を選択して出力する固定補正
値選択回路と、前記奇数画素出力の平均と選択された固
定補正値とを加算する第１の加算器と、前記偶数画素出
力の平均と選択された固定補正値とを加算する第２の加
算器と、該第１，第２の加算器からの出力を交互に選択
するセレクタと、前記ＡＤ変換器からの出力より該セレ
クタからの出力を差し引く減算器と、前記奇偶分割部お
よび前記セレクタに画素毎にビット信号を送ると共に前
記奇数画素平均回路および偶数画素平均回路での加算を
前記イメージセンサのダミービット部内にあるイメージ
センサ素子からの出力についてのみ行うことを規定する
信号を送るタイミング制御回路とを有する構成とするこ
とも出来る。

【００１２】

【作 用】黒基準を読ませて作る奇数画素出力用およ
び偶数画素出力用の黒補正値を、イメージセンサのダミ
ービット部に配設されたイメージセンサ素子からの出力
を利用して作る。しかし、奇偶画素出力レベル差は、原
稿読取時の出力レベルによって変化するため、上記の黒
補正値だけでは適切に補正できない。そこで本発明で
は、奇偶画素出力レベル差の変化に相当する第２の補正
値を、原稿読取時の出力レベルに応じて用意し、黒補正
の補正値に加える。そうすると、読取出力レベルが変わ
っても、奇偶画素出力レベル差を適切に補正することが
可能となる。

【００１３】

【実施例】

（第１の実施例）以下、本発明の実施例を図面に基づい
て詳細に説明する。図１は、本発明の第１の実施例にか
かわる画像処理装置を示す図である。図１において、１
はイメージセンサ、２は増幅器、３はＡＤ変換器、４は
黒補正部、６はレベル検出部、７は固定補正値選択回
路、８は奇偶分割部、９は奇数画素平均回路、１０は偶
数画素平均回路、１１，１２は加算器、１３はセレク
タ、１４はタイミング制御回路、１５は減算器、１６は
サンプリングイネーブル信号線、１７はビット信号線、
１８は平均化イネーブル信号線、１９はビット信号線で
ある。

【００１４】イメージセンサ１は、図１０で述べたよう
に２つのシフトレジスタを具えているものとし、その奇
数画素出力と偶数画素出力との間には出力レベル差があ
るものとする。イメージセンサ１で読み取った画像デー
タは増幅器２で増幅され、ＡＤ変換器３でディジタル値
に変換される。ディジタル値に変換された画像データ
は、黒補正部４で黒補正された後、図示しない白補正部
へ送られ、更に輪郭強調等をするディジタル信号処理部
へ送られる。レベル検出部６では、ＡＤ変換器３の出力
のレベル範囲を検出する。

【００１５】黒補正は、黒色を読んだ時に、画像データ
の値がきちんと黒に対応する所定値（例、ゼロ）になる
ようにするための補正である。通常、読んだままの出力
は、該所定値より少し大になっていることが多い。そこ
で、黒補正部４の減算器１５に、ＡＤ変換器３からの読
み取り出力とセレクタ１３からの補正値とを入力し、前
者から後者を差し引くことにより、補正を行う。黒補正
部４の構成要素の内、セレクタ１３より前段にある構成
要素は、補正値を作り出すために設けられている。

【００１６】タイミング制御回路１４は、ラインを主走
査する場合に必要とされる種々のタイミング信号を発す
る。奇偶分割部８は、ＡＤ変換器３からの出力を、奇数
番目のものと偶数番目のものとに振り分ける。その振り
分けは、タイミング制御回路１４からのビット信号線１
７の信号で行われる。詳しくは、図２で説明する。奇数
画素平均回路９は奇数画素出力の平均を取り、偶数画素
平均回路１０は偶数画素出力の平均を取る。平均化イネ
ーブル信号線１８の信号は、平均を取るための画素出力
を入力させる期間を決める。

【００１７】図２に、奇偶分割部と奇数画素平均回路と
偶数画素平均回路の構成を示す。符号は図１のものに対
応し、８１，８２はセレクタ、９１，９２は加算器、９
３，９４はラッチ、９５，９６は除算器であり、Ａ，Ｂ
は入力端子、Ｓはセレクト端子である。セレクタ８１の
入力端子Ｂとセレクタ８２の入力端子Ａには、常にゼロ
が入力されている。そしてセレクタ８１，８２では、ビ
ット信号線１７からのビット信号が入る度に、入力端子
Ａに入っている入力と入力端子Ｂに入っている入力と
が、交互に選択されて出力される。その結果、セレクタ
８１からは奇数画素出力ばかりが出、セレクタ８２から
は偶数画素出力ばかりが出る。

【００１８】加算器９１，９２は、平均化イネーブル信
号線１８を通って平均化イネーブル信号が与えられてい
る期間だけ、加算動作をする。この期間の長さで、加算
の対象とする出力の個数（画素数）が決められる。加算
器９１は、セレクタ８１の出力とラッチ９３にラッチさ
れている値とを加算し、加算器９２は、セレクタ８２の
出力とラッチ９４にラッチされている値とを加算する。
加算した結果は、それぞれラッチ９３，９４に新しい値
として保持される。従って、加算器９１，９２では、注
目画素の出力とそれ以前の画素の出力の累積値とが加算
される。

【００１９】除算器９５では、奇数画素出力の加算値を
除して平均値を算出する。除算器９６では、偶数画素出
力の加算値を除して平均値を算出する。除算は、ビット
シフトによって簡単に行うことが出来る。例えば、加算
した出力の個数が８個であれば、加算値のビットを上位
方向へ３ビットシフトする。このようにして得た平均値
を、補正値の１成分として用いる（第１の補正値）。

【００２０】図１に戻るが、本発明では、実際に原稿を
読み取る際、出力レベルが変わることにより奇偶画素出
力レベル差が変化しても、適切に黒補正がなされるよう
にするため、前記した第１の補正値のほかに出力レベル
に応じた第２の補正値を用いる。第２の補正値は、実際
の原稿を読み取った際に、まずレベル検出部６で出力レ
ベルがどの程度の大きさであるかを検出し、ついで、そ
の出力レベルに応じて固定補正値選択回路７から選択し
て得る。次に、レベル検出部６および固定補正値選択回
路７について説明する。

【００２１】図３に、レベル検出部６の構成例を示す。
符号は図１のものに対応し、６１〜６３はレジスタ、６
４〜６６はコンパレータ、６７はエンコーダである。こ
の例では、ＡＤ変換器３からの出力は８ビットで送られ
て来るものとし、その出力０〜２５５を４つの範囲に等
分した場合を示している。レジスタ６１，６２，６３に
は、それぞれ比較基準値として「６３」，「１２７」，
「１９１」が、図示しないＣＰＵ（中央演算処理装置）
により予め書き込まれている。コンパレータ６４，６
５，６６は、ＡＤ変換器３からの出力とこれらの比較基
準値とを比較する。エンコーダ６７は、その比較結果に
基づき出力レベル範囲を示す信号を作成し、固定補正値
選択回路７へ送出する。

【００２２】図８に、出力レベル範囲とレベル検出出力
および固定補正値との対応テーブルの１例を示す。例え
ば、ＡＤ変換器３の出力が７０という値であった場合、
これは６４〜１２７という出力レベルの範囲に属するか
ら、コンパレータ６４，６５，６６の出力は、それぞれ
Ｈ，Ｌ，Ｌであり、エンコーダ６７の出力（これがレベ
ル検出信号）はＬＨとなる。このＬＨという検出信号が
固定補正値選択回路７に入力されると、奇数画素固定補
正値としては「２」が選択され、偶数画素固定補正値と
しては「３」が選択される。

【００２３】図４に、固定補正値選択回路７の構成を示
す。符号は図１のものに対応し、７１はサンプル回路、
７２，７３はセレクタ、７４〜７９はレジスタである。
レジスタ７４〜７６には、図示しないＣＰＵにより図８
のテーブルの奇数画素固定補正値が予め書き込まれ、レ
ジスタ７７〜７９には偶数画素固定補正値が予め書き込
まれる。サンプル回路７１は、レベル検出部６から発せ
られているレベル検出信号を、サンプリングイネーブル
信号が来た時点で捕捉する。サンプリングイネーブル信
号は、補正を必要とする期間内（つまり、原稿読取期間
内）の各画素毎に出される。

【００２４】そして、レベル検出信号に応じてセレクタ
７２，７３を動作させ、それぞれレジスタの１つを選択
して固定補正値を決定する。例えば、前記のようにレベ
ル検出信号がＬＨであった場合、セレクタ７２では
「２」の固定補正値を有するレジスタが選択され、セレ
クタ７３では「３」の固定補正値を有するレジスタが選
択される。なお、サンプル回路７１は、図３のコンパレ
ータの入力経路中に設けてもよい。この場合には、タイ
ミング制御回路１４からのサンプリングイネーブル信号
１６は、固定補正値選択回路７へではなく、レベル検出
部６へ送られねばならない。

【００２５】図１の加算器１１，１２は、前記した２つ
の補正値（即ち、黒基準を読ませて得る第１の補正値と
出力レベルに応じて選択した第２の補正値）を加算する
ために設けられている。

【００２６】（第１の補正値の生成…黒基準を読ませて
得る補正値の生成）ところで、黒基準を読ませて補正値
を作り出すのに、従来技術では原稿台の上に黒基準を提
供する物（例えば、黒基準板なり黒基準原稿なり）を用
意し、それを読み取らせていたが、本発明ではイメージ
センサに本来備わっているダミービット部を利用する。

【００２７】ダミービット部とは、イメージセンサの端
部にもともと存在する部分であって、イメージセンサ素
子は設けられているが、外部から光が入らない構成とな
っている部分である。この部分のイメージセンサ素子
は、常に黒基準を読まされているのと同等の環境にあ
る。本発明ではこの点に着目し、ダミービット部内にあ
るイメージセンサ素子の出力を利用して補正値を得る。
そうすれば、黒基準を提供する物をわざわざ用意する必
要がなくなる。

【００２８】図７は、イメージセンサ素子位置とイメー
ジセンサ出力との関係を示す図である。１−１はイメー
ジセンサ１のダミービット部、１−２はイメージセンサ
１の原稿読取部、Ｃはイメージセンサ素子である。ダミ
ービット部１−１からの出力をＤとしている。原稿読取
部１−２は、ダミービット部１−１以外の領域であり、
ここに配設されているイメージセンサ素子からは、読み
取った光量に応じた出力が出て来る。その出力からＤを
差し引くことによって、黒補正がなされる。

【００２９】図６は、ダミービット部およびイメージセ
ンサ出力の平均をとるタイミング波形等を示す図であ
る。符号は図７のものに対応している。図６（イ）はイ
メージセンサ１を示し、図６（ロ）は、図１，図２の平
均化イネーブル信号線１８を流れる平均化イネーブル信
号を示している。この信号がハイ（Ｈ）の期間だけ、図
２の加算器９１，９２にて画素出力の加算が行われる。

【００３０】図６（ハ）は、図１のサンプリングイネー
ブル信号線１６を流れるサンプリングイネーブル信号を
示している。その信号は、先にも述べたように、補正を
必要とする期間内（つまり、原稿読取期間内）の各画素
毎に出される。そして、例えば、この信号の立ち上がり
時点で、出力レベル検出信号の値の捕捉（サンプリン
グ）が行われる。図６（ニ）は、ダミービット部１−１
ではない部分に配設されているイメージセンサ素子Ｃに
より、原稿を読み取る際のライン同期信号を示してい
る。

【００３１】本発明では、黒基準を読ませて作る補正値
（第１の補正値）は、ダミービット部１−１でライン毎
に作成する。そして、それでも足らない部分が、第２の
補正値である固定補正値で補われる。

【００３２】

【発明の効果】以上述べた如く、本発明の画像処理装置
によれば、黒基準を読ませて作る奇数画素出力用および
偶数画素出力用の黒補正値のほかに、出力レベルに応じ
て変化する奇偶画素出力レベル差に対処するため、第２
の補正値をも用いる。そのため、原稿読取出力の出力レ
ベルが変わっても、奇偶画素出力のレベル差を適切に補
正することが出来る。

【図面の簡単な説明】

【図１】 本発明の第１の実施例にかかわる画像処理装
置を示す図

【図２】 奇偶分割部と奇数画素平均回路と偶数画素平
均回路の構成を示す図

【図３】 レベル検出部の構成を示す図

【図４】 固定補正値選択回路の構成を示す図

【図５】 読取出力レベルによって奇偶画素出力レベル
差が相違することを示す図

【図６】 ダミービット部およびイメージセンサ出力の
平均をとるタイミング波形等を示す図

【図７】 イメージセンサ素子位置とイメージセンサ出
力との関係を示す図

【図８】 出力レベル範囲とレベル検出出力および固定
補正値との対応テーブルの１例を示す図

【図９】 画像処理装置の一般的な構成を示す図

【図１０】 イメージセンサ素子とシフトレジスタとの
接続関係を示す図

【図１１】 奇偶画素出力レベル差を説明する図

【符号の説明】

１…イメージセンサ、１−１…ダミービット部、１−２
…原稿読取部、２…増幅器、３…ＡＤ変換器、４…黒補
正部、５…白補正部、６…レベル検出部、７…固定補正
値選択回路、８…奇偶分割部、９…奇数画素平均回路、
１０…偶数画素平均回路、１１，１２…加算器、１３…
セレクタ、１４…タイミング制御回路、１５…減算器、
１６…サンプリングイネーブル信号線、１７…ビット信
号線、１８…平均化イネーブル信号線、１９…ビット信
号線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 篤 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 寄本 浩二 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 梶川 賢 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 小松 康男 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内 (72)発明者 林 寛 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 イメージセンサと、該イメージセンサの
   出力を増幅する増幅器と、該増幅器の出力をディジタル
   値に変換するＡＤ変換器と、該ＡＤ変換器の出力を黒補
   正する黒補正部とを具える画像処理装置において、該黒
   補正部に、前記イメージセンサのダミービット部に配設
   されているイメージセンサ素子からの出力を用いて奇数
   画素出力用および偶数画素出力用の第１の補正値を生成
   する第１補正値生成手段と、原稿読取時の出力レベルに
   応じた第２の補正値を生成する第２補正値生成手段と、
   該第１の補正値と該第２の補正値とにより補正を行う補
   正実行手段とを具えたことを特徴とする画像処理装置。
2. 【請求項２】 イメージセンサと、該イメージセンサの
   出力を増幅する増幅器と、該増幅器の出力をディジタル
   値に変換するＡＤ変換器と、該ＡＤ変換器の出力を黒補
   正する黒補正部とを具える画像処理装置において、該黒
   補正部の構成を、ライン毎に前記イメージセンサのダミ
   ービット部にあるイメージセンサ素子からの出力を奇数
   画素出力と偶数画素出力とに振り分ける奇偶分割部と、
   該奇偶分割部からの奇数画素出力の平均をとる奇数画素
   平均回路と、前記奇偶分割部からの偶数画素出力の平均
   をとる偶数画素平均回路と、原稿読取時の出力レベルを
   検出するレベル検出部と、該レベル検出部からの検出信
   号に応じた固定補正値を選択して出力する固定補正値選
   択回路と、前記奇数画素出力の平均と選択された固定補
   正値とを加算する第１の加算器と、前記偶数画素出力の
   平均と選択された固定補正値とを加算する第２の加算器
   と、該第１，第２の加算器からの出力を交互に選択する
   セレクタと、前記ＡＤ変換器からの出力より該セレクタ
   からの出力を差し引く減算器と、前記奇偶分割部および
   前記セレクタに画素毎にビット信号を送ると共に前記奇
   数画素平均回路および偶数画素平均回路での加算を前記
   イメージセンサのダミービット部内にあるイメージセン
   サ素子からの出力についてのみ行うことを規定する信号
   を送るタイミング制御回路とを有する構成としたことを
   特徴とする画像処理装置。