JPH0781142A - 記録装置 - Google Patents

Abstract

(57)【要約】 【目的】 ドット形成部がライン方向及びそれに直交す
る方向にずれて配置された記録ヘッドを有する装置にお
いて、ドットデータの読み出し処理を単純化する。 【構成】 インクジェット記録ヘッド５は、ライン方向
及びこれと直交する方向にずれて配置された複数のノズ
ルを有する。ビットシフト回路１は、順次供給される各
ラインのデータを、そのラインにおけるノズルのライン
方向へのずれ量に応じてビットシフトしてメモリ２に格
納する。メモリ２に格納されたデータは、読み出し回路
３でライン方向と直交する方向に読み出される。この読
み出し時には、特別なタイミング調整をする必要はな
い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インクジェット型のラ
スタプロッタ等の記録装置に関し、特にノズル等のドッ
ト形成部がライン方向及びこれと直交する方向にずれて
配設されている記録ヘッドを使用した記録装置に関す
る。

【０００２】

【従来の技術】ノズルが直線上に並んでいない記録ヘッ
ドを使用したインクジェット記録装置では、複数ライン
上のドットデータを同時に印字する場合、同時に印字さ
れるドット群は直線上に並ばない。このため、画像メモ
リから読み出されたドットデータは、各ノズルの位置に
対応したデータに並び替えられて出力される必要があ
る。このための一つの方法は、同時にメモリから読み出
されたライン方向と直交する方向のドット列に対し、シ
フトレジスタ等で各ライン毎に異なる遅延を施して印字
タイミングを調整する方法である。この場合、シフトレ
ジスタは同時に形成されるドットとほぼ同数必要にな
り、且つ、往復印字する場合には、その倍の数のシフト
レジスタが必要となる。

【０００３】

【発明が解決しようとする課題】このように、ドット形
成部がライン方向及びそれと直交する方向にずれて配置
された記録ヘッドを有する従来の記録装置では、メモリ
からのドットデータ読出し処理及びそのための回路が複
雑であるという問題がある。

【０００４】本発明はこのような問題点を解決するため
になされたもので、ドット形成部がライン方向及びそれ
と直交する方向にずれて配置された記録ヘッドを有する
記録装置において、ドットデータの読出し処理を単純化
することができる記録装置を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明に係る記録装置
は、複数ライン分のドットを同時に形成する複数のドッ
ト形成部を備えると共にこれら複数のドット形成部の少
なくも一部が前記ライン方向及びこれと直交する方向に
ずれて配設されてなる記録ヘッドと、順次供給される各
ラインのデータをそのラインにおける前記ドット形成部
のライン方向へのずれ量に対応した量だけビットシフト
するビットシフト手段と、このビットシフト手段でビッ
トシフトされたデータを前記ドット形成部のライン方向
へのずれ量を保持したままで記憶する記憶手段と、この
記憶手段に記憶されたデータを前記ライン方向と直交す
る方向に読み出して前記記録ヘッドに供給する読出し手
段とを備えたことを特徴とする。

【０００６】

【作用】本発明によれば、順次供給される各ラインのデ
ータをそのラインにおける前記ドット形成部のライン方
向へのすれ量だけビットシフトして、予めタイミング調
整された状態でデータを記憶手段に書き込むようにして
いるので、読出し時には、ドットデータをそのまま読み
出すだけでよい。これにより、読出し時の処理が大幅に
簡素化されることになる。

【０００７】

【実施例】以下、添付の図面を参照して本発明の実施例
について説明する。図１は、本実施例に係るインクジェ
ット記録装置の要部を示すブロック図である。印字すべ
きデータは、ビットシフト回路１でビットシフトされて
メモリ２に記憶される。メモリ２に記憶されたデータ
は、読出し回路３で順次読み出され、シフトレジスタ４
に供給されたのちインクジェット記録ヘッド５に供給さ
れる。ＣＰＵ６は、システムバス７を介してビットシフ
ト回路１、メモリ２及び読出し回路３と接続され、これ
ら各部を制御する。

【０００８】図２は、インクジェット記録ヘッド５のド
ット形成部である各ノズルの位置関係を示す図である。
記録ヘッド５は、例えばイエロー、マゼンタ、シアン、
ブラックの各色のノズル群が印字方向に対してずれて配
置されたもので、各ノズル群は、１２個のノズルによっ
て構成されている。図２には、ブラックのノズル群の詳
細が示されている。１２個のノズルＢ１〜Ｂ１２は、ラ
イン方向と直交する方向（縦方向）に２ドットずつずれ
て配置されており、往時に打ったラインとラインとの間
のラインを復時に打つようになっている。従って、図３
に示すように、往時に１２ドットライン、復時に１２ド
ットラインの計２４ドットラインを１回の往復で記録す
ることになる。ここでは、この２４ドットライン分を１
シャトル分と呼ぶ。この１シャトル分のデータがメモリ
２に格納される。

【０００９】一方、図２に示すように、ノズルＢ１とノ
ズルＢ２，Ｂ３，Ｂ４，…とは、それぞれ７８ドット、
１５ドット、６３ドット、…だけライン方向にずれて配
置されている。従って、往時における半シャトル分のデ
ータは、１番のノズルを基準にすると、図４に示すよう
に、各ノズルのライン方向へのずれ量を考慮してライン
方向にビットシフトされてメモリ２に書き込まれる。復
時における半シャトル分のデータは、これとは、逆方向
のずれ量を考慮して書き込まれる。

【００１０】ビットシフト回路１は、このようなメモリ
２への書き込み時のビットシフト処理を実行する。即
ち、いま往時のノズルＢ２のずれ量は、図４に示すよう
に、７８ドットである。８ドットを１バイトとすると、
７８ドットをずらすことは、アドレスに８を加算して更
に６ドットシフトさせることに相当する。そこで、ビッ
トシフト回路１は、例えば図５に示すように構成するこ
とができる。

【００１１】即ち、ラインカウンタ１１は、ラインクロ
ックＣＫをカウントして、現在書き込み中のライン番号
を出力する。ＲＯＭ１２は、このライン番号に応じてず
らすアドレスの量ΔＡＤとドットの量ΔＤを出力する。
ずらすアドレス量ΔＡＤは、加算器１３に供給され、修
正前の書き込みアドレスＡＤに加算される。これによっ
て、修正後の書き込みアドレスＡＤ´が生成される。

【００１２】ずらすドット量ΔＤは、シフト回路１４に
供給される。シフト回路１４は、０ビット〜７ビットの
シフト処理をそれぞれ実行する８つのビットシフト回
路、即ち、１ビットシフト回路１４ａ、２ビットシフト
回路１４ｂ、…、７ビットシフト回路１４ｈからなり、
ドット量ΔＤのデータで、これらのうちのいずれか一つ
のシフト回路が選択される。

【００１３】このうち、例えば５ビットシフト回路１４
ｆは、図６に示すように構成されている。即ち、８ビッ
トのデータは、上位３ビットと下位５ビットとに分割さ
れ、それぞれラッチ回路２１，２２にラッチされる。ラ
ッチ回路２１の下位５ビット及びラッチ回路２２の上位
３ビットには、それぞれ０が供給される。ラッチ回路２
１の出力は、ラッチ回路２３を介してＯＲ回路２４に一
方の入力として供給される。また、ラッチ回路２２の出
力は、２つのラッチ回路２５，２６を直列に介してＯＲ
回路２４に他方の入力として供給される。これにより、
ＯＲ回路２４では、アドレスＮの下位５ビットのデータ
と、アドレスＮ＋１の上位３ビットのデータとが合成さ
れて、新たな８ビットのデータＤＡ´が求められる。

【００１４】図７は、以上の処理を説明するための図で
ある。上段３１はもとのデータＤＡ、下段３２はシフト
後のデータＤＡ´である。中段３３，３４，３５にそれ
ぞれ、ＯＲ回路２４での処理を示している。この図から
も明らかなように、求められた８ビットのデータＤＡ´
は、ちょうど５ビット分シフトされたデータとなる。な
お、ラッチ回路２７，２８は、往時と復時とで、ビット
の順序が逆転するために設けられたもので、ラッチ回路
２７には、ビット０〜ビット７が格納され、ラッチ回路
２８には、ビット７〜ビット０が格納されるようになっ
ている。そして、往時であるか復時であるかを示す信号
と、インバータ２９とによってラッチ回路２７，２８の
いずれか一つが選択されるようになっている。

【００１５】一方、読出し回路３は、図４に示すよう
に、上記の処理でビットシフトされて書き込まれたデー
タをライン方向とは直交する方向に読み出す。即ち、図
８に示すように、８ビット（１バイト）の書き込みデー
タに対し、読出し時には、その８ビットのデータの特定
のドットを順番に読み出すことになる。ライン間のアド
レスの間隔がＡ００ｈであるとすると、読出し回路３
は、読み出されたデータのうちの指定した位置のビット
を選択して取り出すセレクタを備え、読出しアドレスに
Ａ００ｈを順次加算しながら、図８の矢印で示すよう
に、特定のビットのデータを順番に読み出していく。読
み出されたデータは、シフトレジスタ４にシフトインさ
れ、１２ドット分のドットデータが格納された時点で記
録ヘッド５にデータが供給される。同時に読み出し回路
３は、選択するビットを一つずらし、上記と同様の処理
を繰り返す。

【００１６】このように、本実施例に係るインクジェッ
ト記録装置によれば、読み出しの際の処理が大幅に簡略
化されるという利点がある。

【００１７】なお、本発明は、インクジェット記録装置
に限定されるものではなく、発熱抵抗体がライン方向及
びこれと直交する方向に配置されたサーマルヘッドを備
えたサーマル記録装置にも適用可能である。

【００１８】

【発明の効果】以上述べたように、本発明によれば、各
ラインのデータをそのラインにおけるドット形成部のず
れ量に応じ、予めビットシフトして記憶手段に書き込む
ようにしているので、読み出し時の処理を大幅に簡略化
することができるという効果を奏する。

【図面の簡単な説明】

【図１】 本発明の実施例に係るインクジェット記録装
置のブロック図である。

【図２】 同装置におけるインクジェット記録ヘッドの
詳細を示す図である。

【図３】 同装置における記録ヘッドの１往復により記
録される領域を示す図である。

【図４】 同装置におけるメモリへの書き込みデータ及
び読み出しデータの位置関係を説明するための図であ
る。

【図５】 同装置におけるビットシフト回路の詳細を示
すブロック図である。

【図６】 同ビットシフト回路における５ビットシフト
回路の詳細を示すブロック図である。

【図７】 同回路の動作を説明するための図である。

【図８】 同装置における読み出し回路の動作を説明す
るための図である。

【符号の説明】

１…ビットシフト回路、２…メモリ、３…読み出し回
路、４…シフトレジスタ、５…インクジェット記録ヘッ
ド、６…ＣＰＵ、７…システムバス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数ライン分のドットを同時に形成する
   複数のドット形成部を備えると共にこれら複数のドット
   形成部の少なくも一部が前記ライン方向及びこれと直交
   する方向にずれて配設されてなる記録ヘッドと、 順次供給される各ラインのデータをそのラインにおける
   前記ドット形成部のライン方向へのずれ量に対応した量
   だけビットシフトするビットシフト手段と、 このビットシフト手段でビットシフトされたデータを前
   記ドット形成部のライン方向へのずれ量を保持したまま
   で記憶する記憶手段と、 この記憶手段に記憶されたデータを前記ライン方向と直
   交する方向に読み出して前記記録ヘッドに供給する読出
   し手段とを備えたことを特徴とする記録装置。