JPH0782304B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0782304B2 JPH0782304B2 JP61041741A JP4174186A JPH0782304B2 JP H0782304 B2 JPH0782304 B2 JP H0782304B2 JP 61041741 A JP61041741 A JP 61041741A JP 4174186 A JP4174186 A JP 4174186A JP H0782304 B2 JPH0782304 B2 JP H0782304B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- circuit
- drive
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCRTコントローラを用いた液晶表示装置に関す
るものである。
るものである。
近年、陰極線管（CRT）を表示手段として用いるカラー
簡易グラフイツクデイスプレイ等のコントローラ回路と
使用されるCRTコントローラICを、液晶パネルのコント
ローラとして使用し、液晶文字デイスプレイ等の液晶表
示装置を構成することが検討されている（特開昭60−15
9779号公報）。
簡易グラフイツクデイスプレイ等のコントローラ回路と
使用されるCRTコントローラICを、液晶パネルのコント
ローラとして使用し、液晶文字デイスプレイ等の液晶表
示装置を構成することが検討されている（特開昭60−15
9779号公報）。
このように構成される液晶表示装置は、通常、電圧平均
化法により駆動されるので、CRTコントローラの垂直帰
線時間の分だけ（約10％程度）表示の時分割数が増加
し、動作マージンが減少するので、表示コントラストが
若干減少するという問題があつた。
化法により駆動されるので、CRTコントローラの垂直帰
線時間の分だけ（約10％程度）表示の時分割数が増加
し、動作マージンが減少するので、表示コントラストが
若干減少するという問題があつた。
本発明は、表示に無関係な期間（垂直帰線時間）があつ
ても動作マージンを低減させることなく、表示コントラ
ストの低下のない液晶表示装置を提供することを目的と
している。
ても動作マージンを低減させることなく、表示コントラ
ストの低下のない液晶表示装置を提供することを目的と
している。
前記目的を達成するために、本願発明は、液晶層と前記
液晶層の両側に互いに直交するように配置された複数の
信号線と走査線とを少なくとも有する液晶パネルと、前
記液晶パネルの複数の信号線に駆動電圧を印加するため
の複数のセグメント駆動回路と、前記液晶パネルの複数
の走査線に駆動電圧を印加するための複数の走査駆動回
路とを備える液晶モジュールと、前記液晶モジュールの
動作をコントロールするCRTコントローラと、各駆動回
路に複数の液晶駆動電圧を供給する電圧供給回路とを具
備する液晶表示装置において、前記CRTコントローラの
特定の信号に基づき表示に無関係な期間を検出し、その
識別信号を出力する識別回路を具備し、前記電圧供給回
路が、所定の駆動電圧を分圧して前記複数の液晶駆動電
圧を生成する分圧回路と、前記分圧回路の一端に設けら
れ、前記識別回路の識別信号により不導通とされるスイ
ッチング素子とを具備することを特徴とする。
液晶層の両側に互いに直交するように配置された複数の
信号線と走査線とを少なくとも有する液晶パネルと、前
記液晶パネルの複数の信号線に駆動電圧を印加するため
の複数のセグメント駆動回路と、前記液晶パネルの複数
の走査線に駆動電圧を印加するための複数の走査駆動回
路とを備える液晶モジュールと、前記液晶モジュールの
動作をコントロールするCRTコントローラと、各駆動回
路に複数の液晶駆動電圧を供給する電圧供給回路とを具
備する液晶表示装置において、前記CRTコントローラの
特定の信号に基づき表示に無関係な期間を検出し、その
識別信号を出力する識別回路を具備し、前記電圧供給回
路が、所定の駆動電圧を分圧して前記複数の液晶駆動電
圧を生成する分圧回路と、前記分圧回路の一端に設けら
れ、前記識別回路の識別信号により不導通とされるスイ
ッチング素子とを具備することを特徴とする。
前記手段によれば、識別回路において表示に無関係な期
間を検出し、それにより、電圧供給回路のスイッチング
素子を不導通として、液晶表示パネルの信号線と駆動線
とに同一の駆動電圧を印加するようにしたので、表示に
無関係な期間に液晶層に印加される電圧をほぼ零電圧と
することが可能となり、これにより、表示に無関係な期
間があっても液晶表示装置の動作のマージンを低減させ
ることなく、表示コントラストが低下するのを防止する
ことが可能となる。
間を検出し、それにより、電圧供給回路のスイッチング
素子を不導通として、液晶表示パネルの信号線と駆動線
とに同一の駆動電圧を印加するようにしたので、表示に
無関係な期間に液晶層に印加される電圧をほぼ零電圧と
することが可能となり、これにより、表示に無関係な期
間があっても液晶表示装置の動作のマージンを低減させ
ることなく、表示コントラストが低下するのを防止する
ことが可能となる。
以下、図面を用いて本発明の実施例を説明する。
通常、液晶パネルを時分割駆動する場合、液晶パネルに
印加される駆動電圧を、表示画面の全走査線を２回走査
する２フレーム時間内に極性を反転し、交流化させるＢ
方式駆動が主として用いられる。第１図はこの電圧平均
化法による液晶パネル駆動電圧波形を示したものであ
り、同図（ａ）はオン波形，同図（ｂ）はオフ波形を示
し、1/aバイアス，時分割数Ｎの場合である。この場
合、印加電圧VOのオン波形およびオフ波形の実効電圧V
ONおよびVOFFは次式のようになる。
印加される駆動電圧を、表示画面の全走査線を２回走査
する２フレーム時間内に極性を反転し、交流化させるＢ
方式駆動が主として用いられる。第１図はこの電圧平均
化法による液晶パネル駆動電圧波形を示したものであ
り、同図（ａ）はオン波形，同図（ｂ）はオフ波形を示
し、1/aバイアス，時分割数Ｎの場合である。この場
合、印加電圧VOのオン波形およびオフ波形の実効電圧V
ONおよびVOFFは次式のようになる。
そして、動作マージンはVON/VOFFであり、次式で表わさ
れる。
れる。
ここで、CRTコントローラの垂直帰線時間のような表示
に無関係な期間αt1があると、その分だけ時分割数が増
加する。この場合、動作マージンは次式のようになり、
動作マージンは減少する。
に無関係な期間αt1があると、その分だけ時分割数が増
加する。この場合、動作マージンは次式のようになり、
動作マージンは減少する。
次に表示に無関係な期間αt1において、液晶パネルに印
加される駆動電圧を零とした場合の印加電圧波形を第２
図に示す。同図（ａ）はオン波形，同図（ｂ）はオフ波
形であり、αt1が表示に無関係な期間である。なお、表
示ライン数はＮであり、時分割数はＮ＋αである。この
場合、印加電圧のオン波形およびオフ波形の実効電圧
Ｖ′ONおよＶ′OFFは次式のようになる。
加される駆動電圧を零とした場合の印加電圧波形を第２
図に示す。同図（ａ）はオン波形，同図（ｂ）はオフ波
形であり、αt1が表示に無関係な期間である。なお、表
示ライン数はＮであり、時分割数はＮ＋αである。この
場合、印加電圧のオン波形およびオフ波形の実効電圧
Ｖ′ONおよＶ′OFFは次式のようになる。
そこで動作マージンは、次式となり、（３）式と等しく
なる。
なる。
次に本発明の一実施例を第３図を用いて説明する。
第３図は本発明による液晶表示装置の一実施例を示すブ
ロツク回路図である。同図において、１は液晶パネルと
その駆動回路とから構成される液晶モジュールを示し、
２は液晶モジュール１の動作を制御するコントローラ回
路である。３は前記液晶層と前記液晶層の両側に互いに
直交するように配置された複数の信号線と走査線とを少
なくとも有し、表示画素がマトリックス状に配列された
液晶パネル、4a,4b,4c,4d,4e,4f,4g,4hは液晶パネル３
のＹ軸方向の信号線Y1〜Y4,Y5〜Y8に信号電圧を出力す
るセグメント側駆動回路、5a,5bは液晶パネル１のＸ軸
方向の走査線X1,X2を順次走査するための選択パルスを
出力する走査側駆動回路、６はセグメント側駆動回路4a
〜4hおよび走査側駆動回路5a,5bを電圧平均化法で駆動
する第４図に示すような各電圧レベルV1,V2,V3,V4,V5,V
6を発生する分圧回路6aおよびこの分圧回路6aをハイイ
ンピーダンス化または切断するスイツチング素子6bを有
する電圧供給回路、７は電圧供給回路６に所定の駆動電
圧、即ち、正極の駆動電圧VDDおよび負極の駆動電圧VEE
を供給する電圧コントロール回路、８は液晶モジュール
１を動作させるタイミング信号として表示データラツチ
信号CL1,表示データシフト信号CL2,表示用同期信号FLM,
液晶表示データDATA′および印加電圧の極性反転を行な
うための交流化信号Ｍを出力するタイミング発生回路、
９はラツチ信号CL1,CRTコントローラ10から出力される
表示タイミング信号DSPTMGもしくは垂直同期信号VSYNC
を用いて表示に無関係な期間を識別しその識別信号を出
力する識別回路である。なお、CRTコントローラ10から
は発振器出力信号OSC,キヤラクタクロツク信号（CRTコ
ントローラクロツク）CLK,表示タイミング信号DISPTMG,
水平同期信号HSYNC,垂直同期信号VSINCおよびCRT表示デ
ータDATAがそれぞれ出力される。
ロツク回路図である。同図において、１は液晶パネルと
その駆動回路とから構成される液晶モジュールを示し、
２は液晶モジュール１の動作を制御するコントローラ回
路である。３は前記液晶層と前記液晶層の両側に互いに
直交するように配置された複数の信号線と走査線とを少
なくとも有し、表示画素がマトリックス状に配列された
液晶パネル、4a,4b,4c,4d,4e,4f,4g,4hは液晶パネル３
のＹ軸方向の信号線Y1〜Y4,Y5〜Y8に信号電圧を出力す
るセグメント側駆動回路、5a,5bは液晶パネル１のＸ軸
方向の走査線X1,X2を順次走査するための選択パルスを
出力する走査側駆動回路、６はセグメント側駆動回路4a
〜4hおよび走査側駆動回路5a,5bを電圧平均化法で駆動
する第４図に示すような各電圧レベルV1,V2,V3,V4,V5,V
6を発生する分圧回路6aおよびこの分圧回路6aをハイイ
ンピーダンス化または切断するスイツチング素子6bを有
する電圧供給回路、７は電圧供給回路６に所定の駆動電
圧、即ち、正極の駆動電圧VDDおよび負極の駆動電圧VEE
を供給する電圧コントロール回路、８は液晶モジュール
１を動作させるタイミング信号として表示データラツチ
信号CL1,表示データシフト信号CL2,表示用同期信号FLM,
液晶表示データDATA′および印加電圧の極性反転を行な
うための交流化信号Ｍを出力するタイミング発生回路、
９はラツチ信号CL1,CRTコントローラ10から出力される
表示タイミング信号DSPTMGもしくは垂直同期信号VSYNC
を用いて表示に無関係な期間を識別しその識別信号を出
力する識別回路である。なお、CRTコントローラ10から
は発振器出力信号OSC,キヤラクタクロツク信号（CRTコ
ントローラクロツク）CLK,表示タイミング信号DISPTMG,
水平同期信号HSYNC,垂直同期信号VSINCおよびCRT表示デ
ータDATAがそれぞれ出力される。
また、第５図（ａ）〜（ｌ）は第３図に示したコントロ
ーラ回路２のＢ方式駆動での各種回路の出力信号のタイ
ミングを示したものであり、同図（ｇ）の表示タイミン
グ信号DISPTMG,同図（ｈ）の水平同期信号HSYNCおよび
同図（ｊ）のラツチ信号CL1はそれぞれ同図（ｃ），
（ｄ）および（ｆ）を圧縮して示したものである。
ーラ回路２のＢ方式駆動での各種回路の出力信号のタイ
ミングを示したものであり、同図（ｇ）の表示タイミン
グ信号DISPTMG,同図（ｈ）の水平同期信号HSYNCおよび
同図（ｊ）のラツチ信号CL1はそれぞれ同図（ｃ），
（ｄ）および（ｆ）を圧縮して示したものである。
このような構成において、CRTコントローラ10から出力
される発振器出力信号OSC,クロツク信号CLK,表示タイミ
ング信号DISPTMG,水平同期信号HSYNC,垂直同期信号VSIN
CおよびCRT表示データDATA等の出力信号がタイミング発
生回路８に入力され、それぞれ液晶モジュール１を駆動
させるラツチ信号CL1,表示データシフト信号CL2,表示用
同期信号FLM,液晶表示データDATA′および印加電圧の極
性反転を行なう交流化信号Ｍに変換され、セグメント側
駆動回路4a〜4hおよび走査側駆動回路5a,5bにそれぞれ
所定のタイミングで供給される。一方、電圧コントロー
ル回路７は、走査側駆動回路5a,5bの第Ｎ＋１ライン
（表示はＮライン）以上のいずれかの出力信号あるいは
第Ｎライン出力信号を含む走査側駆動回路5a,5bのキヤ
リー出力信号Scが入力される。他方、識別回路９にはCR
Tコントローラ10から表示タイミング信号DISTMGまたは
垂直同期信号VSYNCと、タイミング発生回路８からラツ
チ信号CL1とがそれぞれ入力され、CRTコントローラ10の
表示に無関係な期間を識別してその識別信号Ssを出力
し、この期間中に出力される識別信号Ssにより電源コン
トロール回路７から電圧供給回路６に出力され液晶パネ
ル３の駆動電圧VDDを制御するスイツチング素子6b（第
４図参照）をハイインピーダンス化（抵抗無限大）また
は切断することにより、両駆動回路4a〜4h,5a,5bに印加
される各電圧レベルV1〜V6が負極の駆動電圧VEEとほぼ
等しくなり、液晶パネル３に印加される駆動電圧がほぼ
零となる。
される発振器出力信号OSC,クロツク信号CLK,表示タイミ
ング信号DISPTMG,水平同期信号HSYNC,垂直同期信号VSIN
CおよびCRT表示データDATA等の出力信号がタイミング発
生回路８に入力され、それぞれ液晶モジュール１を駆動
させるラツチ信号CL1,表示データシフト信号CL2,表示用
同期信号FLM,液晶表示データDATA′および印加電圧の極
性反転を行なう交流化信号Ｍに変換され、セグメント側
駆動回路4a〜4hおよび走査側駆動回路5a,5bにそれぞれ
所定のタイミングで供給される。一方、電圧コントロー
ル回路７は、走査側駆動回路5a,5bの第Ｎ＋１ライン
（表示はＮライン）以上のいずれかの出力信号あるいは
第Ｎライン出力信号を含む走査側駆動回路5a,5bのキヤ
リー出力信号Scが入力される。他方、識別回路９にはCR
Tコントローラ10から表示タイミング信号DISTMGまたは
垂直同期信号VSYNCと、タイミング発生回路８からラツ
チ信号CL1とがそれぞれ入力され、CRTコントローラ10の
表示に無関係な期間を識別してその識別信号Ssを出力
し、この期間中に出力される識別信号Ssにより電源コン
トロール回路７から電圧供給回路６に出力され液晶パネ
ル３の駆動電圧VDDを制御するスイツチング素子6b（第
４図参照）をハイインピーダンス化（抵抗無限大）また
は切断することにより、両駆動回路4a〜4h,5a,5bに印加
される各電圧レベルV1〜V6が負極の駆動電圧VEEとほぼ
等しくなり、液晶パネル３に印加される駆動電圧がほぼ
零となる。
第６図は本発明による液晶表示装置の他の実施例を示す
電圧供給回路のブロツク図である。同図において、第４
図と異なる点は、スイツチング素子6bが負極の駆動電圧
VEE側に接続されている。このような構成においてもこ
のスイツチング素子6bをハイインピーダンス化または切
断することにより、各電圧レベルV1〜V6は正極の駆動電
圧VDDとほぼ等しくなり、液晶パネル３に印加される電
圧はほぼ零となる。
電圧供給回路のブロツク図である。同図において、第４
図と異なる点は、スイツチング素子6bが負極の駆動電圧
VEE側に接続されている。このような構成においてもこ
のスイツチング素子6bをハイインピーダンス化または切
断することにより、各電圧レベルV1〜V6は正極の駆動電
圧VDDとほぼ等しくなり、液晶パネル３に印加される電
圧はほぼ零となる。
以上説明したように本発明によれば、CRTコントローラ
を用いたことにより、表示に無関係な期間あっても、電
圧供給回路のスイッチング素子を不導通として、液晶表
示パネルの信号線と駆動線とに同一の駆動電圧を印加す
るようにしたので、表示に無関係な期間に液晶層に印加
される電圧をほぼ零電圧とすることが可能となる。
を用いたことにより、表示に無関係な期間あっても、電
圧供給回路のスイッチング素子を不導通として、液晶表
示パネルの信号線と駆動線とに同一の駆動電圧を印加す
るようにしたので、表示に無関係な期間に液晶層に印加
される電圧をほぼ零電圧とすることが可能となる。
これにより、簡単な回路構成で、液晶表示装置の動作マ
ージンを低減させることなく、表示コントラストが低下
するのを防止することが可能となる。したがつて、広く
用いられているCRTコントローラが全く問題なく使用で
きるので、液晶表示装置のコントローラへの使用が容易
となるとともにCRTグラフイツクデイスプレイに近い駆
動システムを組込むことが可能となり、使用者にとつて
使い易いシステムが構成できるなどの極めて優れた効果
が得られる。
ージンを低減させることなく、表示コントラストが低下
するのを防止することが可能となる。したがつて、広く
用いられているCRTコントローラが全く問題なく使用で
きるので、液晶表示装置のコントローラへの使用が容易
となるとともにCRTグラフイツクデイスプレイに近い駆
動システムを組込むことが可能となり、使用者にとつて
使い易いシステムが構成できるなどの極めて優れた効果
が得られる。
第１図（ａ），（ｂ）は電圧平均化法による液晶駆動電
圧波形のオン波形，オフ波形を示す図、第２図（ａ），
（ｂ）は本発明による液晶表示装置に係わる液晶駆動電
圧波形のオン波形，オフ波形、第３図は本発明による液
晶表示装置の一実施例を示すブロツク回路図、第４図は
第３図の電圧供給回路の詳細な回路図、第５図は第３図
に示す液晶表示装置の動作タイミング図、第６図は本発
明による液晶表示装置の他の実施例を示す電圧供給回路
の詳細な回路図である。 １……液晶モジュール、２……コントローラ回路、３…
…液晶パネル、4a〜4h……セグメント側駆動回路、5a,5
b……走査側駆動回路、６……電圧供給回路、6a……分
圧回路、6b……スイツチング素子、７……電圧コントロ
ール回路、８……タイミング発生回路、９……識別回
路、10……CRTコントローラ。
圧波形のオン波形，オフ波形を示す図、第２図（ａ），
（ｂ）は本発明による液晶表示装置に係わる液晶駆動電
圧波形のオン波形，オフ波形、第３図は本発明による液
晶表示装置の一実施例を示すブロツク回路図、第４図は
第３図の電圧供給回路の詳細な回路図、第５図は第３図
に示す液晶表示装置の動作タイミング図、第６図は本発
明による液晶表示装置の他の実施例を示す電圧供給回路
の詳細な回路図である。 １……液晶モジュール、２……コントローラ回路、３…
…液晶パネル、4a〜4h……セグメント側駆動回路、5a,5
b……走査側駆動回路、６……電圧供給回路、6a……分
圧回路、6b……スイツチング素子、７……電圧コントロ
ール回路、８……タイミング発生回路、９……識別回
路、10……CRTコントローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 衣川 清重 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (56)参考文献 特開 昭60−159779（ＪＰ，Ａ) 特開 昭59−78394（ＪＰ，Ａ)
Claims (1)
- 【請求項１】液晶層と前記液晶層の両側に互いに直交す
るように配置された複数の信号線と走査線とを少なくと
も有する液晶パネルと、前記液晶パネルの複数の信号線
に駆動電圧を印加するための複数のセグメント駆動回路
と、前記液晶パネルの複数の走査線に駆動電圧を印加す
るための複数の走査駆動回路とを備える液晶モジュール
と、前記液晶モジュールの動作をコントロールするCRT
コントローラと、各駆動回路に複数の液晶駆動電圧を供
給する電圧供給回路とを具備する液晶表示装置におい
て、前記CRTコントローラの特定の信号に基づき表示に
無関係な期間を検出し、その識別信号を出力する識別回
路を具備し、前記前圧供給回路が、所定の駆動電圧を分
圧して前記複数の液晶駆動電圧を生成する分圧回路と、
前記分圧回路の一端に設けられ、前記識別回路の識別信
号により不導通とされるスイッチング素子とを具備する
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041741A JPH0782304B2 (ja) | 1986-02-28 | 1986-02-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61041741A JPH0782304B2 (ja) | 1986-02-28 | 1986-02-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62200397A JPS62200397A (ja) | 1987-09-04 |
| JPH0782304B2 true JPH0782304B2 (ja) | 1995-09-06 |
Family
ID=12616847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61041741A Expired - Fee Related JPH0782304B2 (ja) | 1986-02-28 | 1986-02-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782304B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03226715A (ja) * | 1990-01-31 | 1991-10-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5978394A (ja) * | 1982-10-28 | 1984-05-07 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPS60159779A (ja) * | 1984-01-31 | 1985-08-21 | 株式会社東芝 | フラツトパネルデイスプレイ装置 |
-
1986
- 1986-02-28 JP JP61041741A patent/JPH0782304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62200397A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2892010B2 (ja) | 表示制御方式 | |
| KR930000455B1 (ko) | 플라즈마 디스플레이 컨트롤 시스템 및 방법 | |
| US20010048417A1 (en) | Liquid crystal display device | |
| GB2131217A (en) | Matrix display panel and method of driving the same | |
| JPH06282241A (ja) | プラズマディスプレイパネルの駆動装置 | |
| JPS6371889A (ja) | 表示装置の駆動回路 | |
| JPS6150119A (ja) | 液晶表示装置用駆動回路 | |
| US5757352A (en) | Image information control apparatus and display device | |
| JPH0782304B2 (ja) | 液晶表示装置 | |
| EP0984421A2 (en) | Display device capable of enlarging and reducing video signal according to display unit | |
| US5400049A (en) | Display control device with compensation for rounded or ringing waveforms | |
| EP0477014B1 (en) | Display unit having brightness control function | |
| JP3552085B2 (ja) | 座標入力装置 | |
| KR100740933B1 (ko) | 액정 표시 장치 | |
| KR100318384B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| JPH08106077A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07147659A (ja) | 液晶パネル駆動回路 | |
| JPH0744138A (ja) | 液晶表示装置 | |
| US6195071B1 (en) | Timing control circuit of AC type plasma display panel system | |
| US6191762B1 (en) | Timing control circuit of AC type plasma display panel system | |
| JP2003005152A (ja) | 液晶表示装置 | |
| JPS62206589A (ja) | 表示装置の駆動方式 | |
| JPH0792933A (ja) | フラットパネル表示装置 | |
| EP0344622A2 (en) | Plasma display control system | |
| JPH1152922A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |