JPH0783140B2 - ２−６族化合物半導体ｐ形電極構造 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ｐ形２−６族化合物半
導体層を有する半導体装置、特に青色発光素子、発光ダ
イオード、半導体レーザに関する。

【０００２】

【従来の技術】従来の２−６族化合物半導体装置の例と
して、特開平１−２９６６８７号公報、特開昭６２−８
８３２９号公報、特開昭６１−４６０３１号公報、特開
昭６２−１７２７６６号公報等があるが、良好な電極構
造をもつ半導体装置は実現されていない。

【０００３】また、イオウ（Ｓ）またはセレン（Ｓｅ）
を含む２−６族化合物半導体材料（ＺｎＳｅ、ＺｎＳ、
ＺｎＳＳｅ、ＺｎＣｄＳＳｅ等）は、禁制帯幅が大きく
青色発光素子の材料として用いられている。ホールを注
入するためのｐ電極は、ｐ形ＺｎＳｅ上にＡｕを蒸着し
た構造である。例えばアプライド フィジックス レタ
ーズ［Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ
ｓ］第５９巻１２７２項 １９９１年参照。

【０００４】

【発明が解決しようとする課題】しかしながら、イオウ
またはセレンを含む２−６族化合物半導体材料の価電子
帯端のエネルギー位置が金属のフェルミレベルよりかな
り低いため、このような構造ではショットキー性の電極
になってしまい、抵抗が大きく立ち上がり電圧が高いと
いう問題を有していた。

【０００５】本発明の目的は、ｐ形２−６族化合物半導
体の電極の抵抗の小さくすることにある。

【０００６】

【課題を解決するための手段】本発明のｐ形電極構造
は、イオウ（Ｓ）またはセレン（Ｓｅ）を含むｐ形２−
６族化合物半導体材料からなるｐ形２−６半導体層を有
する半導体装置において、前記ｐ形２−６半導体層に隣
接して、これと格子長が等しいかまたは格子長が異なる
臨界膜厚以下のｐ形Ｉｎ_x Ｇａ_y Ａｌ_z Ｐ（ｘ＋ｙ＋ｚ
＝１、０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦１）半導体ま
たは超格子からなるｐ形３−５半導体層を有し、前記ｐ
形３−５半導体層上に直接または第二ｐ形３−５半導体
層を介してｐ電極を有し、前記ｐ形３−５半導体層の価
電子帯端のエネルギー位置が前記ｐ電極部で高く、前記
ｐ形２−６半導体層に近着くにつれ連続的にまたは階段
状に低くなっており、前記第二ｐ形３−５半導体層が前
記ｐ形３−５半導体層の価電子帯端のエネルギー位置よ
りも価電子帯端が高いｐ形３−５族化合物半導体層一層
以上からなる事を特徴とする。

【０００７】

【作用】イオウまたはセレンを含む２−６族化合物半導
体材料の価電子帯端のエネルギー位置は金属のフェルミ
レベルより１ｅＶ以上低い。このため、２−６半導体に
ホールを注入しようとすると、そのヘテロ界面に１ｅＶ
以上の障壁が存在し、抵抗が大きく、立ち上がり電圧は
２０Ｖ以上である。また、半導体基板として広く用いら
れているｐ形ＧａＡｓ上にｐ形２−６半導体層を形成
し、ＧａＡｓ層よりホールを注入しようとすると、やは
り２−６半導体とＧａＡｓの価電子帯端のエネルギー位
置の違いにより１ｅＶ程度の障壁が存在し、抵抗が大き
く、立ち上がり電圧が２０Ｖ以上となる。

【０００８】ＩｎＧａＡｌＰ混晶半導体の価電子帯端の
エネルギー位置は金属のフェルミレベルとイオウまたは
セレンを含む２−６族化合物半導体の価電子帯端の中間
にある。ＩｎＧａＡｌＰ半導体の組成を制御して、価電
子帯端の位置を金属との界面では金属のフェルミレベル
にほぼ等しくし、２−６半導体層に近着くにつれ低くし
ていくことができる。２−６半導体との界面での障壁は
大幅に低減され、ホールの注入は容易となる。また、Ｉ
ｎＧａＡｌＰ混晶では、ＧａとＡｌの組成を変えること
により、格子長を変えず価電子帯端の位置を変化させる
ことができ、作製上も容易である。

【０００９】

【実施例】

（実施例１）本発明について図面を参照して説明する。
図１は、第１の発明の一実施例を示す断面図である。

【００１０】ｎ形ＧａＡｓからなる基板１０上にＣｌ添
加したＺｎＳ_{0 . 0 7} Ｓｅ_{0 . 9 3}からなるｎ形２−６
半導体層１１（厚さ１μｍ、ｎ＝１×１０^{1 8} ｃ
ｍ^{- 3} ）とＮ添加したＺｎＳ_{0 . 0 7} Ｓｅ_{0 . 9 3} から
なるｐ形２−６半導体層１２（厚さ１μｍ、ｐ＝５ｘ１
０^{1 7} ｃｍ^{- 3} ）を分子線エピタキシー（ＭＢＥ）法に
より成長し、Ｚｎを添加したＩｎ_{0 . 5} Ａｌ_{0 . 5} Ｐ
（厚さ１００ｎｍ、ｐ＝１ｘ１０^{1 8} ｃｍ^{- 3} ）とＩｎ
_{0 . 5} Ｇａ_{0 . 5} Ｐ（厚さ１００ｎｍ、ｐ＝１×１０
¹⁹ ｃｍ^{- 3} ）からなるｐ形３−５半導体層１３をガス
ソースＭＢＥ法により成長し、ＡｕＺｎからなるｐ電極
１４（厚さ３００ｎｍ）、ＡｕＧｅＮｉからなるｎ電極
１５（厚さ３００ｎｍ）を真空蒸着法により形成したの
ち、３００゜Ｃで１０分加熱して発光ダイオードを作製
した。ｐ形２−６半導体層１２とｐ形３−５半導体層１
３の格子長は等しく、格子欠陥の無い良好な半導体層が
形成された。

【００１１】ｐ形３−５半導体層１３の導入によりｐ−
ｎ接合順方向に電流を流すために必要な印加電圧は５Ｖ
と低くなり、良好な発光特性が得られた。これは、ｐ形
２−６半導体層１２とｐ形３−５半導体層１３との界
面、ｐ形３−５半導体層１３とｐ電極１４との界面での
障壁が小さくなったためである。

【００１２】上述の実施例ではｐ形３−５半導体層とし
てｐ形２−６半導体層と格子長の等しい材料を用いた
が、これに限らず、Ｂｅ添加Ｉｎ_{0 . 3} Ｇａ_{0 . 7} Ｐ
（厚さ５ｎｍ、ｐ＝１×１０^{1 9} ｃｍ^{- 3} ）など格子長
がｐ形２−６半導体層と異なる臨界膜厚以下のＩｎＧａ
ＡｌＰ混晶を用いてもよい。

【００１３】（実施例２）図２は、第２の発明の一実施
例を示す断面図である。

【００１４】ｎ形Ｉｎ_{0 . 0 4} Ｇａ_{0 . 9 6} Ａｓからな
る基板２０上に、Ｃｌ添加したＺｎＳｅからなるｎ形２
−６半導体層２１（厚さ１μｍ、ｎ＝１×１０^{1 8} ｃｍ
^{- 3}）とＺｎ_{0 . 8} Ｃｄ_{0 . 2} Ｓｅからなる活性層２２
（厚さ１０ｎｍ）、Ｎ添加したＺｎＳｅからなるｐ形２
−６半導体層２３（厚さ１μｍ、ｐ＝５×１０^{1 7} ｃｍ
^{- 3} ）を分子線エピタキシー（ＭＢＥ）法により成長
し、Ｂｅを添加したＩｎ_{0 . 5 4} Ａｌ_{0 . 4 6} Ｐ／Ｉｎ
_{0 . 5 4} Ｇａ_{0 . 4 6} Ｐ超格子からなるｐ形３−５半導
体層２４をガスソースＭＢＥ法により成長し、ＡｕＺｎ
からなるｐ電極２５（厚さ３００ｎｍ）、ＡｕＧｅＮｉ
からなるｎ電極２６（厚さ３００ｎｍ）を真空蒸着法に
より形成して発光ダイオードを作製した。ｐ形３−５半
導体層２４の超格子構造は、Ｉｎ_{0 . 5 4} Ａｌ_{0 . 4 6}
Ｐ層の厚さが３ｎｍと一定で、Ｉｎ_{0 . 5 4} Ｇａ
_{0 . 4 6} Ｐ層の厚さがｐ形２−６半導体層２３との界面
で０．５ｎｍであり、ｐ電極２５に近着くにつれ一周期
毎に０．５ｎｍづつ広くなっており、ｐ電極２５との界
面で２０ｎｍである。

【００１５】ｐ−ｎ接合順方向に電流を流すために必要
な印加電圧は４Ｖと低くなり、強い青色発光が得られ
た。これは、ｐ形３−５半導体層２４の価電子帯端が連
続的に変化して、ｐ形２−６半導体層２３に近着くにつ
れ低くなっていて、ホールが容易に注入されるためであ
る。

【００１６】上述の実施例ではｐ形３−５半導体層とし
てｐ形２−６半導体層と格子長の等しい材料を用いた
が、これに限らず、Ｂｅを添加したＩｎ_{0 . 5} Ａｌ
_{0 . 5} Ｐ／Ｉｎ_{0 . 5 8} Ｇａ_{0 . 4 2} Ｐ歪超格子等の格
子長がｐ形２−６半導体層と異なる臨界膜厚以下のＩｎ
ＧａＡｌＰ超格子を用いてもよい。

【００１７】（実施例３）図３は、第３の発明の一実施
例を示す断面図である。

【００１８】ｐ形ＧａＡｓ基板からなる第二ｐ形３−５
半導体層３０（厚さ３５０μｍ）上に、Ｂｅを添加した
Ｉｎ0 _{. 5} Ｇａ_{0 . 5} Ｐ（厚さ１００ｎｍ、ｐ＝１×１
０¹⁹ ｃｍ^{- 3} ）、Ｉｎ_{0 . 5} Ｇａ_{0 . 2 5} Ａｌ
_{0 . 2 5} Ｐ（厚さ１００ｎｍ、ｐ＝１×１０^{1 8} ｃｍ
^{- 3} ）、Ｉｎ_{0 . 5} Ａｌ_{0 . 5} Ｐ（厚さ１００ｎｍ、ｐ
＝１×１０^{1 8} ｃｍ^{- 3} ）からなるｐ形３−５半導体層
３１をガスソースＭＢＥ法により成長したのち、Ｎ添加
したＺｎＳｅからなるｐ形２−６半導体層３２（厚さ２
μｍ、ｐ＝５×１０^{1 7} ｃｍ^{- 3} ）、Ｚｎ_{0 . 8} Ｃｄ
_{0 . 2} Ｓｅからなる活性層３３（厚さ１０ｎｍ）、Ｃｌ
添加したＺｎＳｅからなるｎ形２−６半導体層３４（厚
さ２μｍ、ｎ＝１×１０^{1 8} ｃｍ^{- 3} ）とを分子線エピ
タキシー（ＭＢＥ）法により成長し、Ｉｎからなるｎ電
極３５（厚さ３００ｎｍ）、ＡｕＺｎからなるｐ電極３
６（厚さ３００ｎｍ）を真空蒸着法により形成し、へき
開により反射面を形成して青色発光半導体レーザを作製
した。

【００１９】ｐ電極３６より注入されたホールは、第二
ｐ形３−５半導体層３０からｐ形３−５半導体層３１を
介しｐ形２−６半導体層３２に注入される。第二ｐ形３
−５半導体層３０の価電子帯端はｐ形２−６半導体層３
２に比べて高く、ホールは容易に注入される。立ち上が
り電圧は４Ｖと低く、室温でのレーザ発振が得られた。

【００２０】上述の実施例では、第二ｐ形３−５半導体
層としてｐ形ＧａＡｓ層一層を用いたが、これに限ら
ず、価電子帯端がＩｎＧａＡｌＰ混晶よりも高いｐ形Ｉ
ｎＰやｐ形ＩｎＧａＡｓＰなどの他のｐ形３−５半導体
材料や複数のｐ形３−５半導体層構造を用いてもよい。

【００２１】（実施例４）図４は、第４の発明の一実施
例を示す断面図である。

【００２２】ｐ形ＧａＡｓ基板からなる第二ｐ形３−５
半導体層４０（厚さ３５０μｍ）上に、Ｂｅを添加した
Ｉｎ_{0 . 4} Ａｌ_{0 . 6} Ｐ／Ｉｎ_{0 . 6} Ｇａ
_{( 0 . 4 - z )} Ａｌ_z Ｐ歪超格子からなるｐ形３−５半
導体層４１をガスソースＭＢＥ法により成長したのち、
Ｎ添加したＺｎＳｅからなるｐ形２−６半導体層４２
（厚さ１μｍ、ｐ＝５×１０^{1 7} ｃｍ^{- 3} ）、Ｃｌ添加
したＺｎＳｅからなるｎ形２−６半導体層４３（厚さ１
μｍ、ｎ＝１×１０^{1 8} ｃｍ^{- 3} ）とを分子線エピタキ
シー（ＭＢＥ）法により成長し、Ｉｎからなるｎ電極４
４（厚さ３００ｎｍ）、ＡｕＺｎからなるｐ電極４５
（厚さ３００ｎｍ）を真空蒸着法により形成し、青色発
光ダイオードを作製した。ｐ形３−５半導体層４１の超
格子構造は、各層の厚さが１ｎｍと一定で、Ｉｎ_{0 . 6}
Ｇａ_{( 0 . 4 - z )} Ａｌ_z Ｐ層のＡｌ組成ｚがｐ形２−
６半導体層４２との界面で０．４であり、一周期毎に
０．０２づつ減少して、第二ｐ形３−５半導体層４０と
の界面で零となっている。この構造では価電子帯端は連
続的に変化し、ｐ形２−６半導体層４２界面で低く、第
二ｐ形３−５半導体層４０界面で高くなっていて、ホー
ルは容易にｐ形２−６半導体層４２へ注入される。

【００２３】作製した発光ダイオードの立ち上がり電圧
は５Ｖと低く、強い青色発光がえられた。

【００２４】上述の実施例では、ｐ形３−５半導体層と
して臨界膜厚以下の歪超格子を用いたが、これに限ら
ず、格子長がｐ形２−６半導体層と等しい超格子を用い
てもよい。

【００２５】上述の実施例では、第二ｐ形３−５半導体
層としてｐ形ＧａＡｓ層一層を用いたが、これに限ら
ず、価電子帯端がＩｎＧａＡｌＰ混晶よりも高いｐ形Ｉ
ｎＰやｐ形ＩｎＧａＡｓＰなどの他のｐ形３−５半導体
材料や複数のｐ形３−５半導体層構造を用いてもよい。

【００２６】

【発明の効果】以上説明したように、本発明によりｐ形
２−６半導体層へのホールの注入が容易になり、ｐ電極
での抵抗が下がり、良好な青色発光素子が実現できる。

【図面の簡単な説明】

【図１】第１の発明の実施例を示す断面図である。

【図２】第２の発明の実施例を示す断面図である。

【図３】第３の発明の実施例を示す断面図である。

【図４】第４の発明の実施例を示す断面図である。

【符号の説明】

１０ 基板 １１ ｎ形２−６半導体層 １２ ｐ形２−６半導体層 １３ ｐ形３−５半導体層 １４ ｐ電極 １５ ｎ電極 ２０ 基板 ２１ ｎ形２−６半導体層 ２２ 活性層 ２３ ｐ形２−６半導体層 ２４ ｐ形３−５半導体層 ２５ ｐ電極 ２６ ｎ電極 ３０ 第二ｐ形３−５半導体層 ３１ ｐ形３−５半導体層 ３２ ｐ形２−６半導体層 ３３ 活性層 ３４ ｎ形２−６半導体層 ３５ ｎ電極 ３６ ｐ電極 ４０ 第二ｐ形３−５半導体層 ４１ ｐ形３−５半導体層 ４２ ｐ形２−６半導体層 ４３ ｎ形２−６半導体層 ４４ ｎ電極 ４５ ｐ電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 イオウ（Ｓ）またはセレン（Ｓｅ）を含
   むｐ形２−６族化合物半導体材料からなるｐ形２−６半
   導体層を有する半導体装置において、前記ｐ形２−６半
   導体層に隣接して、これと格子長が等しいかまたは格子
   長が異なる臨界膜厚以下のｐ形Ｉｎ_x Ｇａ_y Ａｌ_z Ｐ
   （ｘ＋ｙ＋ｚ＝１、０≦ｘ＜１、０≦ｙ≦１、０≦ｚ≦
   １）半導体からなるｐ形３−５半導体層を有し、前記ｐ
   形３−５半導体層上にｐ電極を有し、前記ｐ形３−５半
   導体層のＡｌ組成が前記ｐ電極部で零または特定の値で
   あり、前記ｐ形２−６半導体層に近着くにつれ連続的に
   または階段状に増加している事を特徴とするｐ形電極構
   造。
2. 【請求項２】 イオウ（Ｓ）またはセレン（Ｓｅ）を含
   むｐ形２−６族化合物半導体材料からなるｐ形２−６半
   導体層を有する半導体装置において、前記ｐ形２−６半
   導体層に隣接して、これと格子長が等しいかまたは格子
   長が異なる臨界膜厚以下のｐ形Ｉｎ_{x 1} Ｇａ_{y 1} Ａｌ
   _{z 1} Ｐ／Ｉｎ_{x 2} Ｇａ_{y 2} Ａｌ_{z 2} Ｐ超格子（ｘ１＋ｙ
   １＋ｚ１＝１、０≦ｘ１＜１、０≦ｙ１≦１、０≦ｚ１
   ≦１、ｘ２＋ｙ２＋ｚ２＝１、０≦ｘ２＜１、０≦ｙ２
   ≦１、０≦ｚ２≦１）からなるｐ形３−５半導体層を有
   し、前記ｐ形３−５半導体層上にｐ電極を有し、前記ｐ
   形３−５半導体層の価電子帯端のエネルギー位置が前記
   ｐ電極部で高く、前記ｐ形２−６半導体層に近着くにつ
   れ連続的にまたは階段状に低くなっている事を特徴とす
   るｐ形電極構造。
3. 【請求項３】 請求項１のｐ形電極構造において、ｐ形
   ３−５半導体層とｐ電極との間に、前記ｐ形３−５半導
   体層の価電子帯端のエネルギー位置よりも価電子帯端が
   高いｐ形３−５族化合物半導体層一層以上からなる第二
   ｐ形３−５半導体層を有する事を特徴とするｐ形電極構
   造。
4. 【請求項４】 請求項２のｐ形電極構造において、ｐ形
   ３−５半導体層とｐ電極との間に、前記ｐ形３−５半導
   体層の価電子帯端のエネルギー位置よりも価電子帯端が
   高いｐ形３−５族化合物半導体層一層以上からなる第二
   ｐ形３−５半導体層を有する事を特徴とするｐ形電極構
   造。