JPH0783367B2 - デ−タ伝送制御方式 - Google Patents
デ−タ伝送制御方式Info
- Publication number
- JPH0783367B2 JPH0783367B2 JP59209706A JP20970684A JPH0783367B2 JP H0783367 B2 JPH0783367 B2 JP H0783367B2 JP 59209706 A JP59209706 A JP 59209706A JP 20970684 A JP20970684 A JP 20970684A JP H0783367 B2 JPH0783367 B2 JP H0783367B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- output
- signal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、それぞれデータ伝送用I/Oデバイスを持つ複
数台の計算機システムを上記I/Oデバイスの送受信線で
ループ状に接続したループ式データ伝送方式に係り、特
に、高速でデータ伝送を行なうのに好適なループ式デー
タ伝送制御方式に関する。
数台の計算機システムを上記I/Oデバイスの送受信線で
ループ状に接続したループ式データ伝送方式に係り、特
に、高速でデータ伝送を行なうのに好適なループ式デー
タ伝送制御方式に関する。
従来のループ式データ伝送方式では、伝送制御用プロセ
ツサの共通バスに接続された伝送用I/Oデバイスが回線
のデータを受信し、１語長ずつ、データを読み込んでい
る。この一例を第１図に示す。
ツサの共通バスに接続された伝送用I/Oデバイスが回線
のデータを受信し、１語長ずつ、データを読み込んでい
る。この一例を第１図に示す。
伝送制御用プロセツサ１は、データ伝送用I/Oデバイス
２が、受信した受信データを１語長ごとにデータ伝送用
I/Oデバイス２より出力される割込信号７によつて起動
される割込プログラムによつて、１語長ごとに受信デー
タをデータバス６を通して、取り込む。受信フレームの
先頭の同期ワードに続く、データの内容を計算機により
チエツクして、伝送モードを計算機から切り替える。
２が、受信した受信データを１語長ごとにデータ伝送用
I/Oデバイス２より出力される割込信号７によつて起動
される割込プログラムによつて、１語長ごとに受信デー
タをデータバス６を通して、取り込む。受信フレームの
先頭の同期ワードに続く、データの内容を計算機により
チエツクして、伝送モードを計算機から切り替える。
伝送モードには、下流へデータを通過させながら、受信
データを計算機に取り込むスルーモードと、下流へデー
タを通過させないで、一旦、計算機に取り込み、計算機
で判断して、下流へ再度伝送するストアアンドフオワー
ドモードがあり、この２つのモードを計算機からI/Oデ
バイスのコントロールレジスタに書き込むことによつ
て、選択する。従つて、ループの回線速度が計算機の処
理速度に比して速くなつてくると、I/Oデバイスがデー
タを受信しても、下流へ通過させるべきデータでないも
のも、モードの切替指令を出力するための処理が遅いた
め、下流へ通過してしまう欠点がある。
データを計算機に取り込むスルーモードと、下流へデー
タを通過させないで、一旦、計算機に取り込み、計算機
で判断して、下流へ再度伝送するストアアンドフオワー
ドモードがあり、この２つのモードを計算機からI/Oデ
バイスのコントロールレジスタに書き込むことによつ
て、選択する。従つて、ループの回線速度が計算機の処
理速度に比して速くなつてくると、I/Oデバイスがデー
タを受信しても、下流へ通過させるべきデータでないも
のも、モードの切替指令を出力するための処理が遅いた
め、下流へ通過してしまう欠点がある。
これを解決するには、計算機の処理速度を速くする必要
があるが、これを実現するには、大規模な回路が必要と
なり、装置の小型軽量化、コストパフオーマンスの点で
困難である。
があるが、これを実現するには、大規模な回路が必要と
なり、装置の小型軽量化、コストパフオーマンスの点で
困難である。
本発明の目的は、データ伝送用I/Oデバイスを持つ計算
機システムを伝送用I/Oデバイスの送受信線でループ状
にｎ個（ｎ≧２）接続したループ伝送システムにおい
て、上記計算機システムがデータ伝送用I/Oデバイスを
通して、１フレームのデータを受信するとき、あらかじ
め登録された受信内容を示すパターンと受信データの内
容が一致したとき、データの下流への通過を抑制するこ
とによつてデータ伝送を簡単かつ確実に行なわせるルー
プ式データ伝送制御方式を提供することにある。
機システムを伝送用I/Oデバイスの送受信線でループ状
にｎ個（ｎ≧２）接続したループ伝送システムにおい
て、上記計算機システムがデータ伝送用I/Oデバイスを
通して、１フレームのデータを受信するとき、あらかじ
め登録された受信内容を示すパターンと受信データの内
容が一致したとき、データの下流への通過を抑制するこ
とによつてデータ伝送を簡単かつ確実に行なわせるルー
プ式データ伝送制御方式を提供することにある。
上記目的で述べたループ式伝送制御装置において、DMA
転送により、伝送I/Oデバイスを通して、データを受信
する際、データ受信のモードに各伝送用I/Oで下流にデ
ータを通過させるとともに、該計算機にデータを取り込
む、スルー受信モードと、下流への送信は、一旦打ち切
り、一度受信してから受信データを送信ポートから再度
送信するストアアンドフオワード受信モードがある。
転送により、伝送I/Oデバイスを通して、データを受信
する際、データ受信のモードに各伝送用I/Oで下流にデ
ータを通過させるとともに、該計算機にデータを取り込
む、スルー受信モードと、下流への送信は、一旦打ち切
り、一度受信してから受信データを送信ポートから再度
送信するストアアンドフオワード受信モードがある。
スルー受信モードにおいて、DMA転送を行なうと、回線
の転送速度に対して、計算機の処理速度が遅く、１フレ
ームのデータ長が短かい場合には、データの通過を中断
すべきデータあるいは、ストアアンドフオワードすべき
データであつても、計算機がデータの受信を認識して、
ストアアンドフオワード受信モードに切り替える時間が
十分とれず、データが下流に通過してしまう。
の転送速度に対して、計算機の処理速度が遅く、１フレ
ームのデータ長が短かい場合には、データの通過を中断
すべきデータあるいは、ストアアンドフオワードすべき
データであつても、計算機がデータの受信を認識して、
ストアアンドフオワード受信モードに切り替える時間が
十分とれず、データが下流に通過してしまう。
したがって、下流の伝計算機システムは、上流の計算機
システムのI/Oデバイスをスルーモードで通過してきた
データと、上流の計算機システムからストアアンドフォ
ワードで出力されるデータの２つのデータを受信するこ
とになり、同一データの２重受信が発生する。
システムのI/Oデバイスをスルーモードで通過してきた
データと、上流の計算機システムからストアアンドフォ
ワードで出力されるデータの２つのデータを受信するこ
とになり、同一データの２重受信が発生する。
つまり、このような場合は、スルーモード受信をあきら
めなければならない。
めなければならない。
本発明は、これを解決するため、１フレーム内のデータ
本体の内容を識別するための内容コードを記憶する記憶
装置を設け、この記憶装置にあらかじめ、自計算機シス
テムから他の計算機システムへのブロードキャスト通信
のために一旦出力され、ループを１周して再度自システ
ムに伝送されたデータなど、スルーモードで下流側に流
すべきでないデータの内容コードを記憶しておき、デー
タを受信したとき、同期フラグに内容コードと、上記記
憶装置の記憶パターンとが一致したことにより、トラツ
プすべきデータであることを検知する手段を設け、さら
に、そのトラツプ検知信号により、データの通過を阻止
するために、伝送用I/Oの下流に設けたゲートにより、
送信データの出力を抑制するため、出力データを例えば
Highの状態に保つ。こうすることによつて、トラツプす
べきデータは、伝送制御プロセッサがDMAメモリに格納
された受信データをチェックしてI/Oデバイスをスルー
モードからストアアンドフォワードモードにモード切り
替えるのに先立ち、上記ゲートにより、下流への通過を
阻止される。
本体の内容を識別するための内容コードを記憶する記憶
装置を設け、この記憶装置にあらかじめ、自計算機シス
テムから他の計算機システムへのブロードキャスト通信
のために一旦出力され、ループを１周して再度自システ
ムに伝送されたデータなど、スルーモードで下流側に流
すべきでないデータの内容コードを記憶しておき、デー
タを受信したとき、同期フラグに内容コードと、上記記
憶装置の記憶パターンとが一致したことにより、トラツ
プすべきデータであることを検知する手段を設け、さら
に、そのトラツプ検知信号により、データの通過を阻止
するために、伝送用I/Oの下流に設けたゲートにより、
送信データの出力を抑制するため、出力データを例えば
Highの状態に保つ。こうすることによつて、トラツプす
べきデータは、伝送制御プロセッサがDMAメモリに格納
された受信データをチェックしてI/Oデバイスをスルー
モードからストアアンドフォワードモードにモード切り
替えるのに先立ち、上記ゲートにより、下流への通過を
阻止される。
さらに、伝送モード切替器は、伝送用I/Oからデータを
送信するための送信要求信号により、リセツトされ、下
流へのデータの送信を可能にする。
送信するための送信要求信号により、リセツトされ、下
流へのデータの送信を可能にする。
以下、本発明の実施例を第２図により説明する。
伝送制御装置（NCP）は、伝送制御を行なう計算機１、
そのバス６を介して接続された、伝送用I/Oデバイス
２、DMA転送用記憶装置３、DMAコントローラ９および伝
送モード切替信号発生器10と、伝送モード切替器11から
構成される。
そのバス６を介して接続された、伝送用I/Oデバイス
２、DMA転送用記憶装置３、DMAコントローラ９および伝
送モード切替信号発生器10と、伝送モード切替器11から
構成される。
計算機１は、DMA転送記憶装置３に送信データをセツト
し、DMAコントローラを起動して、伝送用I/Oデバイス２
からデータを送信する。
し、DMAコントローラを起動して、伝送用I/Oデバイス２
からデータを送信する。
この伝送用I/OデバイスはHDLC手順をサポートするLSIで
ある。
ある。
伝送用I/Oデバイス２からの送信データ５（TD）は、伝
送モード切替器11を介して、送信データ出力信号15（TD
out）として、ループ上に送信される。
送モード切替器11を介して、送信データ出力信号15（TD
out）として、ループ上に送信される。
伝送用I/Oデバイスが送信になつたときは、伝送用I/Oか
ら出力される送信要求信号16が、伝送モード切替信号発
生器10をリセツトし、伝送モード切替信号14をリセツト
する。伝送モード切替信号14は、リセツトされたら、送
信データTDをそのまま送信データ出力信号として出力す
る。
ら出力される送信要求信号16が、伝送モード切替信号発
生器10をリセツトし、伝送モード切替信号14をリセツト
する。伝送モード切替信号14は、リセツトされたら、送
信データTDをそのまま送信データ出力信号として出力す
る。
次に、データを受信する際は、計算機１は受信用のDMA
転送バツフアを確保しておき、DMAコントローラのチヤ
ネルを受信モードにセツトする。
転送バツフアを確保しておき、DMAコントローラのチヤ
ネルを受信モードにセツトする。
受信データ４（RD）は１フレームのデータ形式が、第３
図のようになつており、同期フラグの次にデータの内容
を示すコードが続き、その後Dataの内容、フレームの内
容をチエツクするフレームチエツクシーケンス（FCS）
信号データの最後を示す同期フラグとなつている。
図のようになつており、同期フラグの次にデータの内容
を示すコードが続き、その後Dataの内容、フレームの内
容をチエツクするフレームチエツクシーケンス（FCS）
信号データの最後を示す同期フラグとなつている。
伝送用I/Oデバイスは、DMA転送モードにセツトされ、上
記のフレームデータを一語長ずつ受信する。
記のフレームデータを一語長ずつ受信する。
各一語長受信のたびに伝送用I/Oから転送要求信号12がD
MAコントローラに出力され、DMAコントローラは、受信
データを伝送用I/OデバイスからDMA転送記憶装置３に転
送する。以上の動作の繰り返しにより、受信データがあ
る場合の受信蓄積がおこなわれるが、伝送用I/Oデバイ
ス２の動作モードにはスルーモードとストアアンドフォ
ワードモードとがある。スルーモードの場合には受信し
た信号は上記の受信蓄積動作でDMA転送記憶装置３に転
送されるとともに、信号線５にスルーする。ストアアン
ドフォワードモードの場合は受信信号は受信チャネルの
DMA転送記憶装置３の所定アドレスに転送され、一方、
過去に格納されたDMA転送記憶装置３内のデータが信号
線５に出力される。この伝送用I/Oデバイス２の動作モ
ード切り替えは計算機１による伝送用I/Oデバイス２内
部の制御レジスタ（図示せず）の書替えにより実行され
る。以上のようなスルーモードとストアアンドフォワー
ドモードとの切り替えに関して特開昭57-24144号などに
記載されている。さて、本実施例では、このような計算
機による伝送用I/Oデバイスの動作モード切替えの時間
遅れによる欠点を除くため、伝送用I/Oデバイスの出力
信号線５に伝送モード切替器14と、これを制御する伝送
モード切替制御信号発生器10が設けられる。上記フレー
ムデータの内容コードを受信したとき、伝送モード切替
信号検出タイミング信号13が、DMAコントローラから伝
送モード切替信号発生器10に出力される。
MAコントローラに出力され、DMAコントローラは、受信
データを伝送用I/OデバイスからDMA転送記憶装置３に転
送する。以上の動作の繰り返しにより、受信データがあ
る場合の受信蓄積がおこなわれるが、伝送用I/Oデバイ
ス２の動作モードにはスルーモードとストアアンドフォ
ワードモードとがある。スルーモードの場合には受信し
た信号は上記の受信蓄積動作でDMA転送記憶装置３に転
送されるとともに、信号線５にスルーする。ストアアン
ドフォワードモードの場合は受信信号は受信チャネルの
DMA転送記憶装置３の所定アドレスに転送され、一方、
過去に格納されたDMA転送記憶装置３内のデータが信号
線５に出力される。この伝送用I/Oデバイス２の動作モ
ード切り替えは計算機１による伝送用I/Oデバイス２内
部の制御レジスタ（図示せず）の書替えにより実行され
る。以上のようなスルーモードとストアアンドフォワー
ドモードとの切り替えに関して特開昭57-24144号などに
記載されている。さて、本実施例では、このような計算
機による伝送用I/Oデバイスの動作モード切替えの時間
遅れによる欠点を除くため、伝送用I/Oデバイスの出力
信号線５に伝送モード切替器14と、これを制御する伝送
モード切替制御信号発生器10が設けられる。上記フレー
ムデータの内容コードを受信したとき、伝送モード切替
信号検出タイミング信号13が、DMAコントローラから伝
送モード切替信号発生器10に出力される。
伝送モード切替信号発生器10はあらかじめ計算機１から
トラツプすべき内容コードのパターンを登録された内容
コード記憶装置の内容と、DMAによつて読み出した受信
データの内容が一致したときは、受信データを下流に通
過させないようにするため、伝送モード切替信号14をセ
ツトし、伝送モード切替器14に出力する。
トラツプすべき内容コードのパターンを登録された内容
コード記憶装置の内容と、DMAによつて読み出した受信
データの内容が一致したときは、受信データを下流に通
過させないようにするため、伝送モード切替信号14をセ
ツトし、伝送モード切替器14に出力する。
伝送モード切替器14は、伝送モード切替信号14がセツト
されたことにより、送信データ出力信号15を例えばHigh
に固定し、以後の受信データの通過を阻止する。登録さ
れた以外の内容コードの場合は、伝送モード切替信号は
セツトされない。
されたことにより、送信データ出力信号15を例えばHigh
に固定し、以後の受信データの通過を阻止する。登録さ
れた以外の内容コードの場合は、伝送モード切替信号は
セツトされない。
その後、計算機１は、受信データの内容をチエツクし
て、伝送用I/Oデバイスのモードをスルーモードにする
か、ストアアンドフオワードモードにするかを選択す
る。
て、伝送用I/Oデバイスのモードをスルーモードにする
か、ストアアンドフオワードモードにするかを選択す
る。
次に、第４図により、DMA出力する伝送モード切替タイ
ミング信号13,13′の発生方法について、説明する。DMA
は、例えば、アドレスカウントレジスタ9a、データカウ
ントレジスタ9b、コントロールレジスタ9c、ステータス
レジスタ9dより構成されており、9aにDMA転送用記憶装
置の転送アドレスを、9bに、転送語数を、9cにDMAに使
用するI/Oデバイスのアドレスコードおよび、受信／送
信モードを示すR/S信号を、ステータスレジスタ9dにDMA
コントローラの転送状態を示すコントロールステータ
ス、例えば、受信の場合については、受信準備完了RD
Y、受信中BSY、受信完了CMPL、アイドル状態IDLEをセツ
トする。
ミング信号13,13′の発生方法について、説明する。DMA
は、例えば、アドレスカウントレジスタ9a、データカウ
ントレジスタ9b、コントロールレジスタ9c、ステータス
レジスタ9dより構成されており、9aにDMA転送用記憶装
置の転送アドレスを、9bに、転送語数を、9cにDMAに使
用するI/Oデバイスのアドレスコードおよび、受信／送
信モードを示すR/S信号を、ステータスレジスタ9dにDMA
コントローラの転送状態を示すコントロールステータ
ス、例えば、受信の場合については、受信準備完了RD
Y、受信中BSY、受信完了CMPL、アイドル状態IDLEをセツ
トする。
各レジスタ9a,9b,9c,9dは各チヤネルごとに設置され
る。
る。
以下、１チヤネルのみの動作について説明する。
伝送用I/Oデバイスがデータを受信すると、転送要求信
号12が伝送用I/Oデバイスから出力される。一方、各レ
ジスタからは、そのチヤネルに対応して信号が出力され
る。
号12が伝送用I/Oデバイスから出力される。一方、各レ
ジスタからは、そのチヤネルに対応して信号が出力され
る。
データカウントレジスタから、データカウントが出力さ
れ、同期フラグに続く受信データの内容コードの受信タ
イミングをデコーダ9eで受信データカウント値をデコー
ドすることによつて検出し、ANDゲート9gに入力する。
コントロールレジスタ9cからは、受信／送信モード信号
R/S信号が出力され、ANDゲート9gに入力され、また、デ
バイスセレクト信号が出力され、デコーダ9fによつてデ
コードされて、ANDゲート9gに入力される。
れ、同期フラグに続く受信データの内容コードの受信タ
イミングをデコーダ9eで受信データカウント値をデコー
ドすることによつて検出し、ANDゲート9gに入力する。
コントロールレジスタ9cからは、受信／送信モード信号
R/S信号が出力され、ANDゲート9gに入力され、また、デ
バイスセレクト信号が出力され、デコーダ9fによつてデ
コードされて、ANDゲート9gに入力される。
ステータスレジスタ9dからは、受信準備完了を示すRDY
信号が出力され、ANDゲート9gに入力される。
信号が出力され、ANDゲート9gに入力される。
このRDY信号は、DMAの準備完了を示し、DMA転送中も出
力され、DMA転送完了後からDMAの準備完了するまでは、
出力されない。
力され、DMA転送完了後からDMAの準備完了するまでは、
出力されない。
ANDゲート9gには、さらに、伝送用I/Oデバイス２からの
転送要求信号12が入力され、各入力のANDをとつた結果
を伝送モード切替タイミング信号13として、伝送モード
切替信号発生器10に出力する。
転送要求信号12が入力され、各入力のANDをとつた結果
を伝送モード切替タイミング信号13として、伝送モード
切替信号発生器10に出力する。
また、転送要求信号12がDMAコントローラに入力されて
も、DMAのステータスが準備完了RDYになつていないとき
も、受信データをそのまま、通過させると、その伝送用
I/Oデバイスは、データを受信できなくなるので、デー
タの通過を中断させなければならない。そこでRDY信号
をインバータ9hで反転した▲▼信号と、転送要求
信号12、デバイスセレクト信号、受信モード信号R/SをA
NDゲート9iに入力し、ANDした結果を伝送モード切替タ
イミング信号13′として、伝送モード切替信号発生器10
に出力する。これにより、下流へのデータの通過は中断
するが、自計算機システムでも受信準備が完了していな
いので受信データは破棄される。
も、DMAのステータスが準備完了RDYになつていないとき
も、受信データをそのまま、通過させると、その伝送用
I/Oデバイスは、データを受信できなくなるので、デー
タの通過を中断させなければならない。そこでRDY信号
をインバータ9hで反転した▲▼信号と、転送要求
信号12、デバイスセレクト信号、受信モード信号R/SをA
NDゲート9iに入力し、ANDした結果を伝送モード切替タ
イミング信号13′として、伝送モード切替信号発生器10
に出力する。これにより、下流へのデータの通過は中断
するが、自計算機システムでも受信準備が完了していな
いので受信データは破棄される。
第５図に、伝送モード切替信号発生器の一実施例を示
す。
す。
計算機１は、データバスを経由して、記憶装置10a1〜10
ai（ｉは語のbit数）に受信データの内容コードをビツ
トパターンで登録する。
ai（ｉは語のbit数）に受信データの内容コードをビツ
トパターンで登録する。
該当するビツトを登録したいときは、該当ビツトにLow
をセツトする。登録したビツトパターンはインバータ10
bで反転されて、ANDゲート10cに入力され、伝送用I/Oデ
バイスからデータバスを介して入力される受信データと
ANDをとり、さらにそのANDゲート10cの出力をNORゲート
10dに入力する。こうすると登録したビツトに対応する
受信データのビツトがすべてLowであるデータを受信し
たときにNORゲート10dの出力がHighとなる。
をセツトする。登録したビツトパターンはインバータ10
bで反転されて、ANDゲート10cに入力され、伝送用I/Oデ
バイスからデータバスを介して入力される受信データと
ANDをとり、さらにそのANDゲート10cの出力をNORゲート
10dに入力する。こうすると登録したビツトに対応する
受信データのビツトがすべてLowであるデータを受信し
たときにNORゲート10dの出力がHighとなる。
NORゲート10dの出力と伝送モード切替タイミング信号13
をANDゲート10eの入力として、ANDを取り、ORゲート10f
の入力とする。10fの出力は、記憶装置10gのセツト入力
に接続されていて、NORゲート10dの出力がHighで、伝送
モード切替タイミング信号がHigh出力のとき、10gの出
力である伝送モード切替信号14をHighにセツトする。
をANDゲート10eの入力として、ANDを取り、ORゲート10f
の入力とする。10fの出力は、記憶装置10gのセツト入力
に接続されていて、NORゲート10dの出力がHighで、伝送
モード切替タイミング信号がHigh出力のとき、10gの出
力である伝送モード切替信号14をHighにセツトする。
従つて、あらかじめ記憶装置10a1〜10aiにセツトされた
ビツトパターンのうち、Lowのセツトされたビツトが、
受信データにおいてもすべてLowのときのみ、伝送モー
ド切替信号14が出力される。
ビツトパターンのうち、Lowのセツトされたビツトが、
受信データにおいてもすべてLowのときのみ、伝送モー
ド切替信号14が出力される。
同様にして、伝送モード切替タイミング信号13′がHigh
のときにも、伝送モード切替信号14がHigh出力される。
すなわち、受信準備完了RDYがLowのときは、伝送モード
切替信号が出力される。次に、送信データを伝送用I/O
デバイス２がストアアンドフォワードモードに変わった
時、あるいは自計算機システムで発生したデータを受信
するとき、つまりDMA転送記憶装置３の内部データを送
信データとして出力したいときに、伝送用I/Oデバイス
が出力する送信要求信号16（RTS）が出力され、伝送モ
ード切替信号をリセツトする。
のときにも、伝送モード切替信号14がHigh出力される。
すなわち、受信準備完了RDYがLowのときは、伝送モード
切替信号が出力される。次に、送信データを伝送用I/O
デバイス２がストアアンドフォワードモードに変わった
時、あるいは自計算機システムで発生したデータを受信
するとき、つまりDMA転送記憶装置３の内部データを送
信データとして出力したいときに、伝送用I/Oデバイス
が出力する送信要求信号16（RTS）が出力され、伝送モ
ード切替信号をリセツトする。
第６図に、伝送モードの切替器11の構成を示す。
上記の伝送モード切替信号14がHighにセツトされると、
伝送用I/Oデバイスの出力TD5の状態にかかわらず、送信
データ出力TDout15をHighに固定して、伝送用I/Oデバイ
スの出力TD5を遮断して、スルモードで受信した受信デ
ータの下流への通過を遮断する。伝送モード切替信号14
が送信要求RTSによつて、リセツトされると、伝送用I/O
デバイスの出力TD5がそのまま、送信データ出力TDout15
として下流に伝送される。
伝送用I/Oデバイスの出力TD5の状態にかかわらず、送信
データ出力TDout15をHighに固定して、伝送用I/Oデバイ
スの出力TD5を遮断して、スルモードで受信した受信デ
ータの下流への通過を遮断する。伝送モード切替信号14
が送信要求RTSによつて、リセツトされると、伝送用I/O
デバイスの出力TD5がそのまま、送信データ出力TDout15
として下流に伝送される。
本発明によれば、ｎ個（ｎ≧２）の伝送制御用計算機を
伝送用I/Oデバイスを通して、接続したループ伝送シス
テムにおいて、上記計算機が、１フレームのデータをル
ープ伝送路から受信するとき、あらかじめ設定したデー
タ内容を示すパターンと受信データが一致したとき、下
流への通過を阻止すべきデータを検出する第１の手段を
設け、第１の手段で検出した通過を阻止すべきデータに
関して、その下流への出力を中断する第２の手段を設け
ることにより、ループの回線速度が速く、計算機が、伝
送用I/Oデバイスの伝送モードをスルーモードからスト
アアンドフオワードモードに切替えることができない場
合に、簡単かつ確実に伝送制御を行なうことができる効
果がある。
伝送用I/Oデバイスを通して、接続したループ伝送シス
テムにおいて、上記計算機が、１フレームのデータをル
ープ伝送路から受信するとき、あらかじめ設定したデー
タ内容を示すパターンと受信データが一致したとき、下
流への通過を阻止すべきデータを検出する第１の手段を
設け、第１の手段で検出した通過を阻止すべきデータに
関して、その下流への出力を中断する第２の手段を設け
ることにより、ループの回線速度が速く、計算機が、伝
送用I/Oデバイスの伝送モードをスルーモードからスト
アアンドフオワードモードに切替えることができない場
合に、簡単かつ確実に伝送制御を行なうことができる効
果がある。
さらに、データの受信準備が完了していない場合におい
ても、データの受信準備が完了していないことを検出す
る第三の手段で、上記第二の手段を動作させ、データの
下流への通過を阻止することができる。
ても、データの受信準備が完了していないことを検出す
る第三の手段で、上記第二の手段を動作させ、データの
下流への通過を阻止することができる。
第１図は従来のループ式伝送制御装置の構成を示すブロ
ツク図、第２図は本発明によるループ式伝送制御装置の
一実施例を示すブロツク図、第３図はループ式伝送制御
装置の伝送データのフオーマツト図、第４図はDMAコン
トローラの構成例を示すブロツク図、第５図は伝送モー
ド切替信号発生器の構成を示すブロツク図、第６図は伝
送モード切替器の構成を示すブロツク図である。 １……プロセツサ、２……情報伝送用I/Oデバイス、３
……記録装置、４……受信データ（RD）、５……送信デ
ータ（TD）、６……データバス、７……割込信号、８…
…伝送モード切替信号、９……DMA制御装置、10……伝
送モード切替信号発生器、11……伝送モード切替器、12
……転送要求信号、13……伝送モード切替信号検出タイ
ミング信号、14……伝送モード切替信号、15……送信デ
ータ出力信号（TDout）、16……送信要求信号。
ツク図、第２図は本発明によるループ式伝送制御装置の
一実施例を示すブロツク図、第３図はループ式伝送制御
装置の伝送データのフオーマツト図、第４図はDMAコン
トローラの構成例を示すブロツク図、第５図は伝送モー
ド切替信号発生器の構成を示すブロツク図、第６図は伝
送モード切替器の構成を示すブロツク図である。 １……プロセツサ、２……情報伝送用I/Oデバイス、３
……記録装置、４……受信データ（RD）、５……送信デ
ータ（TD）、６……データバス、７……割込信号、８…
…伝送モード切替信号、９……DMA制御装置、10……伝
送モード切替信号発生器、11……伝送モード切替器、12
……転送要求信号、13……伝送モード切替信号検出タイ
ミング信号、14……伝送モード切替信号、15……送信デ
ータ出力信号（TDout）、16……送信要求信号。
Claims (1)
- 【請求項１】プロセッサと記憶装置と伝送用I/Oデバイ
スとを共通バス上に接続した計算機システムを前記伝送
用I/Oデバイスに接続された信号線を介してループ状に
複数個接続して前記計算機システム相互間のデータの送
受信を行うものであり、各計算機システムの伝送用I/O
デバイスには、それぞれのプロセッサのモード選択によ
り下流側の計算機システムに上流側からのデータを通過
させながら自システムにデータを取り込むスルーモード
と、自システムのデータを下流側の計算機システムに送
信する動作と上流側からのデータを自システムに取り込
む動作とを並行して行うストアアンドフォワードモード
と切り替える機能を有するループ式データ伝送制御方式
において、前記プロセッサの指示に基づいて前記他シス
テムへの伝送を抑制すべき受信データの内容コードをあ
らかじめ登録し、前記登録された内容コードとI/Oデバ
イスから読み出した受信データの内容コードとの一致を
検出してトラップ検知信号を発生する手段と、前記トラ
ップ検知信号が発せられている期間中は前記伝送用I/O
デバイスから下流側の計算機システムへの送信データの
出力部に前記信号線へのデータ出力を禁止するゲート手
段を設け、前記プロセッサが前記伝送用I/Oデバイスを
介して取り込まれたデータをチェックして前記伝送用I/
Oデバイスをスルーモードからストアアンドフォワード
モードに切り替えるのに先立ち、前記ゲート手段により
前記他システムへの伝送を抑制すべき受信データが下流
側へ出力されるの停止することを特徴とするループ式デ
ータ伝送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209706A JPH0783367B2 (ja) | 1984-10-08 | 1984-10-08 | デ−タ伝送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209706A JPH0783367B2 (ja) | 1984-10-08 | 1984-10-08 | デ−タ伝送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188632A JPS6188632A (ja) | 1986-05-06 |
| JPH0783367B2 true JPH0783367B2 (ja) | 1995-09-06 |
Family
ID=16577288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209706A Expired - Lifetime JPH0783367B2 (ja) | 1984-10-08 | 1984-10-08 | デ−タ伝送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783367B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827532B2 (ja) * | 1977-12-30 | 1983-06-10 | 富士電機株式会社 | デ−タ伝送システムのシステム動作制御装置 |
| JPS5669948A (en) * | 1979-11-12 | 1981-06-11 | Fuji Electric Co Ltd | Data transmission system |
| JPS5864846A (ja) * | 1981-10-15 | 1983-04-18 | Hitachi Ltd | デ−タ伝送制御装置 |
-
1984
- 1984-10-08 JP JP59209706A patent/JPH0783367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6188632A (ja) | 1986-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5020020A (en) | Computer interconnect system with transmit-abort function | |
| US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
| CA1115850A (en) | I/o interrupt sequencing | |
| EP0391583B1 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| EP0420702A2 (en) | Extented multistation bus system and method | |
| JPS581465B2 (ja) | デ−タ信号の緩衝方式 | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH0783367B2 (ja) | デ−タ伝送制御方式 | |
| JPS60142768A (ja) | デ−タ転送装置 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPH0234518B2 (ja) | ||
| JP2941005B2 (ja) | 記憶制御装置 | |
| JPH08340348A (ja) | 情報処理システム | |
| JPH0249584B2 (ja) | ||
| JPH0235500B2 (ja) | ||
| JPS6252342B2 (ja) | ||
| JPH10224410A (ja) | データ転送方式 | |
| JPS60137A (ja) | 伝送装置の送受信デ−タの転送方式 | |
| JPH0131224B2 (ja) | ||
| JPS5813058B2 (ja) | デ−タ転送優先制御方式 | |
| JPS60136852A (ja) | 情報処理装置の制御方式 | |
| JPS6188635A (ja) | 信号送受信回路 | |
| JPH05160811A (ja) | データ転送方式 | |
| JPS60134954A (ja) | マルチプロセツサシステムのデ−タ通信方式 | |
| JPH0760416B2 (ja) | データ処理装置 |