JPH0784723A

JPH0784723A - ペン入力機能付き液晶パネル

Info

Publication number: JPH0784723A
Application number: JP22410493A
Authority: JP
Inventors: Kosei Tagawa; 孝生田川; Kengo Takahama; 健吾高浜; Masafumi Yamanoue; 雅文山之上
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-09-09
Filing date: 1993-09-09
Publication date: 1995-03-31
Anticipated expiration: 2016-07-30
Also published as: JP3193811B2

Abstract

(57)【要約】【目的】液晶パネルにペン入力機能を付加しても、表
示への影響が無視できるようにすると共に、検出される
ペン位置の直線性をよくすること及び座標検出期間を短
くすると共に、検出ペンに誘起する電圧を大きくして検
出精度を上ることを目的としている。【構成】液晶パネルを駆動する各出力端子には４個以上
のゲート回路を備え、各ゲート回路は上記４種類以上の
電圧供給端子のひとつを直接選択する構造とし、上記各
電圧供給端子は２対以上の入力端子で構成され、各端子
は外部より同一電圧が供給されるように構成し、表示期
間には、上記電圧供給端子より供給される電圧を上記表
示制御からの制御に基づき電圧のひとつを選択して上記
出力端子より液晶パネルの表示電極の一端より供給して
表示を行い、検出期間には上記電圧供給端子より供給さ
れる電圧の１つを選択して上記出力端子より液晶パネル
の表示電極の一端より供給し、上記ペンの位置を検出す
ることを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パーソナルコンピュ
ータやワードプロセッサ等の情報機器に使用される表示
一体型タブレット装置、即ち、ペン入力機能付き液晶パ
ネルに関するものである。

【０００２】

【従来の技術】手書き文字や図形をコンピュータやワー
ドプロセッサなどに入力する手段として、例えば、液晶
ディスプレイと静電誘導型タブレットを積層して、あた
かも紙に筆記用具で書く感覚で文字や図形を静電誘導型
タブレットに入力し、表示パネルに表示出来るようにし
た表示機能付きタブレット装置が実用化されている。

【０００３】しかしながら、この方式の表示機能付きタ
ブレット装置は、格子状電極のある部分と電極の無い部
分とでは反射率や透過率が異なるために表示画面上で格
子状の電極が見え、表示の質を落とす原因になってい
る。

【０００４】そこで、このような欠点をなくしたタブレ
ットとして、表示パネルの電極及び駆動回路を用いた表
示一体型タブレット装置が提案されている。

【０００５】この表示一体型タブレット装置は、液晶デ
ィスプレイの表示電極と静電誘導型タブレット装置の座
標検出電極を兼ねたものである。そして図８に示すよう
に表示期間中にタブレット上の指示座標を検出する座標
検出期間と、画像を表示する表示期間を設けて、座標検
出と画像表示を時分割で行うようにしている。

【０００６】図７はデューティ型液晶パネルの構成図を
示し、液晶パネル１は横方向に配列されたｎ本のコモン
電極Ｙと縦方向に配列されたｍ本のセグメント電極Ｘと
の間に液晶を充填して構成されており、各コモン電極Ｙ
とセグメント電極Ｘとが交差する領域で各画素を構成し
ている。つまり、上記液晶パネル１にはｎ×ｍドットの
画素がマトリックス状に配列されている。

【０００７】図７に示すように、座標検出時には検出ペ
ン８を液晶パネル２１の入力面上に置き、検出ペン先端
の検出電極とセグメント電極群及びコモン電極群との静
電結合によって検出ペン先端の検出電極に誘起された電
圧を検出して、検出ペンの先端座標を確定する。したが
って、液晶パネルに文字や図形を入力する場合には、検
出ペンを入力面に接触させた状態で摺動させ、検出され
た座標をＣＰＵ（図示せず）、表示制御回路５を介して
液晶パネルに表示信号として入力することにより、検出
ペンの先端の軌跡が液晶パネルに表示される。

【０００８】図５は図７に示す表示機能付きタブレット
の駆動回路の構成を示すもので、一般に図のように複数
個のＬＳＩをカスケードに接続することで構成される場
合が多く、図ではコモン駆動回路が３個、セグメント駆
動回路は４個のＬＳＩで構成されている例を示してい
る。

【０００９】図６（ａ）はセグメント駆動回路における
各ＬＳＩの内部ブロック図の例を示し、図６（ｂ）は図
６（ａ）のボックスで示した出力ゲート回路（Ｇ₁₀₁、
Ｇ₁₀₈他）の例を示している。各ＬＳＩは入出力端子Ｅ
ｏ_(n)とＥｉ_(n+1)でカスケードに接続されており、駆動
回路はあたかも出力端子の多い１個のＬＳＩのように動
作する。

【００１０】ゲート回路Ｇ₁₀₈，Ｇ₁₀₉はＶ₀／Ｖ₅及びＶ
₂／Ｖ₃の選択を端子ＦＲに印加される制御信号で切り替
えている。これは液晶パネルの電極に印加する電圧の極
性を切り替え、液晶が電気分解を起こすのを避ける為の
液晶パネル独自の手法である。出力ゲート回路Ｇ₁₀₁
〜Ｇ₁₀₇、Ｇ₂₀₁〜Ｇ₂₀₇はロジック回路・シフトレジス
タ・ラッチ回路からの信号に基づき制御され、出力端子
Ｏ₁₀₁〜Ｏ₁₀₇、Ｏ₂₀₁〜Ｏ₂₀₇より液晶パネルの表示電極
Ｘ₁Ｘ₂Ｘ₃ …にそれぞれ供給される。

【００１１】各ＬＳＩは表示期間には、制御回路からの
制御信号に基き表示の為の走査を行い、出力電圧を液晶
パネルの電極に印加し、表示を行う。

【００１２】また、座標検出期間には検出を行うために
座標検出走査を行い、出力電圧を液晶パネルの電極に印
加し、この電圧による静電誘導電圧を検出ペンにて読み
取りペン位置の座標検出を行う。

【００１３】

【発明が解決しようとする課題】上記手段によるペンの
座標検出機能を備えた液晶パネルは、上記のように液晶
駆動回路が複数個のＬＳＩをカスケードに接続するため
に以下の問題が生じる。

【００１４】まず、第１に、図４に示すペン入力機能を
備えた液晶パネルにおいて、各ＬＳＩが分担する領域の
中央部「Ｄ」領域と、境界近辺即ち「Ｂ」領域で検出さ
れるＸ方向の直線性が異なる点である。

【００１５】次に、液晶パネルの表示品位への影響であ
る。上記のようにペンの座標検出機能を備えた液晶パネ
ルは、座標検出期間に座標を検出するためのに、図５に
示すような走査電圧を液晶パネルの電極に順次印加して
座標を検出するが、この走査が表示期間における表示に
影響を及ぼす。

【００１６】具体的には各ＬＳＩが分担する表示領域の
境界近辺に表示の明るさの斑が発生することである。図
４はその状況を示すもので、液晶パネル１において画面
全体を白画面で表示した場合、「Ｄ」で示した部分に比
べ「Ｂ」で示した部分が明るく表示される。この現象は
通常の使用条件では殆ど問題にならないが、表示の明る
さ調整をやや暗くしたり、表示画面を斜めから見た場合
に縦方向の斑が見えることがある。

【００１７】この表示斑「Ｂ」は座標検出の為の走査を
図５に示す矢印の方向に行った場合、各ＬＳＩの出力端
子における終端部分に相当する端子（Ｏ₁₀₆Ｏ₁₀₇）に接
続された電極の対応位置で発生し、これを詳細に調査し
た結果、座標検出期間における走査に起因していること
が明確になった。

【００１８】図３は出力端子が８０本で図６の概略構成
のＬＳＩを複数個カスケードに接続し、図５に示すよう
なタイミングで１６本の電極に走査電圧がオーバーラッ
プした状態で加わるように（Ｎ＝１６）走査させた場合
の出力端子の走査電圧Ｖ₂´をプロットしたものであ
る。

【００１９】電源供給端子からの供給電圧Ｖ₂は−１４.
２Ｖであるが、最終走査に近い数本の端子での走査電圧
Ｖ₂´は13.6Ｖで、他の出力端子電圧は−１２.７Ｖに低
下している。このような走査電圧の端子による違いはカ
スケードに接続された各ＬＳＩ毎に同じ傾向で発生し、
これが表示期間における表示斑の原因になっている。

【００２０】液晶パネルを表示期間と座標検出期間に分
けて時分割で動作させる場合、座標検出期間での走査が
僅かではあるが表示に影響を及ぼす。この現象は液晶独
自の履歴特性によるもので、表示期間に表示のための電
圧を印加すると、表示濃度はこの電圧だけで決まるので
なく、それより前の座標検出期間に印加された電圧が表
示濃度に作用する液晶独自の性質により決定される。も
し座標検出での走査電圧がパネル全面に亙って均一なら
ば、座標検出走査の電圧に応じて、表示期間に液晶パネ
ル全面にごく淡く一様に表示されるが、斑にはならな
い。

【００２１】しかし、図３のように座標検出期間での走
査電圧がＢ領域とＤ領域で異なる場合には、座標検出期
間に走査電圧が高い終端に近い出力端子に接続されたＢ
領域は、Ｄ領域に比べ表示期間に明るく表示され、図４
のように表示斑となる。

【００２２】このように走査電圧Ｖ₂´の場所による違
いは、表示期間での表示で表示斑を発生するばかりでな
く、Ｂ及びＤ領域における検出座標の直線性(歪)を下げ
る要因にもなっている。

【００２３】これはＢ及びＤ領域の何れか一方の直線性
が悪いことを示すのものではない。液晶パネルを用いた
タブレットの場合、理想的な均一電圧で走査しても、電
極の抵抗及び電極間容量により走査電圧が電極上で遅延
し、検出される座標は真の座標値に対しある程度歪んで
おり、ＣＰＵにより補正を行うのが普通である。

【００２４】もし走査電圧が全画面に亙って均一ならば
歪も均一で極めて単純なアルゴリズムで補正できる。し
かし、座標検出での走査電圧が場所により異なる場合、
Ｂ領域とＤ領域では歪量が異なるので、各領域毎に補正
が必要となり、補正をより複雑にする。

【００２５】このようにペン入力機能を備えた液晶パネ
ルにおいて、座標検出期間での走査電圧の表示電極によ
る差は、好ましくない問題で極力排除すべき現象であ
る。

【００２６】出力端子（Ｏ₁₀₁ …）の電圧が図３のよう
になるのは、図６におけるＬＳＩのゲート回路Ｇ₁₀₉の
ＯＮ抵抗ｒ₁₄での電圧低下によるものである。ｒ₁₄ は
できる限り小さくなるように設計されるが１００Ω程度
になっている場合が多い。

【００２７】又、ＬＳＩの出力端子に接続される液晶パ
ネルの電極は、対向電極と静電容量を形成しているの
で、「容量性の負荷」になっている。従って図５のよう
に端部の電極より順次複数本の電極がオーバーラップす
るようにＧ₁₀₁Ｇ₁₀₂Ｇ₁₀₃…に順次走査電圧を印加して
いくと、ＯＦＦ状態（Ｖ₀）よりＯＮ（Ｖ₂´）にスイッ
チされた場合、出力端子よりこれに接続された表示電極
の静電容量を充電するために大きい電流がごく短時間流
れ、以後ＯＮ状態が継続されてもほとんど電流が流れな
い。

【００２８】しかもこの突入電流はＧ₁₀₉ のＯＮ抵抗ｒ
₁₄を通して流れるため、ここで電圧降下を生じ、これよ
り電圧の供給を受けるすべての出力ゲート回路Ｇ₁₀₁Ｇ
₁₀₂Ｇ₁₀₃…の電圧が降下して、これに接続さるゲート回
路の電圧もすべて低下する。

【００２９】従って、図５のような走査が図６のＯ₁₀₁
よりＯ₁₀₇に向かって走査される場合、走査の先頭がＬ
ＳＩ₁ にある場合は新たにＯＮされる電極に大きな充電
電流が流れてｒ₁₄で電圧降下を生じ、それより前に配列
されていて既にＯＮされている他の出力ゲート回路にも
同一電圧が供給されるので、低下した電圧を出力する。
これが図３のＤ領域である。

【００３０】一方、図６のＧ₁₀₆Ｇ₁₀₇Ｇ₂₀₁のスイッチ
状態のように走査の先端がＬＳＩ₁を通過して次のＬＳ
Ｉ₂のＧ₂₀₁ に突入すると、ＬＳＩ₁では新規にＯＮされ
る出力端子が無いのでＧ₁₀₉を流れる電流は減少し、今
度はＬＳＩ₂ のＧ₂₀₉を流れる電流が急増する。従って
ＬＳＩ₁の終端部に走査するゲート回路（Ｇ₁₀₆ Ｇ₁₀₇）
が残っていても、Ｇ₁₀₉ を流れる電流が少ないのでここ
での電圧降下が減少し、図３のＢ領域のように走査電圧
が増大する。

【００３１】本発明はこれらの原因になっている座標検
出走査における端子による走査電圧差を解決するのと同
時に、座標検出の走査により画面全面に靄がかかったよ
うに、一様に明るく表示されコントラストが低下するの
で、これを除去するものである。

【００３２】また、上記手段に依る座標検出機能付き液
晶パネルにおいて、重要なのは図８における座標検出期
間をより短くし、表示期間をより長くすることである。

【００３３】図７に示すデューティ駆動の液晶パネルは
表示期間に、最上部の行より１行づつ順次表示していく
が、各フレーム期間が一定なので座標検出期間が長い
と、それだけ表示期間が短くなり、デューティ比（１ラ
インの表示期間／１フレーム期間）が小さくなるので、
出来る限り座標検出期間が短いのが理想である。

【００３４】デューティ駆動の液晶パネルの表示品位は
表示のデューティ比により左右され、その比が大きいほ
ど表示は鮮明である。

【００３５】さらに又、座標検出期間に検出ペンに誘起
される検出電圧をより高くして、検出精度を高めること
が望ましい。

【００３６】特に図７に示すように、一般にセグメント
電極（Ｘ電極）は検出ペンより見てコモン電極（Ｙ電
極）の下側に配置するため、セグメント電極の走査によ
る検出ペンの検出電圧が極めて低く、特に下側電極の走
査での検出電圧をより高くすることが望まれる。

【００３７】

【課題を解決するための手段】上述する課題を解決する
ため、第１の発明は、一方向に並列された第１電極群
と、前記一方向と異なる他方向に並列された第２電極群
とを有する表示パネルと、該表示パネルの第１電極群及
び第２電極群と静電的に結合される検出電極を先端に有
する電子ペンと、前記第１電極群を駆動する第１の駆動
回路と、前記第２電極群を駆動する第２の駆動回路と、
表示期間に前記第１の駆動回路及び第２の駆動回路を制
御して前記表示パネルに画像を表示する表示制御回路
と、座標検出期間に前記第１の駆動回路及び第２の駆動
回路を制御して前記第１電極群及び第２電極群に別々の
走査電圧を印加して各電極群を順次走査する検出制御回
路と、前記電子ペンからの出力信号の発生タイミングと
前記第１電極群或は第２電極群の走査タイミングとから
前記電子ペン先端によって指示された表示パネル上の座
標を検出する座標検出回路と、を備え、前記第１及び第
２の駆動回路が、カスケードに接続された複数個のＬＳ
Ｉで構成され、また、前記第１及び第２の駆動回路の少
なくとも一方を構成するＬＳＩが、前記表示制御回路か
ら転送される１行の表示信号を蓄積するラッチ回路と、
前記検出制御回路からのシフトデータをシフトしつつ並
列に出力するシフトレジスタ回路と、前記表示パネルの
電極群に電圧を供給する電圧供給端子と、前記表示パネ
ルの電極群に前記電圧の１つを選択して供給する出力端
子と、を備え、前記電圧供給端子は各々、外部より同一
電圧が供給され、前記出力端子は各々ゲート回路と、モ
ード切り替え端子を備えると共に、前記モード切り替え
端子は、前記表示制御回路または前記検出制御回路から
の出力信号に基づき、各フレーム期間に少なくとも１回
の切り替えを行ってなり、第１のモードで、前記ラッチ
回路からの信号に基づき前記ゲート回路を制御して電圧
供給端子に印加される電圧を前記表示パネルの電極群に
供給して表示を行い、第２のモードで、前記シフトレジ
スタからの並列出力信号に基づき前記ゲート回路を制御
して出力電圧を表示パネルの電極に供給して座標検出を
行うペン入力機能付き液晶パネルにおいて、前記電圧供
給端子は少なくとも４種類の電圧が印加され、且つ複数
対あり、前記ゲート回路は前記電圧供給端子に印加され
る電圧の種類と同数個あって前記電圧の１種を選択して
なるペン入力機能付き液晶パネルを提供するものであ
る。

【００３８】また、第２の発明は、前記ゲート回路の出
力の最大遅延時間をｔ_rmaxとし、座標検出期間において
前記シフトレジスタがシフトデータのパルス幅ｔ_d、転
送クロックの周期ｔ_ckで動作する時、ｔ_d＝Ｎ・ｔ_ck、
ｔ_rmax＞ｔ_ck＞ｔ_rmax／Ｎ、Ｎ≧２を満たすＮを設定し
て座標検出走査が行われるペン入力機能付き液晶パネル
を提供するものである。

【００３９】

【作用】液晶駆動回路を構成する従来のＬＳＩは、電源
供給端子より供給した電圧を、補助的なゲート回路（Ｇ
₁₀₈Ｇ₁₀₉）を経由して全ての出力ゲート回路（Ｇ₁₀₁Ｇ
₁₀₂…）に供給するので、１出力端子に瞬時的な負荷電
流が流れると、補助的なゲート回路のＯＮ抵抗での電圧
降下により、他の端子の出力電圧も低下する。

【００４０】これにより、座標検出期間にＬＳＩの終段
に近い出力端子（Ｏ₁₀₆Ｏ₁₀₇）の走査電圧が他の出力端
子の走査電圧より高くなり、表示斑を含む好ましくない
現象を起こす。

【００４１】第１の発明では、図１のようにＬＳＩの電
圧供給端子より、補助的なゲート回路を経由することな
く、各出力ゲート回路に駆動電圧を直接供給するので、
１出力端子に瞬時的な負荷電流が流れても、他の出力端
子からの出力電圧変動は無い。

【００４２】これにより、ＬＳＩから出力する走査電圧
は他の出力端子の負荷電流に干渉される事なく一定の値
に揃えることができる。

【００４３】また、各電圧供給端子を複数対設け、それ
ぞれの端子に同一電圧を供給することにより、上記電圧
供給端子から供給される電圧がＬＳＩの電源バスで電圧
降下を起こし、上記電圧入力端子に近い位置に設置され
た出力ゲート回路からの出力電圧が高く、上記電圧入力
端子から遠い位置に設置された出力ゲート回路からの出
力電圧が低くなるのを依り確実に防止している。

【００４４】さらに、複数対の電圧供給端子の一端子は
ＬＳＩの最前段に近い出力端子を構成する出力ゲート回
路の近辺に接続され、他の一端子はＬＳＩの最後段に近
い出力端子を制御する出力ゲート回路の近くに接続され
る。その結果、ＬＳＩ最前段出力端子から出力される走
査電圧と、最後段出力端子からの出力電圧とはほとんど
差が無くなるので、ＬＳＩをカスケードに接続しても、
一方のＬＳＩの最後段に近い出力端子の出力電圧と、次
段ＬＳＩの最前段に近い出力端子の出力電圧は差が無
く、表示斑がほとんど見られないばかりでなく、直線性
が著しく改良される。

【００４５】一方、検出期間の走査速度を上げるにはＬ
ＳＩのシフトレジスターの転送クロックの周期ｔ_ck（＝
１／ｆ_ck）を短くすれば良いが、出力ゲート回路の遅延
時間ｔ_rmaxによる制約がありｔ_ck＞ｔ_rmaxが限界であ
る。

【００４６】第２の発明では、上記限界を超えてｔ_ck＜
ｔ_rmaxでシフトレジスタを動作させ、且つ出力ゲート回
路を動作させ高速で座標検出走査を行う。そのためにま
ず出力ゲート回路のＯＮ期間を遅延時間ｔ_rmax より大
きくする。これを実現するために、シフトデータｔ_dを
転送速度ｔ_ckのＮ倍（ｔ_d＝Ｎ・ｔ_ck）にする。

【００４７】その結果、ＬＳＩ内のシフトレジスタの各
並列出力の出力期間もＮ・ｔ_ckとなる。検出期間ではこ
の並列出力により出力部のゲート回路がＯＮするように
制御しているので、このパルス幅もｔ_d＝Ｎ・ｔ_ckとな
り、ｔ_ck＜ｔ_rmaxでもＮ・ｔ_ck＞ｔ_rmaxになる様にＮを
設定すれば、ゲート回路のＯＮ時間はｔ_rmaxより大きく
なり、出力ゲート回路は正常に動作する。但しｔ_ckの下
限は、シフトレジスタの最小転送クロック周期ｔ_ckmin
（１／ｆ_ckmax）でこれより大きく設定する。

【００４８】このようにＮを設定すれば、ゲート回路は
ｔ_rmaxの遅延時間はあるものの、図５のような走査が可
能である。従って検出される座標は遅延時間の分だけシ
フトするが、出力端子毎のシフト量のばらつきはほぼ均
一であり、検出された座標値をその値だけ移動（補正）
すればよい。

【００４９】このように座標検出期間はＮ＞ｔ_rmax／ｔ
_ckになる様にｔ_ckを選べば出力ゲート回路に制約される
ことなく短縮できる。

【００５０】図２は液晶パネルの電極が座標検出期間に
おいて、図５に示すような走査をした場合の状況を示す
もので、斜線を施したセグメント電極が走査電圧が印加
された電極で、見かけ上、図のように電圧を印加した電
極が速度Ｓｐで矢印の方向に転送クロックに比例した速
度でシフトすることになる。

【００５１】転送クロックを速くすることにより、走査
電圧Ｖ₂´が印加された液晶パネルの電極群が検出ペン
の下に近づき、且つ通過していく速度Ｓｐが速くなり、
検出ペンより見ると、見かけ上、電極印加電圧ＶのｄＶ
／ｄｔを大きくするのと等価である。

【００５２】これにより検出ペンに誘起する検出電圧が
大きくなり、検出電圧のＳ／Ｎが向上して検出座標の精
度が向上するので、Ｓ_Pはより大きいことが有効であり
その為には、シフトレジスタの転送速度を速く（ｔ_ckを
小さく）することが有効である。

【００５３】

【実施例】

（第１の実施例）ペン入力機能付き液晶パネルにおい
て、本発明の実施例による、座標検出期間における出力
端子の走査電圧を一定に保つ駆動回路を構成するのに有
効なＬＳＩの例を図１（ａ）に示すが、ＬＳＩはロジッ
ク回路、シフトレジスタ、ラッチ回路からなる制御部
と、液晶パネルの電極に表示電圧及び座標検出走査電圧
を供給する出力ゲート回路Ｇ₃₀₁Ｇ₃₀₅…等で構成され
る。

【００５４】本発明による実施例では図６（ａ）に示す
従来例とは異なり、出力ゲート回路Ｇ₃₀₁Ｇ₃₀₅…を４組
のゲート回路で構成し、且つ各ゲート回路の入力側が図
６（ｂ）におけるＧ₁₀₈Ｇ₁₀₉のようなゲート回路を経由
することなく、直接電圧供給端子Ｖ₀Ｖ₂Ｖ₃Ｖ₅に接続さ
れているのが特徴である。

【００５５】このような出力回路を構成することによ
り、容量性の負荷である液晶パネルを出力端子に接続し
て図５に示すタイミングで走査をしても、他の出力端子
への影響が無く、ＬＳＩ₁の出力端子Ｏ₃₀₇とＯ₄₀₁での
走査電圧はほぼ同一で、他の中間位置の端子との差も少
なく出力端子によるばらつきは、最大０.２Ｖ以内であ
ることが確認された。これは出力端子でのゲート回路の
ＯＮ抵抗のばらつき及びＬＳＩ内の電圧供給ラインの抵
抗ｒ₁₆…ｒ₁₉によるもので、ＯＮ抵抗のばらつきに依る
ものは出力ゲート回路のＯＮ抵抗を５００Ω以内に収ま
るように考慮したＬＳＩでは殆ど無視できる。

【００５６】さらに又、図１（ａ）に示す実施例では各
出力回路を図１（ｂ）に示す構成にしているばかりでな
く、電圧供給端子（Ｖ₀〜Ｖ₅）を図のように、１個のＬ
ＳＩについて複数対設けて効果を一層高めている。

【００５７】これは、電圧供給端子が１対（即ち、一か
所）の場合に生ずる、ＬＳＩ内の電圧供給ラインの抵抗
ｒ₁₆…ｒ₁₉での電圧降下により、電圧供給端子に近い出
力端子からの出力電圧が高く、離れた位置の出力端子か
らの出力電圧の低下を避けるためになされたもので、１
つのＬＳＩでも複数対（即ち、複数か所）の電圧供給端
子より同一の電圧を供給し、電圧供給端子Ｖ₀Ｖ₂Ｖ₃Ｖ₅
より各出力回路Ｇ₃₀₁…Ｇ₃₀₇までの電源バスラインの抵
抗ｒ₁₆ｒ₁₇ｒ₁₈ｒ₁₉での電圧降下をより少なくできる。

【００５８】この手段で更に効果を高めるには、複数の
電圧供給端子の一つは出力端子の最前段の出力ゲート回
路（Ｇ₃₀₁Ｇ₄₀₁）近辺に接続され、更にこれとは別の電
圧供給端子の一つは出力端子の最後段の出力ゲート回路
（Ｇ₃₀₇Ｇ₄₀₇）近辺に接続される。

【００５９】このような構造にすることにより、最前段
及び最後段近辺での電圧降下は少ない。仮に中央部近辺
での電圧降下により出力電圧の差があっても隣接同士Ｏ
_nとＯ_n+1ではごく微量であり、且つＯ₃₀₇Ｏ₄₀₁のように
隣接しつつも異なるＬＳＩの場合でも略同じ出力電圧に
なる。視覚特性として、計測上同じレベルの明るさ斑で
もそれが隣接している場合は目立つが、緩やかなうねり
状の明るさ斑の場合は気にならない。

【００６０】上記実施例では電圧供給端子を２対にして
いるが、３対以上にして例えば中央部の出力ゲート回路
近辺にも供給すれば一層効果的である。

【００６１】このようなゲート回路を搭載したＬＳＩ
は、表示機能だけで座標検出機能を持たない液晶パネル
の駆動用ＬＳＩとしても有効であるが、ペン入力機能付
き液晶パネルにおいては、座標検出走査での走査電圧を
一定に保つ必要から図１に示すような構成が必要不可欠
である。

【００６２】座標検出機能付き液晶パネルの駆動回路に
図１の実施例に示すＬＳＩを採用すると、表示斑が殆ど
見られないと共に、検出座標の直線性が著しく改良され
るので、コモン電極及びセグメント電極いずれの駆動回
路にも有効であるが、図７の下側電極即ちセグメント電
極を走査するセグメント駆動回路に採用した場合特に有
効である。

【００６３】それは下側の電極群を座標検出の為の走査
した場合は、上側電極が遮蔽電極として作用をするの
で、検出ペンに誘起する電圧が低く、検出精度も低くよ
り直線性が重要な為である。

【００６４】従って、セグメント駆動回路に採用する場
合には、図１のようにＬＳＩはＭＯＤＥ端子を設け、表
示期間と座標検出期間での走査を切り替える構造にして
いる。即ち表示期間には制御回路（図７）７からの制御
信号がＭＯＤＥ端子に供給されて表示モードになり、表
示信号は表示制御回路よりＤＡＴＡ端子に供給され、１
行分の表示データをラッチ回路に蓄積した後、出力回路
Ｇ₃₀₁…Ｇ₃₀₇より一挙に液晶パネルに供給され表示が行
われる。

【００６５】座標検出期間にはＭＯＤＥ端子には制御回
路（図７）からの座標検出モードを示す制御信号が供給
され、Ｅ_i1より供給されるシフトデータをシフトレジス
タに供給し、その並列出力は出力回路Ｇ₃₀₁…Ｇ₃₀₇より
液晶パネルに供給され座標検出が行われる。シフトレジ
スターの最終出力はＥ_o1より出力し、ＬＳＩ₂のＥ_i2に
供給され、ＬＳＩ₁と同一の動作をする。

【００６６】従って、ペン入力機能付き液晶パネルにお
いては、１フレームの期間に少なくとも１度はモード切
り替えがされのが特徴である。

【００６７】このような複数のＬＳＩは図４のようにプ
リント基板又は液晶パネル１の端部のガラス基板上に構
成され、コモン駆動回路２及びセグメント駆動回路３と
してカスケードに接続されあたかも１つのＬＳＩのよう
に動作する。

【００６８】各ＬＳＩの複数の電圧供給端子も同様にカ
スケードに接続して駆動することもできるが、当タブレ
ットでは図１のように各ＬＳＩにおける双方の端子よ
り、ＬＳＩ群を固定する基板上の電源線より独立に供給
する。

【００６９】このような構造にすることにより、表示で
の斑が殆ど見られなが、液晶パネルを表示期間と座標検
出期間に分けて時分割で動作させる場合、液晶パネル全
面が履歴特性に依り、座標検出走査の影響を受けて僅か
ではあるが表示内容に関係なく一様に靄がかかった様に
表示され、コントラストが低下する。

【００７０】これを避ける為に、ペン入力機能を備えた
液晶パネルの場合は、少なくとも表示期間における走査
電圧を、座標検出機能を持たない表示専用の通常の液晶
パネルに比べて１０％程度低い方向にシフトさせること
により、表示への影響を実用上差し支えない状態にする
ことができることを確認した。電圧のシフト量は電源か
らの複数の電圧の一つを低い方向にシフトさせるのでな
く、Ｖ₀：Ｖ₂：Ｖ₃：Ｖ₅を一定の比率で直流電源回路か
らの供給電圧を下げて電圧供給端子より供給する様に装
置を設計することが好ましい。

【００７１】このように設定することにより、ペン入力
機能を備えた液晶パネルの表示は、従来の表示専用の液
晶パネルと全く同一レベルの表示が可能になった。

【００７２】（第２の実施例）ペン入力機能付き液晶パ
ネルにおいて、重要なのは走査速度をより速めることで
ある。第１の理由は検出走査時間即ち座標検出期間を短
縮できることであり、第２の理由は検出ペンが誘起する
検出電圧を大きくして検出精度を高めることができる点
である。

【００７３】座標検出走査の速度を上げることは、シフ
トレジスタの転送クロック周期ｔ_CK（１／ｆ_ck）を短く
することである。

【００７４】しかし、これを妨げる種々の要因があって
座標検出速度をむやみに大きくすることができない。

【００７５】要因の一つはシフトレジスタの最大クロッ
クの周期ｔ_ckmin（１／ｆ_ckmax）であり、これが上限で
あり、当然ｔ_ck＞ｔ_ckmin に設定される。

【００７６】又、他の要因の一つはＬＳＩの出力回路で
ある出力ゲート回路Ｇ₃₀₁…Ｇ₃₀₇の遅延時間であるが、
駆動回路の負荷は液晶パネルの電極で、液晶電極が容量
性負荷になっているため、これを考慮した遅延時間であ
り、ＬＳＩをデューティ駆動液晶に接続した場合略０.
７μＳにも達した。

【００７７】従って通常は転送クロックｔ_ckを応答時間
より大きくｔ_rmax＜ｔ_ckに設定するのが普通であるか
ら、そのように設定すると応答速度ｔ_rmaxが０.７ μＳ
とすると、転送周期t_ckは０.７ μＳになってしまう。

【００７８】しかし、セグメント電極が６４０本の場
合、Ｘ方向の走査時間だけでも６４０×０.７＝４４８
μＳに達してしまう。

【００７９】そこで、当実施例ではｔ_ck＜ｔ_rmaxに設定
しつつ座標検出を行うのが特徴である。これを実現する
ために、シフトレジスタのシフトデータｔ_dに制約を設
け、Ｎ≧２としてｔ_d＝Ｎ・ｔ_ckになるようにｔ_dを、検
出制御回路で設定することにより、出力ゲート回路に制
御信号を供給するシフトレジスタの並列出力もｔ_d＝Ｎ
・ｔ_ckとなる。

【００８０】出力ゲート回路はこれによって制御される
ので、シフトデータのパルス幅をｔ_d＝Ｎ・ｔ_ck＞ｔ
_rmaxになるようにＮを設定すればｔ_ck＜ｔ_rmaxであって
も、出力ゲート回路はｔ_rmaxの遅延時間を持って順次動
作し、高速で座標検出走査が可能になる。

【００８１】上記方法で例えばＮを８にするとｔ_ck＞
０.７／８（ｔ_rmax／Ｎ）よりｔ_ckを０.１μＳに設定し
てもよいことになるが、ｔ_ck＞ｔ_ckminでなければなら
ない。通常シフトレジスタの最大クロックの周期ｔ
_ckminはＯ.１５〜Ｏ.２０μＳであり、実用レベルの装
置ではＮを１６程度に選びつつも、ｔ_ckを０.２５μＳ
程度に設定し、良い結果が得られた。

【００８２】この場合ｔ_rmax（０.７μＳ）＞ｔ_ck（０.
２５μＳ）に設定しても装置は安定に動作している。従
って、これらをまとめると、上記方式のタブレット装置
を安定に且つ高速に動作させるには、次ぎのような関係
にすればよい。

【００８３】ｔ_d＝Ｎ・ｔ_ck＞ｔ_rmaxとなるようにＮを
設定し、且つｔ_d＞ｔ_rmax＞ｔ_ck＞ｔ_ckminの範囲に設定
することにより、ｔ_ckを０.２５μＳに設定できるの
で、Ｘ方向の走査時間は６４０×０.２５＝１６０μＳ
にすることができる。更にこのように高速に走査する
と、検出ペンに誘起する電圧も高くすることが可能であ
る。

【００８４】又、このように座標検出の走査速度を高く
すると、走査時間が短くなり、一回の座標検出期間に複
数回の座標検出を行うことも出来、しかもその間隔が極
めて短いので、複数回の座標検出値を比較して、両者の
値がある値を越す場合は一方が誤検出と見なして除去
し、ある範囲内の場合はこれらの平均値をとることによ
り、一層精度を上げることができる。

【００８５】又、ｔ_ck＞ｔ_rmaxによる従来方式の場合走
査電圧のタイミングとシフトレジスタのタイミング差は
殆ど問題にならないが、上記手段による高速走査の場
合、走査電圧の波形は図５と略同じであるが、シフトレ
ジスタのタイミングに対し全体が時間軸方向に略ｔ_rmax
だけ遅れる。

【００８６】従ってシフトレジスタのタイミングより検
出される座標が真の値に対し見かけ上走査方向にシフト
するが、その量は実用範囲で一定でありＣＰＵ等により
極めて容易に補正できる。

【００８７】尚、これまでの説明ではデューティ型液晶
パネルについて説明したが、これに限定されるものでな
く、ＴＦＴ液晶パネルを含むアクティブ駆動液晶パネ
ル、アクティブマトリックス液晶パネルをはじめ、ＥＬ
方式にも適用されることは言うまでもない。

【００８８】

【発明の効果】以上より明らかなように、第１の発明に
よるペン入力機能付き液晶パネルでは座標検出期間の走
査電圧を一定にできるので、表示斑が殆ど見られないば
かりでなく、検出される座標の直線性も向上する。

【００８９】また、第２の発明によるペン入力機能付き
液晶パネルでは座標検出期間における走査速度を上げる
ことが可能で、座標検出期間を短くすることが可能であ
ると共に、検出される電圧も高くなり、検出精度も向上
する。

【図面の簡単な説明】

【図１】本発明の液晶駆動用ＬＳＩの構成図である。

【図２】座標検出期間に液晶パネルの電極に電圧が印加
され様子を示す図である。

【図３】座標検出期間における駆動ＬＳＩの出力電圧を
示す図である。

【図４】液晶パネルの構成図である。

【図５】ペン入力機能付き液晶パネルの走査電圧を示す
図である。

【図６】ペン入力機能付き液晶パネルの従来の駆動用Ｌ
ＳＩを示す図である。

【図７】デューティ型液晶でのペン入力機能付き液晶パ
ネルのブロック図である。

【図８】ペン入力機能付き液晶パネルの時分割の様子を
示す図である。

【符号の説明】

１液晶パネル２コモン駆動回路３セグメント駆動回路４切り替え回路５表示制御回路６検出制御７制御回路８検出ペン９増幅回路１０座標検出回路１１座標検出回路１２電源回路Ｇ₁₀₁〜Ｇ₂₀₉ 従来例によるゲート回路Ｇ₃₀₁〜Ｇ₄₀₇ 本発明の実施例によるゲート回路

Claims

【特許請求の範囲】

【請求項１】一方向に並列された第１電極群と、前記
一方向と異なる他方向に並列された第２電極群とを有す
る表示パネルと、該表示パネルの第１電極群及び第２電
極群と静電的に結合される検出電極を先端に有する電子
ペンと、前記第１電極群を駆動する第１の駆動回路と、
前記第２電極群を駆動する第２の駆動回路と、表示期間
に前記第１の駆動回路及び第２の駆動回路を制御して前
記表示パネルに画像を表示する表示制御回路と、座標検
出期間に前記第１の駆動回路及び第２の駆動回路を制御
して前記第１電極群及び第２電極群に別々の走査電圧を
印加して各電極群を順次走査する検出制御回路と、前記
電子ペンからの出力信号の発生タイミングと前記第１電
極群或は第２電極群の走査タイミングとから前記電子ペ
ン先端によって指示された表示パネル上の座標を検出す
る座標検出回路と、を備え、前記第１及び第２の駆動回
路が、カスケードに接続された複数個のＬＳＩで構成さ
れ、また、前記第１及び第２の駆動回路の少なくとも一
方を構成するＬＳＩが、前記表示制御回路から転送され
る１行の表示信号を蓄積するラッチ回路と、前記検出制
御回路からのシフトデータをシフトしつつ並列に出力す
るシフトレジスタ回路と、前記表示パネルの電極群に電
圧を供給する電圧供給端子と、前記表示パネルの電極群
に前記電圧の１つを選択して供給する出力端子と、を備
え、前記電圧供給端子は各々、外部より同一電圧が供給
され、前記出力端子は各々ゲート回路と、モード切り替
え端子を備えると共に、前記モード切り替え端子は、前
記表示制御回路または前記検出制御回路からの出力信号
に基づき、各フレーム期間に少なくとも１回の切り替え
を行ってなり、第１のモードで、前記ラッチ回路からの
信号に基づき前記ゲート回路を制御して電圧供給端子に
印加される電圧を前記表示パネルの電極群に供給して表
示を行い、第２のモードで、前記シフトレジスタからの
並列出力信号に基づき前記ゲート回路を制御して出力電
圧を表示パネルの電極に供給して座標検出を行うペン入
力機能付き液晶パネルにおいて、前記電圧供給端子は少なくとも４種類の電圧が印加さ
れ、且つ複数対あり、前記ゲート回路は前記電圧供給端子に印加される電圧の
種類と同数個あって前記電圧の１種を選択してなること
を特徴とするペン入力機能付き液晶パネル。
【請求項２】前記ゲート回路の出力の最大遅延時間を
ｔ_rmaxとし、座標検出期間において前記シフトレジスタ
がシフトデータのパルス幅ｔ_d、転送クロックの周期ｔ
_ckで動作する時、ｔ_d＝Ｎ・ｔ_ck、ｔ_rmax＞ｔ_ck＞ｔ
_rmax／Ｎ、Ｎ≧２を満たすＮを設定して座標検出走査が
行われることを特徴とする請求項１に記載のペン入力機
能付き液晶パネル。