JPH0786311A - 高配向性ダイヤモンド薄膜電界効果トランジスタ - Google Patents
高配向性ダイヤモンド薄膜電界効果トランジスタInfo
- Publication number
- JPH0786311A JPH0786311A JP5315548A JP31554893A JPH0786311A JP H0786311 A JPH0786311 A JP H0786311A JP 5315548 A JP5315548 A JP 5315548A JP 31554893 A JP31554893 A JP 31554893A JP H0786311 A JPH0786311 A JP H0786311A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- diamond layer
- thin film
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/8303—Diamond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 トランスコンダクタンスが大きく、理想的な
電流−電圧特性を持つたダイヤモンド電界効果トランジ
スタを提供する。 【構成】 ソース電極４に接触した第１の半導体ダイヤ
モンド層１と、ドレイン電極６に接触し第１の半導体ダ
イヤモンド層１と同一導電型の第２の半導体ダイヤモン
ド層３と、この二つのダイヤモンド層１，３の間に設け
られ厚さが10Å乃至1mmで102Ω・cm以上の電気抵抗を有
し、ゲート電極５の作用を受ける高抵抗ダイヤモンド層
２とから成る。これら三つのダイヤモンド層の内、少な
くとも一部は、薄膜表面積の８０％以上がダイヤモンド
の（１００）結晶面から構成されており、隣接する（１
００）結晶面について、その結晶面方位を示すオイラー
角｛α，β，γ｝の差｛△α，△β，△γ｝が｜△α｜
≦１０°、｜△β｜≦１０°、｜△γ｜≦１０°を同時
に満足する。
電流−電圧特性を持つたダイヤモンド電界効果トランジ
スタを提供する。 【構成】 ソース電極４に接触した第１の半導体ダイヤ
モンド層１と、ドレイン電極６に接触し第１の半導体ダ
イヤモンド層１と同一導電型の第２の半導体ダイヤモン
ド層３と、この二つのダイヤモンド層１，３の間に設け
られ厚さが10Å乃至1mmで102Ω・cm以上の電気抵抗を有
し、ゲート電極５の作用を受ける高抵抗ダイヤモンド層
２とから成る。これら三つのダイヤモンド層の内、少な
くとも一部は、薄膜表面積の８０％以上がダイヤモンド
の（１００）結晶面から構成されており、隣接する（１
００）結晶面について、その結晶面方位を示すオイラー
角｛α，β，γ｝の差｛△α，△β，△γ｝が｜△α｜
≦１０°、｜△β｜≦１０°、｜△γ｜≦１０°を同時
に満足する。
Description
【０００１】
【産業上の利用分野】本発明は、高温電子デバイス、ハ
イパワー電子デバイス及び高周波デバイス等に使用され
るダイヤモンド電界効果トランジスタに関し、特に単結
晶に近い特性の高配向性ダイヤモンド薄膜を使用した高
配向性ダイヤモンド薄膜電界効果トランジスタに関す
る。
イパワー電子デバイス及び高周波デバイス等に使用され
るダイヤモンド電界効果トランジスタに関し、特に単結
晶に近い特性の高配向性ダイヤモンド薄膜を使用した高
配向性ダイヤモンド薄膜電界効果トランジスタに関す
る。
【０００２】
【従来の技術】ダイヤモンドは、その熱伝導率（20W/cm
・K）、バンドギャップ（5.5eV）、電子及びホール移動
度（電子：2000cm2/Ｖ・ｓ、正孔：2100cm2/Ｖ・ｓ）とい
ったデバイス特性が優れているため、高温及び放射線下
で動作する電子デバイス、ハイパワーデバイス及び高周
波デバイス等への応用が期待されている。
・K）、バンドギャップ（5.5eV）、電子及びホール移動
度（電子：2000cm2/Ｖ・ｓ、正孔：2100cm2/Ｖ・ｓ）とい
ったデバイス特性が優れているため、高温及び放射線下
で動作する電子デバイス、ハイパワーデバイス及び高周
波デバイス等への応用が期待されている。
【０００３】ダイヤモンド薄膜を用いた電界効果トラン
ジスタ（ＦＥＴ）としては、図１３に示すように、ダイ
ヤモンド基板４１上にｐ型半導体ダイヤモンド層４２を
チャネル層として形成し、更に、ｐ型半導体ダイヤモン
ド層４２上にＡｕ／Ｍｏ／Ｔｉからなるソース電極４
３、Ａｌからなるゲート電極４４及びＡｕ／Ｍｏ／Ｔｉ
からなるドレイン電極４５を形成することにより、ゲー
ト部にショットキー接合が形成された金属／半導体接合
型電界効果トランジスタ（ＭＥＳＦＥＴ）が提案されて
いる（特開平3-94429号）。
ジスタ（ＦＥＴ）としては、図１３に示すように、ダイ
ヤモンド基板４１上にｐ型半導体ダイヤモンド層４２を
チャネル層として形成し、更に、ｐ型半導体ダイヤモン
ド層４２上にＡｕ／Ｍｏ／Ｔｉからなるソース電極４
３、Ａｌからなるゲート電極４４及びＡｕ／Ｍｏ／Ｔｉ
からなるドレイン電極４５を形成することにより、ゲー
ト部にショットキー接合が形成された金属／半導体接合
型電界効果トランジスタ（ＭＥＳＦＥＴ）が提案されて
いる（特開平3-94429号）。
【０００４】図１４は横軸にドレイン電圧（Ｖ）をと
り、縦軸にドレイン電流（ｍＡ）をとって、このＭＥＳ
ＦＥＴのソースドレイン特性を示す。但し、Ｖｇはゲー
ト電極４４に印加する電圧である。この図１４に示すよ
うに、ゲートに＋の電圧を印加することにより、ソース
−ドレイン電流が制御される（H.Shiomi, Y.Nishibayas
hi, and N.Fujimori, Jpn. J.Appl.Phys., Vol.29, No.
12, L2153頁, 1989年）。
り、縦軸にドレイン電流（ｍＡ）をとって、このＭＥＳ
ＦＥＴのソースドレイン特性を示す。但し、Ｖｇはゲー
ト電極４４に印加する電圧である。この図１４に示すよ
うに、ゲートに＋の電圧を印加することにより、ソース
−ドレイン電流が制御される（H.Shiomi, Y.Nishibayas
hi, and N.Fujimori, Jpn. J.Appl.Phys., Vol.29, No.
12, L2153頁, 1989年）。
【０００５】一方、図１５（ａ）に示すように、上記Ｍ
ＥＳＦＥＴにおいて、ゲートからのリーク電流を低減す
るために、半導体ダイヤモンド層からなるチャネル層４
２とゲート金属電極４４との間に絶縁性のダイヤモンド
層４６を挿入したＭＩＳＦＥＴも提案されている（特開
平1-158774号）。このＭＩＳＦＥＴ素子は図１５（ｂ）
に示すようなＦＥＴ動作を示す（N.Fujimori and Y.Nis
hibayashi, Diamond and Related Materials, Vol.1, P
665(1992)）。図１５（ｂ）は横軸にドレイン電圧
（Ｖ）をとり、縦軸にドレイン電流（μＡ）をとって、
ソースドレイン特性を示すグラフ図である。また、Ｖｇ
はゲート電圧である。
ＥＳＦＥＴにおいて、ゲートからのリーク電流を低減す
るために、半導体ダイヤモンド層からなるチャネル層４
２とゲート金属電極４４との間に絶縁性のダイヤモンド
層４６を挿入したＭＩＳＦＥＴも提案されている（特開
平1-158774号）。このＭＩＳＦＥＴ素子は図１５（ｂ）
に示すようなＦＥＴ動作を示す（N.Fujimori and Y.Nis
hibayashi, Diamond and Related Materials, Vol.1, P
665(1992)）。図１５（ｂ）は横軸にドレイン電圧
（Ｖ）をとり、縦軸にドレイン電流（μＡ）をとって、
ソースドレイン特性を示すグラフ図である。また、Ｖｇ
はゲート電圧である。
【０００６】特開平3-263872号においても、ゲートから
のリーク電流を低減させるために、図１６に示すような
金属／絶縁性ダイヤモンド／半導体ダイヤモンド構造を
ゲート部に持つ電界効果トランジスタが提案されてい
る。図１６（ｂ）はその平面図であり、図１６（ａ）は
図１６（ｂ）のＡ−Ｂ間の領域を拡大して示す断面図で
ある。円形のドレイン電極５７をリング状のゲート電極
５５が取り囲み、更にこのゲート電極５５の外側をソー
ス電極５６が取り囲むように、これらの電極が配置され
ている。ドレイン電極５７及びソース電極５６はＡｕ層
／Ｔｉ層の２層構造であり、ゲート電極５５はＡｌ層か
らなる。
のリーク電流を低減させるために、図１６に示すような
金属／絶縁性ダイヤモンド／半導体ダイヤモンド構造を
ゲート部に持つ電界効果トランジスタが提案されてい
る。図１６（ｂ）はその平面図であり、図１６（ａ）は
図１６（ｂ）のＡ−Ｂ間の領域を拡大して示す断面図で
ある。円形のドレイン電極５７をリング状のゲート電極
５５が取り囲み、更にこのゲート電極５５の外側をソー
ス電極５６が取り囲むように、これらの電極が配置され
ている。ドレイン電極５７及びソース電極５６はＡｕ層
／Ｔｉ層の２層構造であり、ゲート電極５５はＡｌ層か
らなる。
【０００７】この電界効果トランジスタにおいては、Ｓ
ｉ3Ｎ4基板５１上に、アンドープの絶縁性ダイヤモンド
層５２が形成されており、このアンドープダイヤモンド
層５２上にＢドープのｐ型ダイヤモンド層５３が形成さ
れている。そして、Ｂドープダイヤモンド層５３上にア
ンドープの絶縁性ダイヤモンド層５４を介してゲート電
極５５が形成されていると共に、Ｂドープダイヤモンド
層５３上に直接ソース電極５６及びドレイン電極５７が
形成されている。
ｉ3Ｎ4基板５１上に、アンドープの絶縁性ダイヤモンド
層５２が形成されており、このアンドープダイヤモンド
層５２上にＢドープのｐ型ダイヤモンド層５３が形成さ
れている。そして、Ｂドープダイヤモンド層５３上にア
ンドープの絶縁性ダイヤモンド層５４を介してゲート電
極５５が形成されていると共に、Ｂドープダイヤモンド
層５３上に直接ソース電極５６及びドレイン電極５７が
形成されている。
【０００８】このように、ゲート部には、Ａｌゲート電
極５５と、アンドープの絶縁性ダイヤモンド層５４と、
Ｂドープの半導体ダイヤモンド層５３とからなる金属／
絶縁性ダイヤモンド／半導体ダイヤモンド構造が形成さ
れている。
極５５と、アンドープの絶縁性ダイヤモンド層５４と、
Ｂドープの半導体ダイヤモンド層５３とからなる金属／
絶縁性ダイヤモンド／半導体ダイヤモンド構造が形成さ
れている。
【０００９】この電界効果トランジスタの電流−電圧特
性を図１７に示す（西村、加藤、宮内、小橋、第５回ダ
イヤモンドシンポジウム講演要旨集,P.31(1991)）。図
１７において、横軸はドレイン電圧（Ｖ）、縦軸はドレ
イン電流（μＡ）であり、この図１７に示すように、図
１６に示すダイヤモンドＦＥＴにおいて、電界効果特性
が示されている。
性を図１７に示す（西村、加藤、宮内、小橋、第５回ダ
イヤモンドシンポジウム講演要旨集,P.31(1991)）。図
１７において、横軸はドレイン電圧（Ｖ）、縦軸はドレ
イン電流（μＡ）であり、この図１７に示すように、図
１６に示すダイヤモンドＦＥＴにおいて、電界効果特性
が示されている。
【００１０】特開平3-12966号においては、図１８に示
すように、基板６１上に形成されたｐ型半導体層６２
と、ゲート電極６５の間に絶縁層６４を挿入したＦＥＴ
が提案されている。６３はドレイン電極、６６はソース
電極であり、ｐ型半導体層６２はＢドープのダイヤモン
ド層である。また、絶縁層６４は酸化シリコンで形成さ
れている。
すように、基板６１上に形成されたｐ型半導体層６２
と、ゲート電極６５の間に絶縁層６４を挿入したＦＥＴ
が提案されている。６３はドレイン電極、６６はソース
電極であり、ｐ型半導体層６２はＢドープのダイヤモン
ド層である。また、絶縁層６４は酸化シリコンで形成さ
れている。
【００１１】図１９（ａ）及び（ｂ）はこの絶縁層６４
にＳｉＯ2を使用したＭＩＳＦＥＴのソースドレイン特
性を示す（A.J.Tessmer, K.Das, and D,L.Dreifus, Dia
mondand Related Materials, Vol.1, P.89(1992), and
G.G.Fountain, R.A.Rudder,D.P.Malta et al, Diamond
Materials, P.523(The Electrochemical Society 199
1)）。
にＳｉＯ2を使用したＭＩＳＦＥＴのソースドレイン特
性を示す（A.J.Tessmer, K.Das, and D,L.Dreifus, Dia
mondand Related Materials, Vol.1, P.89(1992), and
G.G.Fountain, R.A.Rudder,D.P.Malta et al, Diamond
Materials, P.523(The Electrochemical Society 199
1)）。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た従来のダイヤモンドを用いたＦＥＴにおいては、ゲー
ト電圧によるソース−ドレイン電流の変調は見られる
が、実用的なＦＥＴとして必要なピンチオフ特性及び飽
和特性をもつＦＥＴは未だ実現されていない。
た従来のダイヤモンドを用いたＦＥＴにおいては、ゲー
ト電圧によるソース−ドレイン電流の変調は見られる
が、実用的なＦＥＴとして必要なピンチオフ特性及び飽
和特性をもつＦＥＴは未だ実現されていない。
【００１３】この原因の一つは、従来のトランジスタを
使用したＦＥＴはゲート部の特性が不十分であるため、
ゲート電極に＋の電圧を印加・増大した場合、ゲート電
極からのリーク電流が増加し、半導体チャネル層の中に
十分な深さの空乏層が拡がらないためであると考えられ
る。また、ｐ型チャネル層全体に空乏層を拡げるために
はドーピング濃度を下げ、なおかつ薄い連続したチャネ
ル層を形成することが必要である。しかしながら、薄い
連続したｐ型チャネル層を気相合成法で再現性よく作製
することは極めて困難である。更に、低不純物濃度で薄
いチャネル層を作製するとソース−ドレイン間の抵抗が
高くなり、高い相互コンダクタンスを得ることができな
いという欠点がある。
使用したＦＥＴはゲート部の特性が不十分であるため、
ゲート電極に＋の電圧を印加・増大した場合、ゲート電
極からのリーク電流が増加し、半導体チャネル層の中に
十分な深さの空乏層が拡がらないためであると考えられ
る。また、ｐ型チャネル層全体に空乏層を拡げるために
はドーピング濃度を下げ、なおかつ薄い連続したチャネ
ル層を形成することが必要である。しかしながら、薄い
連続したｐ型チャネル層を気相合成法で再現性よく作製
することは極めて困難である。更に、低不純物濃度で薄
いチャネル層を作製するとソース−ドレイン間の抵抗が
高くなり、高い相互コンダクタンスを得ることができな
いという欠点がある。
【００１４】一方、従来の気相合成法による製造方法に
おいては、単結晶ダイヤモンド基板上にしか単結晶ダイ
ヤモンドを合成することはできない。単結晶ダイヤモン
ド基板は大きさが限られているため、大面積の基板上に
同時に多数のデバイスを製作するということは不可能で
あった。また、単結晶ダイヤモンド以外の基板（シリコ
ンウエハ等）上へダイヤモンド薄膜を合成しようとする
と、ダイヤモンドは多結晶ダイヤモンドとして成長す
る。この多結晶ダイヤモンド薄膜は、粒界の存在のため
にキャリアの移動度が低下し、トランジスタの特性とし
ては不十分であった。
おいては、単結晶ダイヤモンド基板上にしか単結晶ダイ
ヤモンドを合成することはできない。単結晶ダイヤモン
ド基板は大きさが限られているため、大面積の基板上に
同時に多数のデバイスを製作するということは不可能で
あった。また、単結晶ダイヤモンド以外の基板（シリコ
ンウエハ等）上へダイヤモンド薄膜を合成しようとする
と、ダイヤモンドは多結晶ダイヤモンドとして成長す
る。この多結晶ダイヤモンド薄膜は、粒界の存在のため
にキャリアの移動度が低下し、トランジスタの特性とし
ては不十分であった。
【００１５】本発明はかかる問題点に鑑みてなされたも
のであって、トランスコンダクタンスが大きく、理想的
なトランジスタの電流−電圧特性を持つと共に、欠陥の
低減及び表面粗さの抑制によりキャリアの移動度が高
く、優れたトランジスタ特性を有するダイヤモンド電界
効果トランジスタを提供することを目的とする。
のであって、トランスコンダクタンスが大きく、理想的
なトランジスタの電流−電圧特性を持つと共に、欠陥の
低減及び表面粗さの抑制によりキャリアの移動度が高
く、優れたトランジスタ特性を有するダイヤモンド電界
効果トランジスタを提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明に係る高配向性ダ
イヤモンド薄膜電界効果トランジスタは、ソース電極に
接触した第１の半導体ダイヤモンド層と、ドレイン電極
に接触し前記第１の半導体ダイヤモンド層と同一導電型
の第２の半導体ダイヤモンド層と、ゲート電極の作用を
受ける領域であって前記第１及び第２の半導体ダイヤモ
ンド層の間の領域に設けられ厚さが10Å乃至1mmで102Ω
・cm以上の電気抵抗を有する高抵抗ダイヤモンド層とを
備え、これらの第１及び第２の半導体ダイヤモンド層並
びに高抵抗ダイヤモンド層によりチャネル領域が構成さ
れていると共に、前記第１及び第２の半導体ダイヤモン
ド層並びに前記高抵抗ダイヤモンド層の内、少なくとも
一部は、薄膜表面積の８０％以上がダイヤモンドの（１
００）結晶面又は（１１１）結晶面のいずれかにより構
成されており、隣接する（１００）結晶面又は（１１
１）結晶面について、その結晶面方位を示すオイラー角
｛α，β，γ｝の差｛△α，△β，△γ｝が｜△α｜≦
１０°、｜△β｜≦１０°、｜△γ｜≦１０°を同時に
満足することを特徴とする。
イヤモンド薄膜電界効果トランジスタは、ソース電極に
接触した第１の半導体ダイヤモンド層と、ドレイン電極
に接触し前記第１の半導体ダイヤモンド層と同一導電型
の第２の半導体ダイヤモンド層と、ゲート電極の作用を
受ける領域であって前記第１及び第２の半導体ダイヤモ
ンド層の間の領域に設けられ厚さが10Å乃至1mmで102Ω
・cm以上の電気抵抗を有する高抵抗ダイヤモンド層とを
備え、これらの第１及び第２の半導体ダイヤモンド層並
びに高抵抗ダイヤモンド層によりチャネル領域が構成さ
れていると共に、前記第１及び第２の半導体ダイヤモン
ド層並びに前記高抵抗ダイヤモンド層の内、少なくとも
一部は、薄膜表面積の８０％以上がダイヤモンドの（１
００）結晶面又は（１１１）結晶面のいずれかにより構
成されており、隣接する（１００）結晶面又は（１１
１）結晶面について、その結晶面方位を示すオイラー角
｛α，β，γ｝の差｛△α，△β，△γ｝が｜△α｜≦
１０°、｜△β｜≦１０°、｜△γ｜≦１０°を同時に
満足することを特徴とする。
【００１７】図４は本発明に係る（１００）結晶面が高
度に配向したダイヤモンド薄膜表面の構造を模式的に示
す。薄膜面内に相互に直交するＸ軸及びＹ軸を定義し、
薄膜表面の法線方向をＺ軸と定義する。ｉ番目及びそれ
に隣接するｊ番目のダイヤモンド結晶面の結晶面方位を
表すオイラー角を夫々｛αi，βi，γi｝、｛αj，
βj，γj｝とし、両者の角度差を｛△α，△β，△γ｝
とする。
度に配向したダイヤモンド薄膜表面の構造を模式的に示
す。薄膜面内に相互に直交するＸ軸及びＹ軸を定義し、
薄膜表面の法線方向をＺ軸と定義する。ｉ番目及びそれ
に隣接するｊ番目のダイヤモンド結晶面の結晶面方位を
表すオイラー角を夫々｛αi，βi，γi｝、｛αj，
βj，γj｝とし、両者の角度差を｛△α，△β，△γ｝
とする。
【００１８】オイラー角｛α，β，γ｝は基準結晶面を
基準座標のＺ、Ｙ、Ｚ軸の周りに角度α、β、γの順に
回転して得られる結晶面の配向を表す。
基準座標のＺ、Ｙ、Ｚ軸の周りに角度α、β、γの順に
回転して得られる結晶面の配向を表す。
【００１９】本発明においては、｜△α｜≦１０°、｜
△β｜≦１０°、｜△γ｜≦１０°を同時に満足する高
配向性ダイヤモンド薄膜であるため、結晶が高度に配向
し、単結晶膜と同様にキャリアの移動度が高い。
△β｜≦１０°、｜△γ｜≦１０°を同時に満足する高
配向性ダイヤモンド薄膜であるため、結晶が高度に配向
し、単結晶膜と同様にキャリアの移動度が高い。
【００２０】（１１１）結晶面についても同様にオイラ
ー角の角度差の絶対値がいずれも１０°以下である場合
に、結晶が高度に配向し、キャリアの移動度が高くな
る。このような高配向性ダイヤモンド薄膜は、例えば、
シリコン基板を鏡面研磨した後、メタンガスを含有する
気相中で基板に負のバイアスを印加しつつマイクロ波を
照射することにより形成することができる。
ー角の角度差の絶対値がいずれも１０°以下である場合
に、結晶が高度に配向し、キャリアの移動度が高くな
る。このような高配向性ダイヤモンド薄膜は、例えば、
シリコン基板を鏡面研磨した後、メタンガスを含有する
気相中で基板に負のバイアスを印加しつつマイクロ波を
照射することにより形成することができる。
【００２１】前記高抵抗のダイヤモンド層の電気抵抗
（比抵抗）は例えば102Ω・cm以上である。また、前記
ゲート電極と高抵抗ダイヤモンド層との間にダイヤモン
ド以外の絶縁層を設けることが好ましい。この絶縁層と
しては、酸化シリコン、窒化シリコン、酸化アルミニウ
ム、窒化アルミニウム及び酸化ジルコニウムからなる群
から選択された少なくとも１種の材料から構成されたも
のがある。
（比抵抗）は例えば102Ω・cm以上である。また、前記
ゲート電極と高抵抗ダイヤモンド層との間にダイヤモン
ド以外の絶縁層を設けることが好ましい。この絶縁層と
しては、酸化シリコン、窒化シリコン、酸化アルミニウ
ム、窒化アルミニウム及び酸化ジルコニウムからなる群
から選択された少なくとも１種の材料から構成されたも
のがある。
【００２２】
【作用】図２０は従来の図１６（ａ）に示す電界効果ト
ランジスタの動作を説明する図であり、図２０（ａ）は
ゲートバイアスがない場合のドレイン電流（キャリア）
の分布を示し、図２０（ｂ）は正のゲートバイアス電圧
を印加したときのドレイン電流の分布を示す。この図２
０に示すように、従来の電界効果トランジスタにおいて
は、キャリアが流れるチャネル層４２に空乏層４７を拡
げることにより電流量を制御する。この場合、ソース電
極４３からドレイン電極４５に到達する電流ＩDは半導
体チャネル層４２のみを通過している。
ランジスタの動作を説明する図であり、図２０（ａ）は
ゲートバイアスがない場合のドレイン電流（キャリア）
の分布を示し、図２０（ｂ）は正のゲートバイアス電圧
を印加したときのドレイン電流の分布を示す。この図２
０に示すように、従来の電界効果トランジスタにおいて
は、キャリアが流れるチャネル層４２に空乏層４７を拡
げることにより電流量を制御する。この場合、ソース電
極４３からドレイン電極４５に到達する電流ＩDは半導
体チャネル層４２のみを通過している。
【００２３】一方、図１は本発明のダイヤモンド電界効
果トランジスタの動作原理を示す模式図である。チャネ
ル層７は第１の半導体ダイヤモンド層１と、第２の半導
体ダイヤモンド層３と、これらの間の高抵抗ダイヤモン
ド層２とから構成され、第１及び第２の半導体ダイヤモ
ンド層１，３並びに高抵抗ダイヤモンド層２上に、夫々
ソース電極４、ドレイン電極６及びゲート電極５が設け
られている。
果トランジスタの動作原理を示す模式図である。チャネ
ル層７は第１の半導体ダイヤモンド層１と、第２の半導
体ダイヤモンド層３と、これらの間の高抵抗ダイヤモン
ド層２とから構成され、第１及び第２の半導体ダイヤモ
ンド層１，３並びに高抵抗ダイヤモンド層２上に、夫々
ソース電極４、ドレイン電極６及びゲート電極５が設け
られている。
【００２４】本発明においては、図１に示すように、ソ
ース電極４からドレイン電極６に到達するキャリアは半
導体ダイヤモンド層１、高抵抗ダイヤモンド層２及び半
導体ダイヤモンド層３をこの順に流れる。そして、ゲー
ト電極５に印加する電圧ＶGを変化させることにより、
高抵抗ダイヤモンド層２のポテンシャルを変化させ、ソ
ース電極４が接触する半導体ダイヤモンド層１から高抵
抗ダイヤモンド層２へのキャリアの注入量を制御する。
ース電極４からドレイン電極６に到達するキャリアは半
導体ダイヤモンド層１、高抵抗ダイヤモンド層２及び半
導体ダイヤモンド層３をこの順に流れる。そして、ゲー
ト電極５に印加する電圧ＶGを変化させることにより、
高抵抗ダイヤモンド層２のポテンシャルを変化させ、ソ
ース電極４が接触する半導体ダイヤモンド層１から高抵
抗ダイヤモンド層２へのキャリアの注入量を制御する。
【００２５】本構造を有する電界効果トランジスタで
は、チャネル層７に空乏層を拡げる必要がないので、ゲ
ート電極５で生じるリーク電流に関する問題は小さく、
また低ドーピング濃度で薄い連続したダイヤモンドチャ
ネル層を形成する必要もない。
は、チャネル層７に空乏層を拡げる必要がないので、ゲ
ート電極５で生じるリーク電流に関する問題は小さく、
また低ドーピング濃度で薄い連続したダイヤモンドチャ
ネル層を形成する必要もない。
【００２６】次に、図２及び図３の半導体エネルギバン
ド図を参照して本発明のダイヤモンド電界効果トランジ
スタの動作原理について説明する。このエネルギバンド
図は図１のトランジスタのもので、模式的に表わしてあ
る。
ド図を参照して本発明のダイヤモンド電界効果トランジ
スタの動作原理について説明する。このエネルギバンド
図は図１のトランジスタのもので、模式的に表わしてあ
る。
【００２７】図２（ａ）には左から順に接合前のｐ型半
導体ダイヤモンド層（チャネル層におけるソース部）
１、高抵抗ダイヤモンド層（ゲート部）２、ｐ型半導体
ダイヤモンド層（ドレイン部）３のバンド構造を示す。
これらの各ダイヤモンド層を接合することにより、熱平
衡状態では図２（ｂ）に示すようなエネルギバンド構造
が得られる。
導体ダイヤモンド層（チャネル層におけるソース部）
１、高抵抗ダイヤモンド層（ゲート部）２、ｐ型半導体
ダイヤモンド層（ドレイン部）３のバンド構造を示す。
これらの各ダイヤモンド層を接合することにより、熱平
衡状態では図２（ｂ）に示すようなエネルギバンド構造
が得られる。
【００２８】そして、図３（ａ）に示すように、ソース
部（半導体ダイヤモンド層１）に対してドレイン部（半
導体ダイヤモンド層３）に−のドレイン電圧ＶDを与
え、ソース部に対してゲート部（高抵抗ダイヤモンド層
２）に＋のゲート電圧ＶGを印加した場合、ソース領域
（ダイヤモンド層１）に存在するキャリア（この場合、
正孔）にとって高抵抗ダイヤモンド層２はポテンシャル
障壁となり、ドレイン電流ＩDは流れない。
部（半導体ダイヤモンド層１）に対してドレイン部（半
導体ダイヤモンド層３）に−のドレイン電圧ＶDを与
え、ソース部に対してゲート部（高抵抗ダイヤモンド層
２）に＋のゲート電圧ＶGを印加した場合、ソース領域
（ダイヤモンド層１）に存在するキャリア（この場合、
正孔）にとって高抵抗ダイヤモンド層２はポテンシャル
障壁となり、ドレイン電流ＩDは流れない。
【００２９】しかしながら、図３（ｂ）に示すように、
ソース−ドレイン電圧ＶDを一定に保ち、ゲートに印加
する正（＋）の電圧ＶGを小さくしていくと、ポテンシ
ャル障壁が 低くなるため、徐々にソース領域のｐ型半
導体層のキャリアが高抵抗ダイヤモンド層２内に注入さ
れ始める。ポテンシャルのピークを超えたキャリアはゲ
ート−ドレイン間にある強い電界のため、ドレイン電極
に流れ込む。
ソース−ドレイン電圧ＶDを一定に保ち、ゲートに印加
する正（＋）の電圧ＶGを小さくしていくと、ポテンシ
ャル障壁が 低くなるため、徐々にソース領域のｐ型半
導体層のキャリアが高抵抗ダイヤモンド層２内に注入さ
れ始める。ポテンシャルのピークを超えたキャリアはゲ
ート−ドレイン間にある強い電界のため、ドレイン電極
に流れ込む。
【００３０】更に、ゲート部（高抵抗ダイヤモンド層
２）の電圧ＶGをソース（半導体ダイヤモンド層１）に
対して負（−）にすると、図３（ｃ）に示すように、ゲ
ート部のポテンシャル障壁はなくなる。このため、ソー
スからドレインに高抵抗ダイヤモンド層２を通して大電
流ＩDが流れる。以上述べたように、ゲートに印加する
電圧ＶGを変化させることにより、ドレイン電流ＩDを制
御することができ、トランジス タ特性が得られる。
２）の電圧ＶGをソース（半導体ダイヤモンド層１）に
対して負（−）にすると、図３（ｃ）に示すように、ゲ
ート部のポテンシャル障壁はなくなる。このため、ソー
スからドレインに高抵抗ダイヤモンド層２を通して大電
流ＩDが流れる。以上述べたように、ゲートに印加する
電圧ＶGを変化させることにより、ドレイン電流ＩDを制
御することができ、トランジス タ特性が得られる。
【００３１】高抵抗ダイヤモンド層２の厚さは10Å乃至
1mmにする。これは次のような理由による。高抵抗ダイ
ヤモンド層２が10Åより薄い場合は、その両側の半導体
ダイヤモンド層１，３内のキャリアの波動関数が重な
り、トンネリングを起こすため、障壁の効果がなくな
り、ゲート電圧ＶGによりドレイン電流ＩDを制御するこ
とができなくなる。また、高抵抗のダイヤモンド層２が
1mmより厚くなると、この高抵抗ダイヤモンド層２の厚
さがキャリアの拡散長よりも厚くなり、ソース−ドレイ
ン電流ＩDは流れなくなる。
1mmにする。これは次のような理由による。高抵抗ダイ
ヤモンド層２が10Åより薄い場合は、その両側の半導体
ダイヤモンド層１，３内のキャリアの波動関数が重な
り、トンネリングを起こすため、障壁の効果がなくな
り、ゲート電圧ＶGによりドレイン電流ＩDを制御するこ
とができなくなる。また、高抵抗のダイヤモンド層２が
1mmより厚くなると、この高抵抗ダイヤモンド層２の厚
さがキャリアの拡散長よりも厚くなり、ソース−ドレイ
ン電流ＩDは流れなくなる。
【００３２】一方、高抵抗ダイヤモンド層２の比抵抗は
102Ω・cm以上の範囲にすることが好ましい。比抵抗が1
02Ω・cmより小さいダイヤモンド層を用いると、高抵抗
ダイヤモンド層２とゲート電極５との間の接触抵抗が下
がり、キャリアの経路としてソース電極４からドレイン
電極６へ流れる経路に加えて、ソース電極４からゲート
電極５へ流れる新しい電流経路が生じ、トランジスタ特
性が劣化するからである。
102Ω・cm以上の範囲にすることが好ましい。比抵抗が1
02Ω・cmより小さいダイヤモンド層を用いると、高抵抗
ダイヤモンド層２とゲート電極５との間の接触抵抗が下
がり、キャリアの経路としてソース電極４からドレイン
電極６へ流れる経路に加えて、ソース電極４からゲート
電極５へ流れる新しい電流経路が生じ、トランジスタ特
性が劣化するからである。
【００３３】また、ゲート電極と高抵抗ダイヤモンド層
との間に絶縁層を挿入することにより、ゲート電極と高
抵抗ダイヤモンド層との間の絶縁性を向上させ、より高
い電圧をゲート電極に印加し、トランジスタの動作範囲
（高温及び高電圧）を拡大すことができる。
との間に絶縁層を挿入することにより、ゲート電極と高
抵抗ダイヤモンド層との間の絶縁性を向上させ、より高
い電圧をゲート電極に印加し、トランジスタの動作範囲
（高温及び高電圧）を拡大すことができる。
【００３４】更に、本発明においては、合成されたダイ
ヤモンド薄膜表面の８０％以上が（１００）結晶面又は
（１１１）結晶面で覆われている高配向性ダイヤモンド
薄膜を使用する。同種の結晶面は同一の成長速度を有す
るために、長時間ダイヤモンド薄膜の合成を継続すれ
ば、薄膜表面の凹凸は無くなるか、又は従来の多結晶ダ
イヤモンド薄膜に比して極めて小さくなる。また、薄膜
成長を続けると、前記結晶面間の間隙は減少し、結局は
結晶面同士が直接に接触するか重なるかして、薄膜表面
の１００％が結晶面で覆い尽くされるという結果とな
る。
ヤモンド薄膜表面の８０％以上が（１００）結晶面又は
（１１１）結晶面で覆われている高配向性ダイヤモンド
薄膜を使用する。同種の結晶面は同一の成長速度を有す
るために、長時間ダイヤモンド薄膜の合成を継続すれ
ば、薄膜表面の凹凸は無くなるか、又は従来の多結晶ダ
イヤモンド薄膜に比して極めて小さくなる。また、薄膜
成長を続けると、前記結晶面間の間隙は減少し、結局は
結晶面同士が直接に接触するか重なるかして、薄膜表面
の１００％が結晶面で覆い尽くされるという結果とな
る。
【００３５】図４に示したような高配向性ダイヤモンド
薄膜でも、ダイヤモンド結晶粒子間には粒界が存在する
が、結晶面が強く配向しているために結晶面間の角度差
が小さく、従来の多結晶薄膜に比べると、キャリア散乱
が大幅に低下する。また、粒界に存在する欠陥密度が低
減するために、キャリアのトラップも低減する。このよ
うな理由で、本発明にて規定した高配向性ダイヤモンド
薄膜の電気的特性は従来の多結晶薄膜に比して大幅に向
上する。即ち、この高配向性ダイヤモンド薄膜を電界効
果トランジスタの構成膜として使用することにより、キ
ャリア移動度が著しく向上し（正孔移動度は１６５cm2/
V・秒）、高いｇm値を得ることができる。
薄膜でも、ダイヤモンド結晶粒子間には粒界が存在する
が、結晶面が強く配向しているために結晶面間の角度差
が小さく、従来の多結晶薄膜に比べると、キャリア散乱
が大幅に低下する。また、粒界に存在する欠陥密度が低
減するために、キャリアのトラップも低減する。このよ
うな理由で、本発明にて規定した高配向性ダイヤモンド
薄膜の電気的特性は従来の多結晶薄膜に比して大幅に向
上する。即ち、この高配向性ダイヤモンド薄膜を電界効
果トランジスタの構成膜として使用することにより、キ
ャリア移動度が著しく向上し（正孔移動度は１６５cm2/
V・秒）、高いｇm値を得ることができる。
【００３６】このような電気的特性の向上は、被覆率を
所定の条件に限定すると共に、｜△α｜、｜△β｜、｜
△γ｜を所定値以下に限定することにより得られる。こ
れらの条件を満たさない高配向性ダイヤモンド薄膜は、
電気的特性が低い。
所定の条件に限定すると共に、｜△α｜、｜△β｜、｜
△γ｜を所定値以下に限定することにより得られる。こ
れらの条件を満たさない高配向性ダイヤモンド薄膜は、
電気的特性が低い。
【００３７】また、本発明の高配向性ダイヤモンド薄膜
は直径数インチのシリコンウエハ等に成膜できるので、
単結晶ダイヤモンドにおけるような面積に対する制限は
ない。このため、大面積の高配向性ダイヤモンド薄膜を
得ることができる。
は直径数インチのシリコンウエハ等に成膜できるので、
単結晶ダイヤモンドにおけるような面積に対する制限は
ない。このため、大面積の高配向性ダイヤモンド薄膜を
得ることができる。
【００３８】そして、本発明の高配向性ダイヤモンド薄
膜においては、上述した理由で粒界によるキャリア散乱
及びトラップの影響が極めて小さいために、従来の多結
晶薄膜に比してキャリア移動度が１００倍以上と大き
い。このため、この高配向性ダイヤモンド薄膜を使用し
て電界効果トランジスタを構成すると、その電気的特性
は、従来の多結晶ダイヤモンド薄膜を使用した電界効果
トランジスタの場合と比較して著しく向上する。なお、
この高配向性ダイヤモンド薄膜は、電界効果トランジス
タの第１若しくは第２の半導体ダイヤモンド層又は高抵
抗ダイヤモンド層のいずれとして使用しても良いし、そ
れらの層の一部として使用しても良い。
膜においては、上述した理由で粒界によるキャリア散乱
及びトラップの影響が極めて小さいために、従来の多結
晶薄膜に比してキャリア移動度が１００倍以上と大き
い。このため、この高配向性ダイヤモンド薄膜を使用し
て電界効果トランジスタを構成すると、その電気的特性
は、従来の多結晶ダイヤモンド薄膜を使用した電界効果
トランジスタの場合と比較して著しく向上する。なお、
この高配向性ダイヤモンド薄膜は、電界効果トランジス
タの第１若しくは第２の半導体ダイヤモンド層又は高抵
抗ダイヤモンド層のいずれとして使用しても良いし、そ
れらの層の一部として使用しても良い。
【００３９】なお、配向したダイヤモンド粒子の合成に
ついて記載した文献がある（例えば、B.R.Stoner and
J.T.Glass, Applied Physics Letters, Vol.60, No.6,
p.698, 1992年）。しかし、この従来技術においては、
約５０％の粒子が配向しているだけで、残余の粒子の配
列は無秩序である。このため、この従来技術は、本発明
にて規定した高配向性膜とは異なり、その電気的特性が
低い。
ついて記載した文献がある（例えば、B.R.Stoner and
J.T.Glass, Applied Physics Letters, Vol.60, No.6,
p.698, 1992年）。しかし、この従来技術においては、
約５０％の粒子が配向しているだけで、残余の粒子の配
列は無秩序である。このため、この従来技術は、本発明
にて規定した高配向性膜とは異なり、その電気的特性が
低い。
【００４０】
【実施例】次に、本発明の実施例に係る高配向性ダイヤ
モンド電界効果トランジスタを製造し、その特性を評価
した結果について説明する。
モンド電界効果トランジスタを製造し、その特性を評価
した結果について説明する。
【００４１】図５は本発明の第１の実施例に係るダイヤ
モンド電界効果トランジスタの構造を示す。導電性基板
１１（Ｓｉ（１００）、比抵抗０．０１Ω・cm以下）上
にＢドープのｐ型半導体高配向性ダイヤモンド薄膜１２
を５μｍの厚さに合成する。合成条件はマイクロ波化学
気相蒸着（ＣＶＤ）装置内で、ＣＨ4；３％及びＨ2；９
７％の水素希釈ガス、ガス圧；２５Torr、ガス流量；３
００cc／分、基板温度；７００℃で１５分間処理した。
マイクロ波プラズマ入力パワーはほぼ１０００Ｗであっ
たが、基板温度を７００℃に維持するように微調整し
た。これと同時に、基板に負のバイアス電圧を印加し
た。負バイアスによる電流量は１０mA/cm2であった。
モンド電界効果トランジスタの構造を示す。導電性基板
１１（Ｓｉ（１００）、比抵抗０．０１Ω・cm以下）上
にＢドープのｐ型半導体高配向性ダイヤモンド薄膜１２
を５μｍの厚さに合成する。合成条件はマイクロ波化学
気相蒸着（ＣＶＤ）装置内で、ＣＨ4；３％及びＨ2；９
７％の水素希釈ガス、ガス圧；２５Torr、ガス流量；３
００cc／分、基板温度；７００℃で１５分間処理した。
マイクロ波プラズマ入力パワーはほぼ１０００Ｗであっ
たが、基板温度を７００℃に維持するように微調整し
た。これと同時に、基板に負のバイアス電圧を印加し
た。負バイアスによる電流量は１０mA/cm2であった。
【００４２】その後、メタン；０．５％、水素；９９．
５％、ドーピングガスとしてＢ2Ｈ6；０．５ｐｐｍ（ガ
ス中のＢ／Ｃ比は２００ｐｐｍ）としてガス圧；３０Ｔ
ｏｒｒ、ガス流量；３００ｃｃ／分、基板温度；８００
℃で２０時間合成を続けた。
５％、ドーピングガスとしてＢ2Ｈ6；０．５ｐｐｍ（ガ
ス中のＢ／Ｃ比は２００ｐｐｍ）としてガス圧；３０Ｔ
ｏｒｒ、ガス流量；３００ｃｃ／分、基板温度；８００
℃で２０時間合成を続けた。
【００４３】次に、厚さ０．２μｍの絶縁性ダイヤモン
ド薄膜１３をＢドープｐ型半導体ダイヤモンド層１２に
積層した。この絶縁性ダイヤモンド薄膜１３の合成条件
は、ＣＨ4；０．５％、Ｈ2；９９．４％、Ｏ2；０．１
％、ガス圧；３０Torr、ガス流量；３００cc／分、基板
温度；８００℃、合成時間；１時間である。
ド薄膜１３をＢドープｐ型半導体ダイヤモンド層１２に
積層した。この絶縁性ダイヤモンド薄膜１３の合成条件
は、ＣＨ4；０．５％、Ｈ2；９９．４％、Ｏ2；０．１
％、ガス圧；３０Torr、ガス流量；３００cc／分、基板
温度；８００℃、合成時間；１時間である。
【００４４】続いて、この絶縁性ダイヤモンド層１３の
上に、選択成長技術により再びＢドープｐ型半導体ダイ
ヤモンド層１４を５μｍの厚さに合成した。合成条件は
ＣＨ4；０．５％、Ｈ2；９９．５％、ドーピングガス；
Ｂ2Ｈ6（５ｐｐｍ、ガス中のＢ／Ｃ比は２０００pp
m）、ガス圧；３０Torr、ガス流量；３００cc／分、基
板温度；８００℃、合成時間；２０時間である。
上に、選択成長技術により再びＢドープｐ型半導体ダイ
ヤモンド層１４を５μｍの厚さに合成した。合成条件は
ＣＨ4；０．５％、Ｈ2；９９．５％、ドーピングガス；
Ｂ2Ｈ6（５ｐｐｍ、ガス中のＢ／Ｃ比は２０００pp
m）、ガス圧；３０Torr、ガス流量；３００cc／分、基
板温度；８００℃、合成時間；２０時間である。
【００４５】次に、フォトリソグラフィ技術により、ｐ
型ダイヤモンド薄膜１４上にＡｕ電極１６をスパッタリ
ング法により選択的に形成し、絶縁性ダイヤモンド薄膜
１３上にＡｌ電極１５を電子ビーム蒸着法により選択的
に形成した。また、導電性Ｓｉ基板１１の裏側にＡｇペ
ースト１７により電極を形成した。Ａｇペースト１７を
ドレイン電極、Ａｌ電極１５をゲート電極、Ａｕ電極１
６をソース電極とすることにより、図１に示すチャネル
構造のトランジスタが得られた。
型ダイヤモンド薄膜１４上にＡｕ電極１６をスパッタリ
ング法により選択的に形成し、絶縁性ダイヤモンド薄膜
１３上にＡｌ電極１５を電子ビーム蒸着法により選択的
に形成した。また、導電性Ｓｉ基板１１の裏側にＡｇペ
ースト１７により電極を形成した。Ａｇペースト１７を
ドレイン電極、Ａｌ電極１５をゲート電極、Ａｕ電極１
６をソース電極とすることにより、図１に示すチャネル
構造のトランジスタが得られた。
【００４６】比較のために従来の合成方法による多結晶
ダイヤモンド薄膜を用いた同じ構造のトランジスタも製
作し、Ａｇペースト１７をドレイン電極、Ａｌ電極１５
をゲート電極、Ａｕ電極１６をソース電極とする電界効
果トランジスタを得た。
ダイヤモンド薄膜を用いた同じ構造のトランジスタも製
作し、Ａｇペースト１７をドレイン電極、Ａｌ電極１５
をゲート電極、Ａｕ電極１６をソース電極とする電界効
果トランジスタを得た。
【００４７】そして、これらの実施例及び比較例のトラ
ンジスタの電気的特性を評価した。図６は横軸にドレイ
ン電圧（Ｖ）をとり、縦軸にドレイン電流（ｍＡ）をと
って、図５に示す構造を有する本実施例のトランジスタ
において、ゲート電圧ＶGを変化させた場合のドレイン
電流−ドレイン電圧特性を示す。図６から図５に示すト
ランジスタは、明確なトランジスタ特性が得られている
ことがわかる。
ンジスタの電気的特性を評価した。図６は横軸にドレイ
ン電圧（Ｖ）をとり、縦軸にドレイン電流（ｍＡ）をと
って、図５に示す構造を有する本実施例のトランジスタ
において、ゲート電圧ＶGを変化させた場合のドレイン
電流−ドレイン電圧特性を示す。図６から図５に示すト
ランジスタは、明確なトランジスタ特性が得られている
ことがわかる。
【００４８】一方、図７は図５に示す構造を有するもの
の多結晶ダイヤモンド薄膜を使用した比較例の電界効果
トランジスタにおけるゲート電圧ＶGを変化させた場合
のドレイン電流−ドレイン電圧特性を示す。この図７に
示す比較例の電界効果トランジスタでは、トランジスタ
特性は得られているものの、ダイヤモンド薄膜層の抵抗
が大きいため、比較的ドレイン電流が小さく、飽和特性
も示していない。これに対し、図６に示す本実施例の電
界効果トランジスタでは、大きなドレイン電圧が得られ
ると共に、飽和現象が現れており、良好なトランジスタ
特性を示している。
の多結晶ダイヤモンド薄膜を使用した比較例の電界効果
トランジスタにおけるゲート電圧ＶGを変化させた場合
のドレイン電流−ドレイン電圧特性を示す。この図７に
示す比較例の電界効果トランジスタでは、トランジスタ
特性は得られているものの、ダイヤモンド薄膜層の抵抗
が大きいため、比較的ドレイン電流が小さく、飽和特性
も示していない。これに対し、図６に示す本実施例の電
界効果トランジスタでは、大きなドレイン電圧が得られ
ると共に、飽和現象が現れており、良好なトランジスタ
特性を示している。
【００４９】また、図８は本実施例の電界効果トランジ
スタ、図９は同じくその比較例の多結晶ダイヤモンド薄
膜を使用した電界効果トランジスタのドレイン電圧が５
Ｖにおけるドレイン電流−ゲート電圧特性を示す。これ
らの図から、本実施例の電界効果トランジスタは、チャ
ネル幅が１００μｍで２ｍＳ／mmという極めて大きな規
格化トランスコンダクタンスｇm値が得られた。一方、
比較例の多結晶ダイヤモンド薄膜を使用した電界効果ト
ランジスタのｇm値は２０μＳ／mmであった。
スタ、図９は同じくその比較例の多結晶ダイヤモンド薄
膜を使用した電界効果トランジスタのドレイン電圧が５
Ｖにおけるドレイン電流−ゲート電圧特性を示す。これ
らの図から、本実施例の電界効果トランジスタは、チャ
ネル幅が１００μｍで２ｍＳ／mmという極めて大きな規
格化トランスコンダクタンスｇm値が得られた。一方、
比較例の多結晶ダイヤモンド薄膜を使用した電界効果ト
ランジスタのｇm値は２０μＳ／mmであった。
【００５０】次に、本発明の第２の実施例について説明
する。図１０に示すように、基板として直径が１イン
チ、方位が（１００）のシリコンウエハ２０をマイクロ
波化学気相蒸着装置に装入し、メタン；３％、水素；９
７％、ガス圧；２５Torr、ガス流量；３００cc／分、基
板温度；７００℃、処理時間；１５分間で処理した。マ
イクロ波入力パワーはほぼ１０００Ｗであったが、基板
温度を７００℃に維持するように微調整した。これと同
時に基板に負バイアス電圧を印加した。負バイアスによ
る電流量は１０mA／cm2であった。
する。図１０に示すように、基板として直径が１イン
チ、方位が（１００）のシリコンウエハ２０をマイクロ
波化学気相蒸着装置に装入し、メタン；３％、水素；９
７％、ガス圧；２５Torr、ガス流量；３００cc／分、基
板温度；７００℃、処理時間；１５分間で処理した。マ
イクロ波入力パワーはほぼ１０００Ｗであったが、基板
温度を７００℃に維持するように微調整した。これと同
時に基板に負バイアス電圧を印加した。負バイアスによ
る電流量は１０mA／cm2であった。
【００５１】その後、ＣＨ4；０．５％、Ｈ2；９９．４
％、Ｏ2；０．１％、ガス圧；３０Torr、ガス流量；３
００cc／分、基板温度；８００℃、合成時間；８０時間
の条件で、合成を続けた。この結果、膜厚が約２０μｍ
の高配向ダイヤモンド薄膜２１を基板２０上に合成でき
た。
％、Ｏ2；０．１％、ガス圧；３０Torr、ガス流量；３
００cc／分、基板温度；８００℃、合成時間；８０時間
の条件で、合成を続けた。この結果、膜厚が約２０μｍ
の高配向ダイヤモンド薄膜２１を基板２０上に合成でき
た。
【００５２】次に、この基板を２cm×１cmに切断し、厚
さが１μｍのＢドープｐ型ダイヤモンド薄膜２２をエピ
タキシャル成長させた。この合成条件は、原料ガスとし
て水素希釈メタンガスを使用したものであり、ＣＨ4；
０．５％、Ｈ2；９９．５％とした。ドーピングガスに
はＢ2Ｈ6を使用し、ガス中のＢ／Ｃ比を２００ppmとし
た。ガス圧力は３５Torr、基板温度は８００℃であっ
た。
さが１μｍのＢドープｐ型ダイヤモンド薄膜２２をエピ
タキシャル成長させた。この合成条件は、原料ガスとし
て水素希釈メタンガスを使用したものであり、ＣＨ4；
０．５％、Ｈ2；９９．５％とした。ドーピングガスに
はＢ2Ｈ6を使用し、ガス中のＢ／Ｃ比を２００ppmとし
た。ガス圧力は３５Torr、基板温度は８００℃であっ
た。
【００５３】更に、選択成長技術により、厚さが０．１
μｍのアンドープダイヤモンド薄膜２３をＢドープｐ型
ダイヤモンド薄膜２２上に局所的に積層した。アンドー
プダイヤモンド薄膜２３の合成条件は、Ｂ2Ｈ6ガスを添
加しないこと以外、Ｂドープダイヤモンド薄膜２２の場
合と同じである。
μｍのアンドープダイヤモンド薄膜２３をＢドープｐ型
ダイヤモンド薄膜２２上に局所的に積層した。アンドー
プダイヤモンド薄膜２３の合成条件は、Ｂ2Ｈ6ガスを添
加しないこと以外、Ｂドープダイヤモンド薄膜２２の場
合と同じである。
【００５４】続いて、選択成長技術を再度利用して、ア
ンドープダイヤモンド薄膜２３上にＢドープｐ型ダイヤ
モンド薄膜２４を１μｍの厚さに選択的に積層した。そ
の合成条件はガス中のＢ／Ｃ比以外はｐ型ダイヤモンド
薄膜２２の場合と同じである。ガス中のＢ／Ｃ比は２０
００ppmであった。
ンドープダイヤモンド薄膜２３上にＢドープｐ型ダイヤ
モンド薄膜２４を１μｍの厚さに選択的に積層した。そ
の合成条件はガス中のＢ／Ｃ比以外はｐ型ダイヤモンド
薄膜２２の場合と同じである。ガス中のＢ／Ｃ比は２０
００ppmであった。
【００５５】次に、ｐ型ダイヤモンド薄膜２２及び２４
上に夫々ドレイン電極２５及びソース電極２６としてＡ
ｕ電極をスパッタ法により蒸着し、アンドープダイヤモ
ンド薄膜２３上にゲート電極２７としてＡｌ電極を電子
ビーム蒸着法により形成した。このようにして製造した
トランジスタの特性を図１１に示す。この図１１によ
り、この高配向性ダイヤモンド薄膜トランジスタが優れ
た電気的特性を示すことが分かる。チャネル幅１００μ
ｍで規格化トランスコンダクタンスｇm値は０．２ｍＳ
／mmであった。
上に夫々ドレイン電極２５及びソース電極２６としてＡ
ｕ電極をスパッタ法により蒸着し、アンドープダイヤモ
ンド薄膜２３上にゲート電極２７としてＡｌ電極を電子
ビーム蒸着法により形成した。このようにして製造した
トランジスタの特性を図１１に示す。この図１１によ
り、この高配向性ダイヤモンド薄膜トランジスタが優れ
た電気的特性を示すことが分かる。チャネル幅１００μ
ｍで規格化トランスコンダクタンスｇm値は０．２ｍＳ
／mmであった。
【００５６】次に、本発明の第３の実施例について説明
する。本実施例の電界効果トランジスタの構造は図１０
に示す第２の実施例と同様である。先ず、この第３の実
施例に係る電界効果トランジスタの製造方法について工
程順に説明する。 （ステップ１）高配向性ダイヤモンド薄膜を形成する基
板として、直径が１インチ、方位が（１００）のシリコ
ンウエハを用いた。このシリコン基板をマイクロ波化学
気相蒸着装置に入れ、ＣＨ4；３％、Ｈ2；９７％、ガス
圧；２５Torr、ガス流量；３００cc／分、基板温度；７
００℃、処理時間；１５分間の条件で処理した。マイク
ロ波入力パワーはほぼ１０００Ｗであったが、基板温度
を７００℃に維持するように微調整した。これと同時に
基板に負バイアス電圧を印加した。負バイアスによる電
流は１０mA／cm2であった。
する。本実施例の電界効果トランジスタの構造は図１０
に示す第２の実施例と同様である。先ず、この第３の実
施例に係る電界効果トランジスタの製造方法について工
程順に説明する。 （ステップ１）高配向性ダイヤモンド薄膜を形成する基
板として、直径が１インチ、方位が（１００）のシリコ
ンウエハを用いた。このシリコン基板をマイクロ波化学
気相蒸着装置に入れ、ＣＨ4；３％、Ｈ2；９７％、ガス
圧；２５Torr、ガス流量；３００cc／分、基板温度；７
００℃、処理時間；１５分間の条件で処理した。マイク
ロ波入力パワーはほぼ１０００Ｗであったが、基板温度
を７００℃に維持するように微調整した。これと同時に
基板に負バイアス電圧を印加した。負バイアスによる電
流は１０mA／cm2であった。
【００５７】（ステップ２）その後、ＣＨ4；０．５
％、Ｈ2；９９．４％、Ｏ2；０．１％、ガス圧；３０To
rr、ガス流量；３００cc／分、基板温度；８００℃；処
理時間；８０時間の条件で、合成を続けた。その結果、
膜厚が約２０μｍで高配向したダイヤモンド薄膜を合成
できた。電子顕微鏡観察からこの膜表面の９８％が（１
００）結晶面で覆われていることが分かった。また、薄
膜の断面写真から各結晶面の高低差は０．１μｍ以下で
あった。
％、Ｈ2；９９．４％、Ｏ2；０．１％、ガス圧；３０To
rr、ガス流量；３００cc／分、基板温度；８００℃；処
理時間；８０時間の条件で、合成を続けた。その結果、
膜厚が約２０μｍで高配向したダイヤモンド薄膜を合成
できた。電子顕微鏡観察からこの膜表面の９８％が（１
００）結晶面で覆われていることが分かった。また、薄
膜の断面写真から各結晶面の高低差は０．１μｍ以下で
あった。
【００５８】（ステップ３）この高配向性膜に更にｐ型
半導体ダイヤモンド薄膜を積層した。このｐ型半導体ダ
イヤモンド薄膜の合成条件は、ＣＨ4；０．５％、Ｈ2；
９９．５％、Ｂ2Ｈ6；０．５ppm、ガス圧；３０Torr、
ガス流量；３００cc／分、基板温度；８００℃、合成時
間；７時間の条件で合成を続けた。その結果、下地の高
配向膜と同一の表面形態を有する厚さ１．５μｍのｐ型
半導体ダイヤモンド薄膜が積層された。
半導体ダイヤモンド薄膜を積層した。このｐ型半導体ダ
イヤモンド薄膜の合成条件は、ＣＨ4；０．５％、Ｈ2；
９９．５％、Ｂ2Ｈ6；０．５ppm、ガス圧；３０Torr、
ガス流量；３００cc／分、基板温度；８００℃、合成時
間；７時間の条件で合成を続けた。その結果、下地の高
配向膜と同一の表面形態を有する厚さ１．５μｍのｐ型
半導体ダイヤモンド薄膜が積層された。
【００５９】この半導体ダイヤモンド薄膜のホール移動
度を測定した結果、９５cm2／V・秒を得た。この値は通
常の多結晶ダイヤモンド薄膜（約１cm2／Ｖ・秒）の１
００倍である（この合成条件Ａとする）。
度を測定した結果、９５cm2／V・秒を得た。この値は通
常の多結晶ダイヤモンド薄膜（約１cm2／Ｖ・秒）の１
００倍である（この合成条件Ａとする）。
【００６０】次に、前述のステップ１の条件を、Ｃ
Ｈ4；３．５％、Ｈ2；９６．５％、ガス圧；２５Torr、
ガス流量；３００cc／分、基板温度；８００℃に変更
し、その他はステップ１と同じ条件で、前述の本実施例
の（ステップ３）まで成膜を続けた（この合成条件Ｂと
する）。
Ｈ4；３．５％、Ｈ2；９６．５％、ガス圧；２５Torr、
ガス流量；３００cc／分、基板温度；８００℃に変更
し、その他はステップ１と同じ条件で、前述の本実施例
の（ステップ３）まで成膜を続けた（この合成条件Ｂと
する）。
【００６１】ステップ２において薄膜表面の法線方向か
ら±１０°の角度で２枚の電子顕微鏡写真を撮影し、各
（１００）結晶面の傾きを測定したところ、隣接する結
晶面の傾きの差は｜△α｜≦１０°、｜△β｜≦１０
°、｜△γ｜≦１０°であった。ステップ３を終了した
後、ホール移動度を測定すると、８cm2／V・秒であっ
た。
ら±１０°の角度で２枚の電子顕微鏡写真を撮影し、各
（１００）結晶面の傾きを測定したところ、隣接する結
晶面の傾きの差は｜△α｜≦１０°、｜△β｜≦１０
°、｜△γ｜≦１０°であった。ステップ３を終了した
後、ホール移動度を測定すると、８cm2／V・秒であっ
た。
【００６２】このことにより、隣接する結晶面につい
て、各結晶面方位を表すオイラー角｜α、β、γ｜の差
｜△α、△β、△γ｜が｜△α｜≦１０°、｜△β｜≦
１０°、｜△γ｜≦１０°を満たすことにより高いホー
ル移動度が得られることが分かった。また、第２実施例
のトランジスタのアンドープの高配向ダイヤモンド薄膜
２１の部分の合成条件はＡと同じであり、更に合成条件
Ｂを用いて第２実施例と同じ構造のトランジスタを製作
した。
て、各結晶面方位を表すオイラー角｜α、β、γ｜の差
｜△α、△β、△γ｜が｜△α｜≦１０°、｜△β｜≦
１０°、｜△γ｜≦１０°を満たすことにより高いホー
ル移動度が得られることが分かった。また、第２実施例
のトランジスタのアンドープの高配向ダイヤモンド薄膜
２１の部分の合成条件はＡと同じであり、更に合成条件
Ｂを用いて第２実施例と同じ構造のトランジスタを製作
した。
【００６３】このトランジスタの電流−電圧特性を図１
２に示す。変調動作は見られるものの図１１の場合に比
して、ソース−ドレイン電極間の電流は小さくなってい
る。これは第３の実施例では第２の実施例よりもホール
移動度が若干低下していることが原因と考えられる。
２に示す。変調動作は見られるものの図１１の場合に比
して、ソース−ドレイン電極間の電流は小さくなってい
る。これは第３の実施例では第２の実施例よりもホール
移動度が若干低下していることが原因と考えられる。
【００６４】
【発明の効果】以上説明したように本発明によれば、ゲ
ートで生じるリーク電流に起因する従来の問題が解消
し、低いドーピング濃度で薄い連続したダイヤモンドチ
ャネル層を形成するという必要もなく、トランスコンダ
クタンスが大きく、トランジスタ特性が優れたダイヤモ
ンド電界効果トランジスタを得ることができる。また、
本発明は、薄膜表面積の８０％以上がダイヤモンドの
（１００）結晶面で構成されているか、又は（１１１）
結晶面で構成されており、隣接する（１００）結晶面又
は（１１１）結晶面について、その結晶面方位を表すオ
イラー角｛α，β，γ｝の差｛△α，△β，△γ｝が｜
△α｜≦１０°、｜△β｜≦１０°、｜△γ｜≦１０°
を同時に満足する高配向性膜を構成要素の少なくとも一
部として使用するので、単結晶膜と同様に、そのキャリ
アの移動度が極めて高く、電気的特性が優れている。
ートで生じるリーク電流に起因する従来の問題が解消
し、低いドーピング濃度で薄い連続したダイヤモンドチ
ャネル層を形成するという必要もなく、トランスコンダ
クタンスが大きく、トランジスタ特性が優れたダイヤモ
ンド電界効果トランジスタを得ることができる。また、
本発明は、薄膜表面積の８０％以上がダイヤモンドの
（１００）結晶面で構成されているか、又は（１１１）
結晶面で構成されており、隣接する（１００）結晶面又
は（１１１）結晶面について、その結晶面方位を表すオ
イラー角｛α，β，γ｝の差｛△α，△β，△γ｝が｜
△α｜≦１０°、｜△β｜≦１０°、｜△γ｜≦１０°
を同時に満足する高配向性膜を構成要素の少なくとも一
部として使用するので、単結晶膜と同様に、そのキャリ
アの移動度が極めて高く、電気的特性が優れている。
【図１】本発明の原理を示す模式図である。
【図２】同じくエネルギバンドギャップ図である。
【図３】同じく本発明の動作原理を示すエネルギバンド
ギャップ図である。
ギャップ図である。
【図４】高配向性ダイヤモンド薄膜の表面とオイラー角
との関係を示す模式図であり、（ａ）は結晶面の基準配
向を示し、（ｂ）は（１００）結晶面が高度に配向した
ダイヤモンド薄膜の表面形態を示す。
との関係を示す模式図であり、（ａ）は結晶面の基準配
向を示し、（ｂ）は（１００）結晶面が高度に配向した
ダイヤモンド薄膜の表面形態を示す。
【図５】本発明の第１の実施例に係る高配向性ダイヤモ
ンドＦＥＴを示す断面図である。
ンドＦＥＴを示す断面図である。
【図６】図５に示す実施例のダイヤモンドＦＥＴのドレ
イン電流−ドレイン電圧特性を示すグラフ図である。
イン電流−ドレイン電圧特性を示すグラフ図である。
【図７】同じく図５に示す構造を有するものの多結晶ダ
イヤモンド薄膜を使用した比較例のダイヤモンドＦＥＴ
のドレイン電流−ゲート電圧特性を示すグラフ図であ
る。
イヤモンド薄膜を使用した比較例のダイヤモンドＦＥＴ
のドレイン電流−ゲート電圧特性を示すグラフ図であ
る。
【図８】前記実施例のドレイン電流−ゲート電圧特性を
示すグラフ図である。
示すグラフ図である。
【図９】前記比較例のドレイン電流−ゲート電圧特性を
示すグラフ図である。
示すグラフ図である。
【図１０】本発明の第２の実施例に係る高配向性ダイヤ
モンドＦＥＴを示す断面図である。
モンドＦＥＴを示す断面図である。
【図１１】図１０に示す実施例のドレイン電流−ドレイ
ン電圧特性を示すグラフ図である。
ン電圧特性を示すグラフ図である。
【図１２】本発明の第３の実施例に係る高配向性ダイヤ
モンドＦＥＴのドレイン電流−ドレイン電圧特性を示す
グラフ図である。
モンドＦＥＴのドレイン電流−ドレイン電圧特性を示す
グラフ図である。
【図１３】従来のダイヤモンドＦＥＴを示す断面図であ
る。
る。
【図１４】この従来のダイヤモンドＦＥＴのドレイン電
流−ドレイン電圧特性を示すグラフ図である。
流−ドレイン電圧特性を示すグラフ図である。
【図１５】（ａ）は従来の他のダイヤモンドＦＥＴを示
す断面図、（ｂ）はこの従来のダイヤモンドＦＥＴのド
レイン電流−ドレイン電圧特性を示すグラフ図である。
す断面図、（ｂ）はこの従来のダイヤモンドＦＥＴのド
レイン電流−ドレイン電圧特性を示すグラフ図である。
【図１６】従来の更に他のダイヤモンドＦＥＴを示し、
（ａ）はその断面図、（ｂ）は平面図である。
（ａ）はその断面図、（ｂ）は平面図である。
【図１７】同じくそのドレイン電流−ドレイン電圧特性
を示すグラフ図である。
を示すグラフ図である。
【図１８】従来の更に他のダイヤモンドＦＥＴを示す断
面図である。
面図である。
【図１９】同じくそのドレイン電流−ドレイン電圧特性
を示すグラフ図である。
を示すグラフ図である。
【図２０】従来のダイヤモンドＦＥＴの動作原理を示す
断面図である。
断面図である。
１，３；半導体ダイヤモンド層 ２；高抵抗ダイヤモンド層 ４，１６，２６；ソース電極 ５，１５，２７；ゲート電極 ６，１７，２５；ドレイン電極 ７；チャネル層 １１；導電性基板 １２，１４，２２，２４；Ｂドープｐ型半導体ダイヤモ
ンド薄膜 １３，２１，２３；アンドープ絶縁性ダイヤモンド薄膜 １７；Ａｇペースト
ンド薄膜 １３，２１，２３；アンドープ絶縁性ダイヤモンド薄膜 １７；Ａｇペースト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 浩一 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者 斉藤 公続 兵庫県神戸市西区高塚台１丁目５番５号 株式会社神戸製鋼所神戸総合技術研究所内 (72)発明者 デービッド・レイン・ドレイフェス アメリカ合衆国，ノースカロライナ州 27513，ケリー，ワイドコム・コート，101 (72)発明者 ブライアン・ライズ・ストーナー アメリカ合衆国，ノースカロライナ州 27603， ローリ，ブロード・オークス・ プレイス，2659
Claims (4)
- 【請求項１】 ソース電極に接触した第１の半導体ダイ
ヤモンド層と、ドレイン電極に接触し前記第１の半導体
ダイヤモンド層と同一導電型の第２の半導体ダイヤモン
ド層と、ゲート電極の作用を受ける領域であって前記第
１及び第２の半導体ダイヤモンド層の間の領域に設けら
れ厚さが10Å乃至1mmで102Ω・cm以上の電気抵抗を有す
る高抵抗ダイヤモンド層とを備え、これらの第１及び第
２の半導体ダイヤモンド層並びに高抵抗ダイヤモンド層
によりチャネル領域が構成されていると共に、前記第１
及び第２の半導体ダイヤモンド層並びに前記高抵抗ダイ
ヤモンド層の内、少なくとも一部は、薄膜表面積の８０
％以上がダイヤモンドの（１００）結晶面から構成され
ており、隣接する（１００）結晶面について、その結晶
面方位を示すオイラー角｛α，β，γ｝の差｛△α，△
β，△γ｝が｜△α｜≦１０°、｜△β｜≦１０°、｜
△γ｜≦１０°を同時に満足することを特徴とする高配
向性薄膜電界効果トランジスタ。 - 【請求項２】 ソース電極に接触した第１の半導体ダイ
ヤモンド層と、ドレイン電極に接触し前記第１の半導体
ダイヤモンド層と同一導電型の第２の半導体ダイヤモン
ド層と、ゲート電極の作用を受ける領域であって前記第
１及び第２の半導体ダイヤモンド層の間の領域に設けら
れ厚さが10Å乃至1mmで102Ω・cm以上の電気抵抗を有す
る高抵抗ダイヤモンド層とを備え、これらの第１及び第
２の半導体ダイヤモンド層並びに高抵抗ダイヤモンド層
によりチャネル領域が構成されていると共に、前記第１
及び第２の半導体ダイヤモンド層並びに前記高抵抗ダイ
ヤモンド層の内、少なくとも一部は、薄膜表面積の８０
％以上がダイヤモンドの（１１１）結晶面から構成され
ており、隣接する（１１１）結晶面について、その結晶
面方位を示すオイラー角｛α，β，γ｝の差｛△α，△
β，△γ｝が｜△α｜≦１０°、｜△β｜≦１０°、｜
△γ｜≦１０°を同時に満足することを特徴とする高配
向性薄膜電界効果トランジスタ。 - 【請求項３】 前記ゲート電極と前記高抵抗ダイヤモン
ド層との間に、ダイヤモンド以外の絶縁層を設けたこと
を特徴とする請求項１又は２に記載のダイヤモンド電界
効果トランジスタ。 - 【請求項４】 前記ダイヤモンド以外の絶縁層は、酸化
シリコン、窒化シリコン、酸化アルミニウム、窒化アル
ミニウム及び酸化ジルコニウムからなる群から選択され
た少なくとも１種の材料から構成されていることを特徴
とする請求項３に記載のダイヤモンド電界効果トランジ
スタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6185793A | 1993-05-14 | 1993-05-14 | |
| US08/061,857 | 1993-05-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786311A true JPH0786311A (ja) | 1995-03-31 |
Family
ID=22038597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5315548A Pending JPH0786311A (ja) | 1993-05-14 | 1993-12-15 | 高配向性ダイヤモンド薄膜電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5491348A (ja) |
| JP (1) | JPH0786311A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
| CN113740366A (zh) * | 2020-05-27 | 2021-12-03 | 中国兵器工业第五九研究所 | 无损检测单晶体或定向结晶体内部晶体取向差异和晶界缺陷的方法及装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4233085C2 (de) * | 1992-10-01 | 1996-10-10 | Fraunhofer Ges Forschung | Verfahren zur Herstellung heteroepitaktischer Diamantschichten |
| GB9309346D0 (en) * | 1993-05-06 | 1993-06-16 | Kobe Steel Europ Ltd | Preparation of nucleated silicon surfaces |
| GB2300425A (en) * | 1995-05-01 | 1996-11-06 | Kobe Steel Europ Ltd | Nucleation of diamond films using an electrode |
| WO1997045867A1 (en) * | 1996-05-27 | 1997-12-04 | Sumitomo Electric Industries, Ltd. | Tool chip, bonding tool with the tool chip, and method for controlling the bonding tool |
| US7394103B2 (en) * | 2004-09-13 | 2008-07-01 | Uchicago Argonne, Llc | All diamond self-aligned thin film transistor |
| JP5341774B2 (ja) * | 2007-01-22 | 2013-11-13 | エレメント シックス リミテッド | ダイヤモンド表面のプラズマエッチング |
| CN104992975B (zh) * | 2015-05-18 | 2018-01-19 | 西安交通大学 | 一种金刚石功率晶体管及其制作方法 |
| US10700165B2 (en) | 2016-06-17 | 2020-06-30 | Adamantite Technologies LLC | Doped diamond SemiConductor and method of manufacture using laser abalation |
| US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927754A (ja) * | 1982-08-04 | 1984-02-14 | Nippon Steel Corp | 非晶質合金薄帯製造用ノズル |
| JPS59137396A (ja) * | 1983-01-25 | 1984-08-07 | Natl Inst For Res In Inorg Mater | Ｐ型半導体ダイヤモンドの合成法 |
| JPS6012747A (ja) * | 1983-07-01 | 1985-01-23 | Sumitomo Electric Ind Ltd | エレクトロニクスデバイス用ヒートシンクおよびその製造法 |
| JPS613320A (ja) * | 1984-06-18 | 1986-01-09 | Ricoh Co Ltd | 磁気記録媒体 |
| JP2597976B2 (ja) * | 1985-03-27 | 1997-04-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPS61251158A (ja) * | 1985-04-30 | 1986-11-08 | Sumitomo Electric Ind Ltd | 放熱基板 |
| JP2519750B2 (ja) * | 1986-09-26 | 1996-07-31 | 住友電気工業株式会社 | サ―ミスタとその製造方法 |
| JP2590161B2 (ja) * | 1987-12-15 | 1997-03-12 | 導電性無機化合物技術研究組合 | Ｍｉｓ型電界効果トランジスタの製造法 |
| JPH0823600B2 (ja) * | 1988-03-25 | 1996-03-06 | 日本原子力研究所 | 遠隔駆動中性子照射キャプセルと中性子照射の遠隔制御方法 |
| JPH02273960A (ja) * | 1989-04-14 | 1990-11-08 | Sumitomo Electric Ind Ltd | ダイヤモンドヒートシンク |
| JPH0312966A (ja) * | 1989-06-05 | 1991-01-21 | De Beers Ind Diamond Div Ltd | 電界効果型トランジスタ及び製造方法 |
| JPH0766971B2 (ja) * | 1989-06-07 | 1995-07-19 | シャープ株式会社 | 炭化珪素半導体装置 |
| US5089802A (en) * | 1989-08-28 | 1992-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Diamond thermistor and manufacturing method for the same |
| JP2514721B2 (ja) * | 1989-09-06 | 1996-07-10 | 住友電気工業株式会社 | Ｍｅｓ型電界効果トランジスタ |
| JP2799744B2 (ja) * | 1989-09-11 | 1998-09-21 | 株式会社半導体エネルギー研究所 | ダイヤモンドを用いたサーミスタの作製方法 |
| JPH03105974A (ja) * | 1989-09-19 | 1991-05-02 | Kobe Steel Ltd | 多結晶ダイヤ薄膜合成によるシヨツトキー・ダイオードの製作法 |
| JPH03110866A (ja) * | 1989-09-26 | 1991-05-10 | Fujitsu Ltd | 半導体装置 |
| JP2775903B2 (ja) * | 1989-10-04 | 1998-07-16 | 住友電気工業株式会社 | ダイヤモンド半導体素子 |
| JPH03131003A (ja) * | 1989-10-16 | 1991-06-04 | Kobe Steel Ltd | ダイヤモンド薄膜サーミスタ |
| US5278430A (en) * | 1989-11-18 | 1994-01-11 | Kabushiki Kaisha Toshiba | Complementary semiconductor device using diamond thin film and the method of manufacturing this device |
| JP2519328B2 (ja) * | 1989-11-18 | 1996-07-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Ｍｉｓ型ダイヤモンド電界効果トランジスタ |
| US5126206A (en) * | 1990-03-20 | 1992-06-30 | Diamonex, Incorporated | Diamond-on-a-substrate for electronic applications |
| JPH03278463A (ja) * | 1990-03-27 | 1991-12-10 | Canon Inc | ショットキーダイオードの形成方法 |
| JP2884707B2 (ja) * | 1990-05-21 | 1999-04-19 | 住友電気工業株式会社 | ホール素子 |
| JP2913765B2 (ja) * | 1990-05-21 | 1999-06-28 | 住友電気工業株式会社 | シヨツトキー接合の形成法 |
| US5124179A (en) * | 1990-09-13 | 1992-06-23 | Diamonex, Incorporated | Interrupted method for producing multilayered polycrystalline diamond films |
| US5173761A (en) * | 1991-01-28 | 1992-12-22 | Kobe Steel Usa Inc., Electronic Materials Center | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
| JPH0815160B2 (ja) * | 1991-03-29 | 1996-02-14 | 株式会社神戸製鋼所 | ダイヤモンドショットキーゲート型電界効果トランジスタ |
| US5221411A (en) * | 1991-04-08 | 1993-06-22 | North Carolina State University | Method for synthesis and processing of continuous monocrystalline diamond thin films |
| US5199918A (en) * | 1991-11-07 | 1993-04-06 | Microelectronics And Computer Technology Corporation | Method of forming field emitter device with diamond emission tips |
| US5397428A (en) * | 1991-12-20 | 1995-03-14 | The University Of North Carolina At Chapel Hill | Nucleation enhancement for chemical vapor deposition of diamond |
| US5391895A (en) * | 1992-09-21 | 1995-02-21 | Kobe Steel Usa, Inc. | Double diamond mesa vertical field effect transistor |
| US5236545A (en) * | 1992-10-05 | 1993-08-17 | The Board Of Governors Of Wayne State University | Method for heteroepitaxial diamond film development |
| JPH0794805A (ja) * | 1993-05-14 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜磁気検出素子及び磁気検出装置 |
| US5371383A (en) * | 1993-05-14 | 1994-12-06 | Kobe Steel Usa Inc. | Highly oriented diamond film field-effect transistor |
-
1993
- 1993-12-15 JP JP5315548A patent/JPH0786311A/ja active Pending
-
1994
- 1994-09-28 US US08/313,986 patent/US5491348A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
| CN113740366A (zh) * | 2020-05-27 | 2021-12-03 | 中国兵器工业第五九研究所 | 无损检测单晶体或定向结晶体内部晶体取向差异和晶界缺陷的方法及装置 |
| CN113740366B (zh) * | 2020-05-27 | 2023-11-28 | 中国兵器工业第五九研究所 | 无损检测单晶体或定向结晶体内部晶体取向差异和晶界缺陷的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5491348A (en) | 1996-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380313B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| JP3369638B2 (ja) | 縦型ダイヤモンド電界効果トランジスタ | |
| US8890277B2 (en) | Graphite and/or graphene semiconductor devices | |
| US5173761A (en) | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer | |
| JP3364119B2 (ja) | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 | |
| US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JPH0541551A (ja) | 金属−絶縁体−金属接合構造の製造方法 | |
| JPH0542833B2 (ja) | ||
| US5786604A (en) | Element-isolated hydrogen-terminated diamond semiconductor device and its manufacturing method | |
| JPH0786311A (ja) | 高配向性ダイヤモンド薄膜電界効果トランジスタ | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| US5371378A (en) | Diamond metal base/permeable base transistor and method of making same | |
| US5298765A (en) | Diamond Schottky gate type field-effect transistor | |
| US5633513A (en) | Diamond film field effect transistor | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| JPH0750424A (ja) | ダイヤモンド整流素子 | |
| Fujimori et al. | Diamond devices made of epitaxial diamond films | |
| US5232862A (en) | Method of fabricating a transistor having a cubic boron nitride layer | |
| JPS5953714B2 (ja) | 半導体装置 | |
| JP2012084781A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6248390B2 (ja) | ||
| JP3273985B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| JPH05283361A (ja) | ダイヤモンド半導体装置およびその製造方法 | |
| JPS6261363A (ja) | 半導体装置 |