JPH0786443A - 半導体外部変調器チップキャリア - Google Patents
半導体外部変調器チップキャリアInfo
- Publication number
- JPH0786443A JPH0786443A JP5252379A JP25237993A JPH0786443A JP H0786443 A JPH0786443 A JP H0786443A JP 5252379 A JP5252379 A JP 5252379A JP 25237993 A JP25237993 A JP 25237993A JP H0786443 A JPH0786443 A JP H0786443A
- Authority
- JP
- Japan
- Prior art keywords
- external modulator
- semiconductor external
- chip carrier
- modulator chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】
【目的】 半導体外部変調器チップキャリアにおいて、
(1)交差ボンディングをなくすること、(2)１回のワイヤ
ボンディング工程で電流・電圧特性をチェックできるよ
うにすること、(3)信号入力波形をモニタできるように
すること、を目的とする半導体外部変調器チップキャリ
アを提供すること。 【構成】 信号伝送用のマイクロストリップ線路6aに加
え、(他方の端をその特性インピ−ダンスの抵抗素子や
オシロスコ−プで終端した)インピ−ダンス整合用のも
う１つのマイクロストリップ線路6bを有し、半導体外部
変調器チップ2側端で上記２本のマイクロストリップ線
路(6a、6b)同士をボンディングする。こうすることで、
等価的に半導体外部変調器の直近で抵抗終端したのと同
様になり、高周波信号に対しインピ−ダンス整合をとれ
るのと同時に、信号入力波形観測用のモニタ線路として
の機能を有する構成となっている。
(1)交差ボンディングをなくすること、(2)１回のワイヤ
ボンディング工程で電流・電圧特性をチェックできるよ
うにすること、(3)信号入力波形をモニタできるように
すること、を目的とする半導体外部変調器チップキャリ
アを提供すること。 【構成】 信号伝送用のマイクロストリップ線路6aに加
え、(他方の端をその特性インピ−ダンスの抵抗素子や
オシロスコ−プで終端した)インピ−ダンス整合用のも
う１つのマイクロストリップ線路6bを有し、半導体外部
変調器チップ2側端で上記２本のマイクロストリップ線
路(6a、6b)同士をボンディングする。こうすることで、
等価的に半導体外部変調器の直近で抵抗終端したのと同
様になり、高周波信号に対しインピ−ダンス整合をとれ
るのと同時に、信号入力波形観測用のモニタ線路として
の機能を有する構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体外部変調器に係
り、特に半導体外部変調器チップを実装するチップキャ
リア(半導体外部変調器チップキャリア)に関する。
り、特に半導体外部変調器チップを実装するチップキャ
リア(半導体外部変調器チップキャリア)に関する。
【０００２】
【従来の技術】半導体外部変調器チップを実装する従来
のチップキャリアについて、図４及び図５を参照して説
明する。なお、図４は、従来技術のチップキャリアの概
観図であり、図５は、図４の等価回路図を示す。
のチップキャリアについて、図４及び図５を参照して説
明する。なお、図４は、従来技術のチップキャリアの概
観図であり、図５は、図４の等価回路図を示す。
【０００３】従来技術では、半導体外部変調器チップ２
を実装する場合、図４に示すようなチップキャリア１に
実装されていた。即ち、チップキャリア１にヒ−トシン
ク３を介して半導体外部変調器チップ２を装着する。
を実装する場合、図４に示すようなチップキャリア１に
実装されていた。即ち、チップキャリア１にヒ−トシン
ク３を介して半導体外部変調器チップ２を装着する。
【０００４】そして、この半導体外部変調器チップ２の
左隣に薄膜抵抗４を、また、その右隣に信号伝送用のマ
イクロストリップ線路６をそれぞれ配置する。上記マイ
クロストリップ線路６より半導体外部変調器チップ２を
またいで、図４に示すように交差ボンディング(ボンデ
ィングワイヤ５)により接続し、一方、薄膜抵抗４の他
方は、接地のため、チップキャリア１自体にボンディン
グした構造からなる。なお、図４中、７はセラミック基
板である。
左隣に薄膜抵抗４を、また、その右隣に信号伝送用のマ
イクロストリップ線路６をそれぞれ配置する。上記マイ
クロストリップ線路６より半導体外部変調器チップ２を
またいで、図４に示すように交差ボンディング(ボンデ
ィングワイヤ５)により接続し、一方、薄膜抵抗４の他
方は、接地のため、チップキャリア１自体にボンディン
グした構造からなる。なお、図４中、７はセラミック基
板である。
【０００５】半導体外部変調器は、半導体レ−ザダイオ
−ド等から発せられる光の通過をオン／オフする一種の
スイッチであり、等価回路的には図５に示すようにダイ
オ−ドとして表現される。そして、外部より電圧の正・
逆バイアス信号が印加されるに応じて、光を透過・吸収
する作用を有している。
−ド等から発せられる光の通過をオン／オフする一種の
スイッチであり、等価回路的には図５に示すようにダイ
オ−ドとして表現される。そして、外部より電圧の正・
逆バイアス信号が印加されるに応じて、光を透過・吸収
する作用を有している。
【０００６】図４の場合、光は半導体外部変調器チップ
２に対して紙面に垂直方向にチップ端面に入光する。そ
して、右側のマイクロストリップ線路６を通じて電圧信
号の正・逆バイアスが印加されるに応じ、光は透過・吸
収され、これにより光信号が変調を受ける。即ち、レ−
ザダイオ−ド等の発光を直接に変調するのではなく、発
光した光を外部で透過・吸収により変調するシステムで
ある。
２に対して紙面に垂直方向にチップ端面に入光する。そ
して、右側のマイクロストリップ線路６を通じて電圧信
号の正・逆バイアスが印加されるに応じ、光は透過・吸
収され、これにより光信号が変調を受ける。即ち、レ−
ザダイオ−ド等の発光を直接に変調するのではなく、発
光した光を外部で透過・吸収により変調するシステムで
ある。
【０００７】現在、このような半導体外部変調器は、2.
5Ｇｂ／ｓ以上の（レ−ザダイオ−ドを直接変調で用い
ることの困難な）光通信システムに用いられている。そ
の際、半導体外部変調器を変調する電圧信号は、帯域2.
5ＧＨｚ以上の(いわゆるＬ帯以上の)マイクロ波領域の
信号であり、一般的にインピ−ダンス整合のとれた伝送
系を必要とする。
5Ｇｂ／ｓ以上の（レ−ザダイオ−ドを直接変調で用い
ることの困難な）光通信システムに用いられている。そ
の際、半導体外部変調器を変調する電圧信号は、帯域2.
5ＧＨｚ以上の(いわゆるＬ帯以上の)マイクロ波領域の
信号であり、一般的にインピ−ダンス整合のとれた伝送
系を必要とする。
【０００８】オン時、オフ時の半導体外部変調器は、正
・逆バイアス時のダイオ−ドに似た状態であるので、ま
た、インピ−ダンスは、それぞれ〜数Ω／〜数ＭΩのオ
−ダにあり、マイクロ波信号において一般的な50Ωのイ
ンピ−ダンスからはかけ離れており、そのため整合をと
るために図４に示すように、セラミック基板７上に形成
された50Ωの薄膜抵抗４を半導体外部変調器チップ２の
直近に配置することにより、マイクロ波信号に対してイ
ンピ−ダンス整合をとっていた。
・逆バイアス時のダイオ−ドに似た状態であるので、ま
た、インピ−ダンスは、それぞれ〜数Ω／〜数ＭΩのオ
−ダにあり、マイクロ波信号において一般的な50Ωのイ
ンピ−ダンスからはかけ離れており、そのため整合をと
るために図４に示すように、セラミック基板７上に形成
された50Ωの薄膜抵抗４を半導体外部変調器チップ２の
直近に配置することにより、マイクロ波信号に対してイ
ンピ−ダンス整合をとっていた。
【０００９】
【発明が解決しようとする課題】前記した従来技術のチ
ップキャリアには、次のような欠点を有している。薄膜
抵抗４は、インピ−ダンス整合用であるから半導体外部
変調器の直近にある必要がある。そのため、図４に示す
ように、半導体外部変調器チップ２の左隣に配置し、信
号伝送用のマイクロストリップ線路６より半導体外部変
調器チップ２をまたいで交差ボンディング(ボンディン
グワイヤ５)により接続されている。（薄膜抵抗４の他
方は、接地のためにチップキャリア１自体にボンディン
グされる。）
ップキャリアには、次のような欠点を有している。薄膜
抵抗４は、インピ−ダンス整合用であるから半導体外部
変調器の直近にある必要がある。そのため、図４に示す
ように、半導体外部変調器チップ２の左隣に配置し、信
号伝送用のマイクロストリップ線路６より半導体外部変
調器チップ２をまたいで交差ボンディング(ボンディン
グワイヤ５)により接続されている。（薄膜抵抗４の他
方は、接地のためにチップキャリア１自体にボンディン
グされる。）
【００１０】このような交差ボンディングでは、経時的
にワイヤがたわむなどして半導体外部変調器チップ２や
チップキャリア１等に接触する危険性があり、該チップ
２を機械的に損傷したり、電気的に短絡したりするとい
う欠点(以下“欠点その１”という)を有している。この
交差ボンディングを避けるため、例えば図４において、
半導体外部変調器チップ２の右側部に薄膜抵抗４を配置
することが考えられるが、この場合、信号用マイクロス
トリップ線路６から半導体外部変調器チップ２までのボ
ンディングワイヤ６の長さが長くなり、高周波実装上不
利になるという欠点が生じる。
にワイヤがたわむなどして半導体外部変調器チップ２や
チップキャリア１等に接触する危険性があり、該チップ
２を機械的に損傷したり、電気的に短絡したりするとい
う欠点(以下“欠点その１”という)を有している。この
交差ボンディングを避けるため、例えば図４において、
半導体外部変調器チップ２の右側部に薄膜抵抗４を配置
することが考えられるが、この場合、信号用マイクロス
トリップ線路６から半導体外部変調器チップ２までのボ
ンディングワイヤ６の長さが長くなり、高周波実装上不
利になるという欠点が生じる。
【００１１】また、チップキャリア１の幅を広げ、マイ
クロストリップ線路６の脇に薄膜抵抗４を配置するため
のエリアを確保しようとしても（こうすればマイクロス
トリップ線路６と半導体外部変調器チップ２までのボン
ディングワイヤ６を長くしなくとも済むが）、チップキ
ャリア１の幅は、半導体外部変調器チップ２自身の幅に
より決定されるので、広げられないという欠点がある。
クロストリップ線路６の脇に薄膜抵抗４を配置するため
のエリアを確保しようとしても（こうすればマイクロス
トリップ線路６と半導体外部変調器チップ２までのボン
ディングワイヤ６を長くしなくとも済むが）、チップキ
ャリア１の幅は、半導体外部変調器チップ２自身の幅に
より決定されるので、広げられないという欠点がある。
【００１２】なぜなら、チップキャリア１の半導体外部
変調器チップ２の両側部には、図４に示してないが、光
ファイバやレンズ等の光学系が配置されるからである。
いずれにしても、薄膜抵抗４を半導体外部変調器チップ
２の直近に配置しようとすると、交差ボンディングが避
けられないという欠点を有している。
変調器チップ２の両側部には、図４に示してないが、光
ファイバやレンズ等の光学系が配置されるからである。
いずれにしても、薄膜抵抗４を半導体外部変調器チップ
２の直近に配置しようとすると、交差ボンディングが避
けられないという欠点を有している。
【００１３】また、図４に示す前記従来技術では、次の
ような別の欠点も有している。即ち、半導体外部変調器
の組立てに際し、マイクロストリップ線路６と半導体外
部変調器チップ２とをボンディングした後、該ボンディ
ングの影響により電気的に損傷があるか否かを検査する
ため、半導体外部変調器チップ２の電流・電圧特性をチ
エックする必要がある。このとき、薄膜抵抗４が並列に
ボンディングされていると、薄膜抵抗４の特性も同時に
見えてしまうため、半導体外部変調器チップ２それ自体
の上記チエックができないという問題が生じる。
ような別の欠点も有している。即ち、半導体外部変調器
の組立てに際し、マイクロストリップ線路６と半導体外
部変調器チップ２とをボンディングした後、該ボンディ
ングの影響により電気的に損傷があるか否かを検査する
ため、半導体外部変調器チップ２の電流・電圧特性をチ
エックする必要がある。このとき、薄膜抵抗４が並列に
ボンディングされていると、薄膜抵抗４の特性も同時に
見えてしまうため、半導体外部変調器チップ２それ自体
の上記チエックができないという問題が生じる。
【００１４】上記問題点を解消するため、実際には、ボ
ンディングを２段階に分け、まず、交差ボンディングを
しないで半導体外部変調器チップ２とマイクロストリッ
プ線路６とをボンディングし、この段階で一旦電流・電
圧特性をチエックし、その後、交差ボンディングをする
というように、ワイヤボンディングの工程を２度行って
いる。このため、従来技術では、組立工程が複雑であ
り、工数の増加、コストの増加を招くという欠点(以下
“欠点その２”という)を有している。
ンディングを２段階に分け、まず、交差ボンディングを
しないで半導体外部変調器チップ２とマイクロストリッ
プ線路６とをボンディングし、この段階で一旦電流・電
圧特性をチエックし、その後、交差ボンディングをする
というように、ワイヤボンディングの工程を２度行って
いる。このため、従来技術では、組立工程が複雑であ
り、工数の増加、コストの増加を招くという欠点(以下
“欠点その２”という)を有している。
【００１５】図４に示す前記従来技術では、さらに次の
ような別の欠点も有している。即ち、薄膜抵抗４の直近
配置によるインピ−ダンス整合のとり方では、実際に組
み立てた後は“整合がとれている”と期待する他はな
い。そして、チップキャリア組立後の実際の光の変調動
作をさせたときに所望の特性がでない場合、それが半導
体外部変調器チップ自体に原因があるのか、インピ−ダ
ンス整合のとり方にあるのか、判断できないという欠点
(以下“欠点その３”という)を有している。
ような別の欠点も有している。即ち、薄膜抵抗４の直近
配置によるインピ−ダンス整合のとり方では、実際に組
み立てた後は“整合がとれている”と期待する他はな
い。そして、チップキャリア組立後の実際の光の変調動
作をさせたときに所望の特性がでない場合、それが半導
体外部変調器チップ自体に原因があるのか、インピ−ダ
ンス整合のとり方にあるのか、判断できないという欠点
(以下“欠点その３”という)を有している。
【００１６】本発明は、従来技術における前記欠点(そ
の１〜その３を含む)、問題点に鑑み成されたものであ
って、その目的とするところは、これら欠点、問題点を
改善する半導体外部変調器チップキャリアを提供するこ
とにある。
の１〜その３を含む)、問題点に鑑み成されたものであ
って、その目的とするところは、これら欠点、問題点を
改善する半導体外部変調器チップキャリアを提供するこ
とにある。
【００１７】即ち、本発明は、半導体外部変調器チップ
キャリアにおいて、(1) 交差ボンディングをなくするこ
と、(2) １回のワイヤボンディング工程で電流・電圧特
性をチェックできるようにすること、(3) 信号入力波形
をモニタできるようにすること、を主目的とする半導体
外部変調器チップキャリアを提供することにある。
キャリアにおいて、(1) 交差ボンディングをなくするこ
と、(2) １回のワイヤボンディング工程で電流・電圧特
性をチェックできるようにすること、(3) 信号入力波形
をモニタできるようにすること、を主目的とする半導体
外部変調器チップキャリアを提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明のチップキャリアは、信号伝送用のマイクロ
ストリップ線路に加え、（他方の端をその特性インピ−
ダンスの抵抗素子やオシロスコ−プで終端した）インピ
−ダンス整合用のもう１つのマイクロストリップ線路を
有し、半導体外部変調器側の端で上記２本のマイクロス
トリップ線路同士をボンディングすることを特徴とす
る。
め、本発明のチップキャリアは、信号伝送用のマイクロ
ストリップ線路に加え、（他方の端をその特性インピ−
ダンスの抵抗素子やオシロスコ−プで終端した）インピ
−ダンス整合用のもう１つのマイクロストリップ線路を
有し、半導体外部変調器側の端で上記２本のマイクロス
トリップ線路同士をボンディングすることを特徴とす
る。
【００１９】そして、本発明は、このように構成するこ
とにより、等価的に半導体外部変調器の直近で抵抗終端
したのと同様になり、高周波信号に対しインピ−ダンス
整合をとれるのと同時に、信号入力波形観測用のモニタ
線路としての機能を有する半導体外部変調器チップキャ
リアを提供するものである。
とにより、等価的に半導体外部変調器の直近で抵抗終端
したのと同様になり、高周波信号に対しインピ−ダンス
整合をとれるのと同時に、信号入力波形観測用のモニタ
線路としての機能を有する半導体外部変調器チップキャ
リアを提供するものである。
【００２０】即ち、本発明は、「半導体外部変調器チッ
プキャリアにおいて、電気信号伝送用のマイクロストリ
ップ線路と、インピ−ダンス整合用のマイクロストリッ
プ線路とを有し、前記２本のマイクロストリップ線路同
士が、前記半導体外部変調器チップの直近にボンディン
グされている構造を有することを特徴とする半導体外部
変調器チップキャリア。」を要旨とする。
プキャリアにおいて、電気信号伝送用のマイクロストリ
ップ線路と、インピ−ダンス整合用のマイクロストリッ
プ線路とを有し、前記２本のマイクロストリップ線路同
士が、前記半導体外部変調器チップの直近にボンディン
グされている構造を有することを特徴とする半導体外部
変調器チップキャリア。」を要旨とする。
【００２１】
【実施例】次に、本発明の実施例を挙げ、本発明を詳細
に説明する。
に説明する。
【００２２】（実施例１）図１は、本発明の第１実施例
を示すチップキャリアの概観図であり、図２は、図１の
等価回路図を示す。本実施例１のチップキャリア１は、
図１に示すように、セラミック基板７にマイクロストリ
ップ線路(６ａ、６ｂ)が２本パタニングされた構造から
なっている。
を示すチップキャリアの概観図であり、図２は、図１の
等価回路図を示す。本実施例１のチップキャリア１は、
図１に示すように、セラミック基板７にマイクロストリ
ップ線路(６ａ、６ｂ)が２本パタニングされた構造から
なっている。
【００２３】マイクロストリップ線路の１本(マイクロ
ストリップ線路６ａ)は、従来と同様に電気信号伝送用
に用い、他の１本(マイクロストリップ線路６ｂ)は、イ
ンピ−ダンス整合用に用いる。そして、マイクロストリ
ップ線路６ｂは、半導体外部変調器チップ２の直近で上
記電気信号伝送用のストリップ線路６ａとボンディング
されており、その他端は、チップキャリア１の外部にお
いて、図１に矢印で示すように、チップ抵抗(50Ωのも
の)又はモニタ用のオシロスコ−プ(入力インピ−ダンス
50Ωのもの)に接続されている。
ストリップ線路６ａ)は、従来と同様に電気信号伝送用
に用い、他の１本(マイクロストリップ線路６ｂ)は、イ
ンピ−ダンス整合用に用いる。そして、マイクロストリ
ップ線路６ｂは、半導体外部変調器チップ２の直近で上
記電気信号伝送用のストリップ線路６ａとボンディング
されており、その他端は、チップキャリア１の外部にお
いて、図１に矢印で示すように、チップ抵抗(50Ωのも
の)又はモニタ用のオシロスコ−プ(入力インピ−ダンス
50Ωのもの)に接続されている。
【００２４】前記２本のマイクロストリップ線路(６
ａ、６ｂ)の特性インピ−ダンスは50Ωに選ばれている
ため、チップキャリア１の外部において、前記したよう
に50Ωのチップ抵抗で終端されていれば、電気信号伝送
用のマイクロストリップ線路６ａとボンディングされた
地点(即ち半導体外部変調器チップ２の直近)において、
50Ωの抵抗がついたのと等価となる。このため、マイク
ロストリップ線路６ｂは、半導体外部変調器への信号入
力に対してインピ−ダンス整合をとることが可能であ
る。
ａ、６ｂ)の特性インピ−ダンスは50Ωに選ばれている
ため、チップキャリア１の外部において、前記したよう
に50Ωのチップ抵抗で終端されていれば、電気信号伝送
用のマイクロストリップ線路６ａとボンディングされた
地点(即ち半導体外部変調器チップ２の直近)において、
50Ωの抵抗がついたのと等価となる。このため、マイク
ロストリップ線路６ｂは、半導体外部変調器への信号入
力に対してインピ−ダンス整合をとることが可能であ
る。
【００２５】このとき、セラミック基板７上のマイクロ
ストリップ線路(６ａ、６ｂ)の特性インピ−ダンスは、
セラミック基板７の厚さとマイクロストリップ線路(６
ａ、６ｂ)の線路幅によって決めるため、セラミック基
板７の厚さを薄くすることにより、２本のマイクロスト
リップ線路(６ａ、６ｂ)を入れても、チップキャリア１
の幅方向の広さは変えることなしに実現可能である。
ストリップ線路(６ａ、６ｂ)の特性インピ−ダンスは、
セラミック基板７の厚さとマイクロストリップ線路(６
ａ、６ｂ)の線路幅によって決めるため、セラミック基
板７の厚さを薄くすることにより、２本のマイクロスト
リップ線路(６ａ、６ｂ)を入れても、チップキャリア１
の幅方向の広さは変えることなしに実現可能である。
【００２６】本実施例１においては、交差ボンデイング
の必要がないため、この交差ボンデイングに伴う従来技
術の欠点(前記欠点その１)を解消することができる。ま
た、本実施例１では、マイクロストリップ線路６ｂの終
端は、チップ抵抗(又は他の50Ωを実現できる抵抗素子)
によりチップキャリア１の外部で実施可能であるため、
チップ抵抗をつける前に、外部からマイクロストリップ
線路６ａを通して半導体外部変調器チップ２の電流・電
圧特性のチェックが可能である利点を有する。
の必要がないため、この交差ボンデイングに伴う従来技
術の欠点(前記欠点その１)を解消することができる。ま
た、本実施例１では、マイクロストリップ線路６ｂの終
端は、チップ抵抗(又は他の50Ωを実現できる抵抗素子)
によりチップキャリア１の外部で実施可能であるため、
チップ抵抗をつける前に、外部からマイクロストリップ
線路６ａを通して半導体外部変調器チップ２の電流・電
圧特性のチェックが可能である利点を有する。
【００２７】このため、本実施例１では、工程的に複雑
なワイヤボンデイング工程が１回で済むため、従来技術
の他の欠点(前記欠点その２)を解消することができ、そ
の改善も可能となっている。更に、本実施例１では、チ
ップ抵抗の代りに入力インピ−ダンスが50Ωのオシロス
コ−プで終端も可能となっている。このため、半導体外
部変調器への信号伝送路直近での入力信号波形観測が可
能となり、実際のインピ−ダンス整合がとれているか否
かの判断が容易にできることになり、従来技術の欠点
(前記欠点その３)を解消することができ、この点につい
て更に改善可能である。
なワイヤボンデイング工程が１回で済むため、従来技術
の他の欠点(前記欠点その２)を解消することができ、そ
の改善も可能となっている。更に、本実施例１では、チ
ップ抵抗の代りに入力インピ−ダンスが50Ωのオシロス
コ−プで終端も可能となっている。このため、半導体外
部変調器への信号伝送路直近での入力信号波形観測が可
能となり、実際のインピ−ダンス整合がとれているか否
かの判断が容易にできることになり、従来技術の欠点
(前記欠点その３)を解消することができ、この点につい
て更に改善可能である。
【００２８】（実施例２）図３は、本発明の第２実施例
を示すチップキャリアの概観図である。本実施例２で
は、マイクロストリップ線路(６ａ、６ｂ)を形成するセ
ラミック基板７は、積層して形成されている。即ち、電
気信号伝送用のマイクロストリップ線路６ａは、第１層
のセラミック基板７ａに、インピ−ダンス整合用のマイ
クロストリップ線路６ｂは、第２層のセラミック基板７
ｂに形成されている。なお、本実施例２において、この
逆に形成することもできる。
を示すチップキャリアの概観図である。本実施例２で
は、マイクロストリップ線路(６ａ、６ｂ)を形成するセ
ラミック基板７は、積層して形成されている。即ち、電
気信号伝送用のマイクロストリップ線路６ａは、第１層
のセラミック基板７ａに、インピ−ダンス整合用のマイ
クロストリップ線路６ｂは、第２層のセラミック基板７
ｂに形成されている。なお、本実施例２において、この
逆に形成することもできる。
【００２９】本実施例２に示すチップキャリアにおい
て、半導体外部変調器チップ２に直近の部分では、積層
のセラミック基板(７ａ、７ｂ)が段になり、２本のマイ
クロストリップ線路(６ａ、６ｂ)がある。このため、マ
イクロストリップ線路(６ａ、６ｂ)同士をボンディング
すれば、前記実施例１と同等の効果を実現できる。この
場合、第２層の線路では、等価的にセラミック基板７が
厚くなっている（接地面が遠くなっている）ため、スト
リップ線路の線路幅を調整して線路の特性インピ−ダン
スを50Ωに整合しておくことは言うまでもない。
て、半導体外部変調器チップ２に直近の部分では、積層
のセラミック基板(７ａ、７ｂ)が段になり、２本のマイ
クロストリップ線路(６ａ、６ｂ)がある。このため、マ
イクロストリップ線路(６ａ、６ｂ)同士をボンディング
すれば、前記実施例１と同等の効果を実現できる。この
場合、第２層の線路では、等価的にセラミック基板７が
厚くなっている（接地面が遠くなっている）ため、スト
リップ線路の線路幅を調整して線路の特性インピ−ダン
スを50Ωに整合しておくことは言うまでもない。
【００３０】
【発明の効果】本発明は、以上詳記したように、信号伝
送用のマイクロストリップ線路に加えインピ−ダンス整
合用のもう１つのマイクロストリップ線路を有し、半導
体外部変調器側端で上記２本のマイクロストリップ線路
同士をボンディングすることを特徴とし、これにより、
従来技術のチップキャリアの有する前記した欠点その１
〜その３を含む種々の欠点を解消することができ、これ
らの点を改善できるという効果が生じる。
送用のマイクロストリップ線路に加えインピ−ダンス整
合用のもう１つのマイクロストリップ線路を有し、半導
体外部変調器側端で上記２本のマイクロストリップ線路
同士をボンディングすることを特徴とし、これにより、
従来技術のチップキャリアの有する前記した欠点その１
〜その３を含む種々の欠点を解消することができ、これ
らの点を改善できるという効果が生じる。
【００３１】即ち、本発明は、(1) 交差ボンディングを
なくすることができ、この交差ボンデイングに伴う従来
技術の前記欠点その１を解消することができる、(2) １
回のワイヤボンディング工程で電流・電圧特性をチェッ
クできるようにすることができる、(3) 信号入力波形を
モニタできるようにすることができる、という顕著な効
果が生じる。
なくすることができ、この交差ボンデイングに伴う従来
技術の前記欠点その１を解消することができる、(2) １
回のワイヤボンディング工程で電流・電圧特性をチェッ
クできるようにすることができる、(3) 信号入力波形を
モニタできるようにすることができる、という顕著な効
果が生じる。
【図１】本発明の第１実施例を示すチップキャリアの概
観図。
観図。
【図２】図１における等価回路図。
【図３】本発明の第２実施例を示すチップキャリアの概
観図。
観図。
【図４】従来技術のチップキャリアの概観図。
【図５】図４における等価回路図。
１ チップキャリア ２ 半導体外部変調器チップ ３ ヒ−トシンク ４ 薄膜抵抗 ５ ボンディングワイヤ ６、６ａ、６ｂ マイクロストリップ線路 ７、７ａ、７ｂ セラミック基板
Claims (3)
- 【請求項１】 半導体外部変調器チップキャリアにおい
て、電気信号伝送用のマイクロストリップ線路と、イン
ピ−ダンス整合用のマイクロストリップ線路とを有し、
前記２本のマイクロストリップ線路同士が、前記半導体
外部変調器チップの直近にボンディングされている構造
を有することを特徴とする半導体外部変調器チップキャ
リア。 - 【請求項２】 前記２本のマイクロストリップ線路が、
同一基板上に並列に配置されていることを特徴とする請
求項１記載の半導体外部変調器チップキャリア。 - 【請求項３】 前記２本のマイクロストリップ線路が、
積層した２層の基板上にそれぞれ配置されていることを
特徴とする請求項１記載の半導体外部変調器チップキャ
リア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252379A JP2646971B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体外部変調器チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252379A JP2646971B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体外部変調器チップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786443A true JPH0786443A (ja) | 1995-03-31 |
| JP2646971B2 JP2646971B2 (ja) | 1997-08-27 |
Family
ID=17236498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252379A Expired - Fee Related JP2646971B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体外部変調器チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646971B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479448U (ja) * | 1990-11-22 | 1992-07-10 |
-
1993
- 1993-09-14 JP JP5252379A patent/JP2646971B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479448U (ja) * | 1990-11-22 | 1992-07-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2646971B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553222B2 (ja) | 光変調器モジュール | |
| US7130100B2 (en) | Optical module | |
| US7030477B2 (en) | Optical semiconductor device | |
| US7149024B2 (en) | Optical modulator module | |
| US6823145B1 (en) | Optical transmitter module | |
| JP2005062855A (ja) | 分布型低域フィルタ伝送線回路装置 | |
| JPH10275957A (ja) | 光半導体チップキャリア | |
| JP4698888B2 (ja) | 光変調器、光変調器の実装基板および光変調器の駆動方法 | |
| CN112467513A (zh) | 光学半导体装置和载体 | |
| WO2022024756A1 (ja) | 光電気混載基板 | |
| US5926308A (en) | High-speed optical modulator module | |
| US4868640A (en) | Integrated optoelectronic circuit | |
| JP3823102B2 (ja) | 光伝送モジュール | |
| US5793516A (en) | Optical modulator circuit | |
| JPH0786443A (ja) | 半導体外部変調器チップキャリア | |
| JP4275583B2 (ja) | 電子モジュール | |
| JP3438443B2 (ja) | 光デバイス | |
| JP3853648B2 (ja) | 光学部品 | |
| JPH06230328A (ja) | 電界吸収型光変調器の実装方法 | |
| JP4102043B2 (ja) | 光通信用モジュール | |
| JP6725090B1 (ja) | 光半導体装置 | |
| JPH07122808A (ja) | 半導体レーザ変調回路装置 | |
| JPH0719932B2 (ja) | レーザダイオードモジュール | |
| JP2002350792A (ja) | Ｅａ変調器モジュール | |
| JP2952302B2 (ja) | 受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |