JPH0786456A - 半導体装置と実装基板 - Google Patents
半導体装置と実装基板Info
- Publication number
- JPH0786456A JPH0786456A JP5255178A JP25517893A JPH0786456A JP H0786456 A JPH0786456 A JP H0786456A JP 5255178 A JP5255178 A JP 5255178A JP 25517893 A JP25517893 A JP 25517893A JP H0786456 A JPH0786456 A JP H0786456A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- die stage
- heat dissipation
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 フラットパッケージを有する半導体装置の放
熱性を向上させる。 【構成】 集積回路装置等の半導体装置において、ＩＣ
チップを固着したダイステージ１０をフラットパッケー
ジ１６の一方の主表面に露出させる。実装基板２０に
は、パッケージ１６を収納するための凹部２２を設ける
と共に、凹部２２の底部に放熱板２４を設ける。実装の
際には、パッケージ１６を凹部２２に挿入し、パッケー
ジ下面に露出したダイステージ１０を半田層Ｓ2 により
放熱板２４に固着する。
熱性を向上させる。 【構成】 集積回路装置等の半導体装置において、ＩＣ
チップを固着したダイステージ１０をフラットパッケー
ジ１６の一方の主表面に露出させる。実装基板２０に
は、パッケージ１６を収納するための凹部２２を設ける
と共に、凹部２２の底部に放熱板２４を設ける。実装の
際には、パッケージ１６を凹部２２に挿入し、パッケー
ジ下面に露出したダイステージ１０を半田層Ｓ2 により
放熱板２４に固着する。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路（ＩＣ）装
置等の半導体装置と、この装置を実装するための実装基
板とに関し、特に半導体装置のフラットパッケージの一
方の主表面にダイステージを露出させると共に実装基板
のパッケージ収納用凹部の底部に放熱板を設けたことに
より放熱性の向上を図ったものである。
置等の半導体装置と、この装置を実装するための実装基
板とに関し、特に半導体装置のフラットパッケージの一
方の主表面にダイステージを露出させると共に実装基板
のパッケージ収納用凹部の底部に放熱板を設けたことに
より放熱性の向上を図ったものである。
【０００２】
【従来の技術】従来、表面実装型のＩＣ装置としては、
図５に示すようにフラットパッケージ１から導出したア
ウターリード２をＪ形に加工したもの、あるいは図６に
示すようにフラットパッケージ１から導出したアウター
リード２をガルウイング状に加工したものなどが知られ
ている。
図５に示すようにフラットパッケージ１から導出したア
ウターリード２をＪ形に加工したもの、あるいは図６に
示すようにフラットパッケージ１から導出したアウター
リード２をガルウイング状に加工したものなどが知られ
ている。
【０００３】また、この種のＩＣ装置を実装するための
実装基板としては、図７に示すようにリードピッチに対
応して半田ランド３を設けたプリント配線基板４等が知
られている。
実装基板としては、図７に示すようにリードピッチに対
応して半田ランド３を設けたプリント配線基板４等が知
られている。
【０００４】図６のＩＣ装置を図７のプリント配線基板
４に実装する場合、チップマウンタによりＩＣ装置を基
板４上で半田ランド３に位置合せした後、接着剤５によ
り仮付けした状態で半田のリフロー処理を行なう。
４に実装する場合、チップマウンタによりＩＣ装置を基
板４上で半田ランド３に位置合せした後、接着剤５によ
り仮付けした状態で半田のリフロー処理を行なう。
【０００５】
【発明が解決しようとする課題】上記した従来技術によ
ると、リードをＪ形又はガルウイング状に加工する工程
が必要である。また、リードピッチが０．３［ｍｍ］以
下のＩＣ装置では、リード加工の後検査工程等でリード
変形が生ずるのを防ぐため、リードを保護する枠付けが
必要である。
ると、リードをＪ形又はガルウイング状に加工する工程
が必要である。また、リードピッチが０．３［ｍｍ］以
下のＩＣ装置では、リード加工の後検査工程等でリード
変形が生ずるのを防ぐため、リードを保護する枠付けが
必要である。
【０００６】リードピッチの小さいＩＣ装置では、リー
ド加工の際にリード先端の半田めっきが削られるため、
半田が供給不足になることがある。このための対策とし
て、リード加工後にリード先端に半田の厚めっきを施す
方法が提案されているが、この方法では、めっき処理に
伴ってリード変形が生ずることがある。
ド加工の際にリード先端の半田めっきが削られるため、
半田が供給不足になることがある。このための対策とし
て、リード加工後にリード先端に半田の厚めっきを施す
方法が提案されているが、この方法では、めっき処理に
伴ってリード変形が生ずることがある。
【０００７】その上、ＩＣチップを固着したダイステー
ジがパッケージ１の内部に封入されており、しかもパッ
ケージ１を基板４から離間した状態で実装するため、Ｉ
Ｃチップ内で発生した熱がパッケージ外に逃げにくく、
放熱性が良好でなかった。
ジがパッケージ１の内部に封入されており、しかもパッ
ケージ１を基板４から離間した状態で実装するため、Ｉ
Ｃチップ内で発生した熱がパッケージ外に逃げにくく、
放熱性が良好でなかった。
【０００８】この発明の目的は、リード加工を不要にす
ると共に放熱性の向上を図ることにある。
ると共に放熱性の向上を図ることにある。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、集積回路チップが一方の主表面に固着されたダイ
ステージと、このダイステージを前記集積回路チップと
共に収納するフラットパッケージと、前記集積回路チッ
プに接続されると共に前記フラットパッケージの側部か
ら外方に直線状に導出された多数のアウターリードとを
備えたものであって、前記ダイステージの他方の主表面
を前記フラットパッケージにおいて前記ＩＣチップ側と
は反対側の主表面に露出させたことを特徴とするもので
ある。
置は、集積回路チップが一方の主表面に固着されたダイ
ステージと、このダイステージを前記集積回路チップと
共に収納するフラットパッケージと、前記集積回路チッ
プに接続されると共に前記フラットパッケージの側部か
ら外方に直線状に導出された多数のアウターリードとを
備えたものであって、前記ダイステージの他方の主表面
を前記フラットパッケージにおいて前記ＩＣチップ側と
は反対側の主表面に露出させたことを特徴とするもので
ある。
【００１０】また、この発明に係る実装基板は、上記の
ような半導体装置を実装するためのものであって、前記
フラットパッケージを収納するための凹部を設けると共
に、この凹部の底部に前記ダイステージからの放熱を促
すための放熱板を設けたことを特徴とするものである。
ような半導体装置を実装するためのものであって、前記
フラットパッケージを収納するための凹部を設けると共
に、この凹部の底部に前記ダイステージからの放熱を促
すための放熱板を設けたことを特徴とするものである。
【００１１】
【作用】この発明の半導体装置によれば、ＩＣチップの
内部で発生した熱は、ダイステージの露出部を介してパ
ッケージ外に放出される。
内部で発生した熱は、ダイステージの露出部を介してパ
ッケージ外に放出される。
【００１２】また、この発明の半導体装置をこの発明の
実装基板に実装するときは、ダイステージの露出部を放
熱板に重ねるようにしてパッケージを凹部に挿入すれば
よい。このようにすると、ダイステージの露出部からの
放熱が放熱板により促進される。また、凹部の深さを適
当に定めることによりリードを直線状にしたまま基板配
線に接続可能であるから、リード曲げ等の加工は不要と
なる。リード曲げが不要であるため、リード先端部に半
田の厚めっきを施すことが容易となる。
実装基板に実装するときは、ダイステージの露出部を放
熱板に重ねるようにしてパッケージを凹部に挿入すれば
よい。このようにすると、ダイステージの露出部からの
放熱が放熱板により促進される。また、凹部の深さを適
当に定めることによりリードを直線状にしたまま基板配
線に接続可能であるから、リード曲げ等の加工は不要と
なる。リード曲げが不要であるため、リード先端部に半
田の厚めっきを施すことが容易となる。
【００１３】
【実施例】図１，２は、この発明の一実施例に係る半導
体装置を示すものである。
体装置を示すものである。
【００１４】図１，２において、方形状のダイステージ
１０の一方の主表面には、ＩＣチップ（半導体チップ）
１２が固着されている。ＩＣチップ１２の四辺に対応し
て多数のアウターリード１４が配置されており、各リー
ドはボンディングワイヤＷによりＩＣチップ１２上の電
極層に接続されている。ダイステージ１０の４つのコー
ナーからは、対角線に沿って位置決めピン１０Ａ〜１０
Ｄが突出している。
１０の一方の主表面には、ＩＣチップ（半導体チップ）
１２が固着されている。ＩＣチップ１２の四辺に対応し
て多数のアウターリード１４が配置されており、各リー
ドはボンディングワイヤＷによりＩＣチップ１２上の電
極層に接続されている。ダイステージ１０の４つのコー
ナーからは、対角線に沿って位置決めピン１０Ａ〜１０
Ｄが突出している。
【００１５】フラットパッケージ１６は、セラミック、
合成樹脂等の絶縁材からなる方形状のもので、ダイステ
ージ１０、ＩＣチップ１２、ボンディングワイヤＷ、リ
ード１４の接続部等を内蔵している。ダイステージ１０
の他方の主表面は、パッケージ１６の下側の主表面に露
出しており、それによって放熱性を高めるようになって
いる。
合成樹脂等の絶縁材からなる方形状のもので、ダイステ
ージ１０、ＩＣチップ１２、ボンディングワイヤＷ、リ
ード１４の接続部等を内蔵している。ダイステージ１０
の他方の主表面は、パッケージ１６の下側の主表面に露
出しており、それによって放熱性を高めるようになって
いる。
【００１６】リード１４は、パッケージ１６の側部から
外方に直線状に導出され、位置決めピン１０Ａ〜１０Ｄ
は、パッケージ１６の４つのコーナーからそれぞれ導出
されている。位置決めピン１０Ａ〜１０Ｄをコーナーに
配置したので、検査や実装の際にリード１４の機能を妨
げることがない。
外方に直線状に導出され、位置決めピン１０Ａ〜１０Ｄ
は、パッケージ１６の４つのコーナーからそれぞれ導出
されている。位置決めピン１０Ａ〜１０Ｄをコーナーに
配置したので、検査や実装の際にリード１４の機能を妨
げることがない。
【００１７】位置決めピン１０Ａ〜１０Ｄを有するダイ
ステージ１０と、リード１４とは、リードフレームから
打抜加工により得られるもので、同一の材料からなって
いる。各リードには、図２に示すように直線状態にて半
田層Ｓを厚くめっきすることができる。
ステージ１０と、リード１４とは、リードフレームから
打抜加工により得られるもので、同一の材料からなって
いる。各リードには、図２に示すように直線状態にて半
田層Ｓを厚くめっきすることができる。
【００１８】図３，４は、上記した半導体装置を実装基
板に実装した状態を示すもので、図１，２と同様の部分
には同様の符号を付してある。
板に実装した状態を示すもので、図１，２と同様の部分
には同様の符号を付してある。
【００１９】実装基板２０は、プリント配線基板又はマ
イクロモジュール基板等からなるもので、上記した半導
体装置のフラットパッケージ１６を収納するための方形
状の凹部２２が設けられると共に、凹部２２の４つのコ
ーナーにはパッケージ１６から突出した位置決めピン１
０Ａ〜１０Ｄをそれぞれ収納するための位置決め溝２２
Ａ〜２２Ｄが設けられている。
イクロモジュール基板等からなるもので、上記した半導
体装置のフラットパッケージ１６を収納するための方形
状の凹部２２が設けられると共に、凹部２２の４つのコ
ーナーにはパッケージ１６から突出した位置決めピン１
０Ａ〜１０Ｄをそれぞれ収納するための位置決め溝２２
Ａ〜２２Ｄが設けられている。
【００２０】凹部２２の底部には、Ｃｕ等からなる放熱
板２４が設けられており、それによって放熱性を高める
ようになっている。
板２４が設けられており、それによって放熱性を高める
ようになっている。
【００２１】半導体装置を実装基板に実装するときは、
位置決めピン１０Ａ〜１０Ｄを位置決め溝２２Ａ〜２２
Ｄに合わせるようにしてパッケージ１６を凹部に挿入す
る。そして、各リード１４を基板配線の半田ランドＳ1
に接続すると共に、ダイステージ１０の露出面を放熱板
２４の上面に半田層Ｓ2 で固着する。
位置決めピン１０Ａ〜１０Ｄを位置決め溝２２Ａ〜２２
Ｄに合わせるようにしてパッケージ１６を凹部に挿入す
る。そして、各リード１４を基板配線の半田ランドＳ1
に接続すると共に、ダイステージ１０の露出面を放熱板
２４の上面に半田層Ｓ2 で固着する。
【００２２】上記した実施例によれば、リード曲げ工程
が不要となり、検査等での取扱いも容易となり、リード
変形もなくなる。また、位置決めピンと位置決め溝との
嵌合により位置決めを行なうため、チップマウンタを用
いることなく簡単且つ正確に位置決めを行なうことがで
き、ランドずれの発生を防止することができる。さら
に、ダイステージ１０がパッケージ１６から露出してい
ると共に実装時には放熱板２４と熱的に結合させるよう
にしたので、放熱性が大幅に向上する。さらに、ダイス
テージ１０がパッケージ１６から露出していることは、
半田リフロー時のパッケージクラック防止にも有効であ
る。
が不要となり、検査等での取扱いも容易となり、リード
変形もなくなる。また、位置決めピンと位置決め溝との
嵌合により位置決めを行なうため、チップマウンタを用
いることなく簡単且つ正確に位置決めを行なうことがで
き、ランドずれの発生を防止することができる。さら
に、ダイステージ１０がパッケージ１６から露出してい
ると共に実装時には放熱板２４と熱的に結合させるよう
にしたので、放熱性が大幅に向上する。さらに、ダイス
テージ１０がパッケージ１６から露出していることは、
半田リフロー時のパッケージクラック防止にも有効であ
る。
【００２３】なお、この発明は、上記実施例に限定され
るものではなく、適宜の改変形態で実施可能なものであ
る。例えば、半田層Ｓ2 を省略し、ダイステージ１０を
直接的に放熱板２４に接触させるようにしてもよい。ま
た、位置決め用のピン又は溝の本数は、４本に限定され
ない。
るものではなく、適宜の改変形態で実施可能なものであ
る。例えば、半田層Ｓ2 を省略し、ダイステージ１０を
直接的に放熱板２４に接触させるようにしてもよい。ま
た、位置決め用のピン又は溝の本数は、４本に限定され
ない。
【００２４】
【発明の効果】以上のように、この発明によれば、ダイ
ステージの一主表面をパッケージ外に露出したり、実装
基板のパッケージ収納用凹部の底部に放熱板を設けたり
して放熱性を高めるようにしたので、小型で電力性能の
高いＩＣ装置を実現可能となる効果が得られるものであ
る。
ステージの一主表面をパッケージ外に露出したり、実装
基板のパッケージ収納用凹部の底部に放熱板を設けたり
して放熱性を高めるようにしたので、小型で電力性能の
高いＩＣ装置を実現可能となる効果が得られるものであ
る。
【図１】 この発明の一実施例に係る半導体装置を示す
上面図である。
上面図である。
【図２】 図１のＡ−Ａ’線に沿う断面図である。
【図３】 図１の半導体装置を実装基板に実装した状態
を示す上面図である。
を示す上面図である。
【図４】 図３のＢ−Ｂ’線に沿う断面図である。
【図５】 従来の半導体装置の一例を示す側面図であ
る。
る。
【図６】 従来の半導体装置の他の例を示す側面図であ
る。
る。
【図７】 図６の半導体装置を実装基板に実装した状態
を示す側面図である。
を示す側面図である。
１０：ダイステージ、１０Ａ〜１０Ｄ：位置決めピン、
１２：ＩＣチップ、１４：アウターリード、１６：フラ
ットパッケージ、２０：実装基板、２２：パッケージ収
納用凹部、２２Ａ〜２２Ｄ：位置決め溝、２４：放熱
板。
１２：ＩＣチップ、１４：アウターリード、１６：フラ
ットパッケージ、２０：実装基板、２２：パッケージ収
納用凹部、２２Ａ〜２２Ｄ：位置決め溝、２４：放熱
板。
Claims (2)
- 【請求項１】 集積回路チップが一方の主表面に固着さ
れたダイステージと、このダイステージを前記集積回路
チップと共に収納するフラットパッケージと、前記集積
回路チップに接続されると共に前記フラットパッケージ
の側部から外方に直線状に導出された多数のアウターリ
ードとを備えた半導体装置であって、 前記ダイステージの他方の主表面を前記フラットパッケ
ージにおいて前記ＩＣチップ側とは反対側の主表面に露
出させたことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置を実装するた
めの実装基板であって、 前記フラットパッケージを収納するための凹部を設ける
と共に、この凹部の底部に前記ダイステージからの放熱
を促すための放熱板を設けたことを特徴とする実装基
板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25517893A JP3348485B2 (ja) | 1993-09-17 | 1993-09-17 | 半導体装置と実装基板 |
| TW083108452A TW259892B (ja) | 1993-09-17 | 1994-09-13 | |
| KR1019940023481A KR100200289B1 (ko) | 1993-09-14 | 1994-09-16 | 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25517893A JP3348485B2 (ja) | 1993-09-17 | 1993-09-17 | 半導体装置と実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786456A true JPH0786456A (ja) | 1995-03-31 |
| JP3348485B2 JP3348485B2 (ja) | 2002-11-20 |
Family
ID=17275127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25517893A Expired - Fee Related JP3348485B2 (ja) | 1993-09-14 | 1993-09-17 | 半導体装置と実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348485B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766506A3 (en) * | 1995-09-29 | 1998-12-23 | Allen-Bradley Company, Inc. | A multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area |
| WO2005083807A1 (en) * | 2004-02-27 | 2005-09-09 | Luxpia Co., Ltd. | A pcb-mounted radiator and an led package using the pcb, and the manufacturing method thereof |
| FR2959062A1 (fr) * | 2010-04-15 | 2011-10-21 | Mitsubishi Electric Corp | Appareil semiconducteur |
-
1993
- 1993-09-17 JP JP25517893A patent/JP3348485B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766506A3 (en) * | 1995-09-29 | 1998-12-23 | Allen-Bradley Company, Inc. | A multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area |
| WO2005083807A1 (en) * | 2004-02-27 | 2005-09-09 | Luxpia Co., Ltd. | A pcb-mounted radiator and an led package using the pcb, and the manufacturing method thereof |
| FR2959062A1 (fr) * | 2010-04-15 | 2011-10-21 | Mitsubishi Electric Corp | Appareil semiconducteur |
| JP2011228335A (ja) * | 2010-04-15 | 2011-11-10 | Mitsubishi Electric Corp | 半導体装置 |
| US9006879B2 (en) | 2010-04-15 | 2015-04-14 | Mitsubishi Electric Corporation | Semicondutor device package placed within fitting portion of wiring member and attached to heat sink |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3348485B2 (ja) | 2002-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279784B2 (en) | Semiconductor package | |
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| KR100246333B1 (ko) | 비 지 에이 패키지 및 그 제조방법 | |
| JPH04256343A (ja) | 集積回路用フリップチップパッケージ | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JPH0550134B2 (ja) | ||
| JP2872825B2 (ja) | 半導体装置用パッケージ | |
| EP1460888A1 (en) | Low-profile electronic circuit module and method for manufacturing the same | |
| JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
| US6444494B1 (en) | Process of packaging a semiconductor device with reinforced film substrate | |
| JPH0786456A (ja) | 半導体装置と実装基板 | |
| JP2001237353A (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPH0786449A (ja) | 半導体装置と実装基板 | |
| JP2000164792A (ja) | 半導体装置およびその製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2000031315A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
| JPH10256421A (ja) | 半導体装置及びその実装方法 | |
| JP7161904B2 (ja) | 半導体装置の製造方法 | |
| JPS60138945A (ja) | 封止型半導体装置 | |
| KR100200289B1 (ko) | 자체 배치형 반도체 집적회로장치 및 배선회로기판의 조합체 | |
| JP2002313991A (ja) | 半導体装置及びその実装構造体 | |
| JPH05267561A (ja) | 高速処理用電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |