JPH0786468A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0786468A
JPH0786468A JP22552393A JP22552393A JPH0786468A JP H0786468 A JPH0786468 A JP H0786468A JP 22552393 A JP22552393 A JP 22552393A JP 22552393 A JP22552393 A JP 22552393A JP H0786468 A JPH0786468 A JP H0786468A
Authority
JP
Japan
Prior art keywords
package
semiconductor device
circuit board
semiconductor chip
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22552393A
Other languages
English (en)
Inventor
Minoru Mukai
稔 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22552393A priority Critical patent/JPH0786468A/ja
Publication of JPH0786468A publication Critical patent/JPH0786468A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体チップにおいて発生する熱
を十分放熱せしめる一方において、電気接続部材と回路
基板の間において安定した接続状態を保つことができる
半導体装置を提供することを目的とする。 【構成】 半導体チップ3をほぼ中央部5aに封止する
パッケージ5を設け、このパッケージ5の周辺部5bに
上記半導体チップ3に電気的に接続した電気接続部材
7,9を設け、かつ電気接続部材7,9を回路基板11
に電気的に接続可能に構成してなる半導体装置1におい
て、上記パッケージ5の中央部5a を熱伝導率の高い材
料で構成し、かつパッケージ5の周辺部5b を上記回路
基板11の線膨張係数とほぼ同一の線膨張係数を有する
材料で構成してなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に、この半導体装置のパッケージに関するものであ
る。
【0002】
【従来の技術】周知の通り、半導体装置が実装されてい
る機器の高度化、多機能化などとともない半導体チップ
の高集積化、大規模化が進み、この半導体チップを搭載
する半導体装置は、回路基板に接続する電気的接続部の
数が非常に多数のものになると共に、パッケージが大型
のものとなる状況にある。そして、例えばPGA(Pi
n Grid Array Package)型半導体
装置等では、パッケージ形状の大型化、電気的接続部で
あるリードピンの多ピン化、発熱量の増大に起因して、
実装後に信頼性低下の問題が生じる場合がでてきてい
る。
【0003】以下、従来の半導体装置について図4を参
照して説明する。
【0004】ここで、図4は、従来の半導体装置の一例
としていわゆるPGA型半導体装置の断面図を示したも
のである。
【0005】上記PGA型半導体装置101は、半導体
チップ103と、この半導体チップ103を、ほぼ中央
部に封止する四角形のパッケージ105等を備えてい
る。上記パッケージ105の周辺部には半導体チップ1
03に電気的に接続されたリードピン107が設けてあ
り、各リードピン107はろう材109を介して回路基
板111に電気的かつ機械的に接続可能に構成してあ
る。なお、回路基板111は一般的にエポキシ系の樹脂
材料により構成してある。
【0006】上記半導体チップ103において発生した
熱を放熱せしめるため、上記パッケージ105には放熱
フィン113が設けてある。ここで、半導体チップ10
3の発熱量が高いことを考慮して、上記パッケージ10
5は一般的に熱伝導率の高いセラミック系の材料により
構成されている。
【0007】上記構成により、複数のリードピン107
をろう材109を介して回路基板111に接続せしめる
ことにより、半導体装置101を回路基板111に実装
することができる。そして、半導体装置101を適宜に
動作させると、半導体チップ103において発生した熱
がパッケージ105を通過して放熱フィン113により
外部へ放熱される。
【0008】
【発明が解決しようとする課題】しかし、上述のごとく
放熱効果を高めるためパッケージ105はセラミック系
の材料で構成されているが、このセラミック系の材料の
線膨張係数(約4〜6×10-6℃)は、回路基板111
を構成するエポキシ系の樹脂材料の線膨張係数(約13
〜18×10-6℃)と著しく異なるため、周囲温度の変
動により、パッケージ105と回路基板111の間には
相対変形が生じ、ろう材109に熱応力が生じる。その
ため、この熱応力がろう材109に繰り返し生じると、
ろう材109が熱疲労により破損し、ろう材109と回
路基板111の接続状態が遮断されるという問題があっ
た。
【0009】そこで、本発明は、半導体チップにおいて
発生する熱を十分放熱せしめることができる一方、電気
接続部材(リードピン,ろう材)と回路基板の接続状態
を安定に保つことのできる半導体装置を提供することを
目的とする。
【0010】
【課題を解決するための手段】上記問題点を解決するた
め、本発明においては、第1の手段として、半導体チッ
プと、この半導体チップと電気的に接続される電気接続
部材と、前記半導体チップ及び前記電気接続部材が接続
されるパッケージとを有し、前記電気接続部材を介して
回路基板に電気的に接続して用いられる半導体装置にお
いて、前記パッケージは、前記半導体チップが接続され
る熱伝導率の高い材料で形成された第1のパッケージ部
と、前記電気接続部材が接続される前記回路基板の線膨
張係数とほぼ同一の線膨張係数を有する材料で形成され
た第2のパッケージ部とから構成されていることを特徴
とする。なお、パッケージの中央部のすべての部分につ
いて熱伝導率の高い材料で構成することは必ずしも必要
ではない。
【0011】第2の手段として、第1の手段の構成要件
の他に、前記第1のパッケージ部に放熱フィンが接続さ
れていることを特徴とする。
【0012】第3の手段として、第1の手段の構成要件
の他に、前記第2のパッケージ部は、弾性率の小さい材
料で形成されていることを特徴とする。
【0013】
【作用】前記の構成により、電気接続部材を回路基板に
接続せしめることにより、半導体装置を回路基板に実装
することができる。そして、半導体装置を適宜に動作さ
せると、半導体チップにおいて熱が発生するが、パッケ
ージの中央部を熱伝導率の高い材料で構成してあるた
め、この熱の大部分は半導体チップが封止されているパ
ッケージ部分を通過して外部へ放熱される。特に、第2
の手段によれば、放熱フィンにより放熱効果を一層高め
ることができる。
【0014】半導体装置の実装後に周囲温度が変動した
場合において、電気接続部材が接続されているパッケー
ジ部分が回路基板をほぼ同一の線膨張係数を有する材料
で構成されているため、周囲温度の変動に伴うパッケー
ジと回路基板との相対変形を極力小さくせしめることが
できる。特に、第3手段によれば、電気接続部材が接続
されているパッケージ部分が弾性変形可能であるため、
上記相対変形を吸収して、一層小さくすることができ
る。
【0015】
【実施例】まず、第1実施例について図1を参照して説
明する。ここで、図1は第1実施例に係るいわゆるPG
A型半導体装置の断面図である。
【0016】上記PGA型半導体装置1は、半導体チッ
プ3と、中央部5aにこの半導体チップ3とほぼ封止す
る四角形のパッケージ5等を備えている。上記パッケー
ジ5の中央部5aと取り囲む周辺部5bの下側(図1に
おいて下側)には半導体チップ3に電気的に接続した複
数のリードピン7が設けてあり、各リードピン7はろう
材9を介して回路基板11に電気的かつ機械的に接続可
能に構成してある。なお、回路基板11は一般的にエポ
キシ系の樹脂材料により構成してある。
【0017】上記半導体チップ3により発生した熱を放
熱せしめるため、上記パッケージ5における中央部5a
の上側(図1において上側)には放熱フィン13が設け
てある。
【0018】ここで、本実施例においては、放熱効果を
一層高めるため、パッケージ5における中央部5aは熱
伝導率の高いセラミック系の材料により構成してある。
パッケージ5における周辺部5bは回路基板11を構成
する材料(エポキシ系の樹脂材料)の線膨張係数(13
〜18×10-6/℃)とほぼ同一の線膨張係数(約20
×10-6/℃)を有するプラスチック系の樹脂材料によ
り構成してある。なお、上記中央部5aと周辺部5bは
例えばろう材(図示省略)により適宜に一体的に接合さ
れている。
【0019】前述の構成に基づいて本実施例の作用につ
いて説明する。
【0020】複数のリードピン7をろう材9を介して回
路基板11に接続せしめることにより、半導体装置1を
回路基板11に実装することができる。そして、半導体
装置1を適宜に動作させると、半導体チップ3において
熱が発生するが、パッケージ5の中央部5a は熱伝導率
の高いセラミック系の材料により構成されているため、
発生した熱の大部分はパッケージ5の中央部5aを通過
して放熱フィン13により外部へ放熱される。
【0021】半導体装置1を回路基板11に実装後に周
囲温度が変動において、パッケージ5の周辺部5bが回
路基板11とほぼ同一の線膨張係数を有しかつ弾性変形
可能なプラスチック系の樹脂材料により構成されている
ため、周囲温度の変動に伴うパッケージ5の周辺部5b
と回路基板11との相対変形を吸収しつつ極力小さくせ
しめることができる。ここで、周囲温度の変動とは、半
導体チップ3の発熱による周囲温度の変動の他に、種々
の要因による周囲温度の変動も含む。
【0022】以上のごとき本実施例によれば、半導体チ
ップ3により発生する熱を十分放熱せしめる一方におい
て、周囲温度の変動によるパッケージ5の周辺部5b と
回路基板11との相対変形を吸収しつつ極力小さくせし
めることができるため、複数のリードピン7、ろう材9
に生じる熱応力を軽減せしめて、複数のリードピン7、
ろう材9と回路基板11の間において安定した接続状態
を保つことができる。
【0023】次に、第2実施例について図2を参照して
簡単に説明する。ここで、図2は第2実施例に係るLG
A(Land Grid Array Packag
e)型半導体装置の断面図である。
【0024】第2実施例に係るLGA型半導体装置15
は、第1実施例に係るPGA型半導体装置1とほぼ同様
の構成であるが、PGA型半導体装置1と異なり、リー
ドピン7を省略して、ろう材9のみによってパッケージ
5の周辺部5b を回路基板11に接続せしめている。な
お、第2実施例においても、第1実施例と同様の作用、
効果を奏するものである。
【0025】更に、第3実施例について図3を参照して
簡単に説明する。ここで、図3は第3実施例に係るPG
A型半導体装置の断面図である。
【0026】第3実施例に係るPGA型半導体装置17
は、第1実施例に係るPGA型半導体装置1とほぼ同様
の構成であるが、PGA型半導体装置1と異なり、パッ
ケージ5の中央上部5a のみセラミック系の材料で構成
して、パッケージ5の中央部下部5c 及び周辺部をプラ
スチック系の樹脂材料により構成している。なお、パッ
ケージ5の中央部5c はプラスチック系の樹脂材料、セ
ラミック系の材料以外の別の材料により構成しても差し
支えなく、第3実施例においても、第1実施例と同様の
作用、効果を奏するものである。
【0027】なお、本発明は、前述のごとき実施例の説
明に限るものではなく、適宜の変更を行うことによりそ
の他種々の態様で実施可能である。
【0028】
【発明の効果】以上のごとき本発明によれば、半導体チ
ップにおいて発生する熱を十分放熱せしめる一方におい
て、周囲温度の変動による電気接続部材が接続されるパ
ッケージ部分と回路基板との相対変形を小さくせしめる
ことができるため、電気接続部材に生じる熱応力を軽減
せしめて、電気接続部材と回路基板の間において安定し
た接続状態を保つことができる。特に、本発明における
第2の手段によれば、放熱効果をより一層高くせしめる
ことができ、また本発明における第3の手段によれば、
上記相対変形を極力小さくせしめて、電気接続部材と回
路基板の間においてより一層安定した接続状態を保つこ
とができる。
【図面の簡単な説明】
【図1】第1実施例に係るPGA型半導体装置の断面図
である。
【図2】第2実施例に係るLGA型半導体装置の断面図
である。
【図3】第3実施例に係るPGA型半導体装置の断面図
である。
【図4】従来のPGA型半導体装置の断面図である。
【符号の説明】
1 PGA型半導体装置 3 半導体チップ 5 パッケージ 7 リードピン 9 ろう材 11 回路基板 13 放熱フィン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと、この半導体チップと電
    気的に接続される電気接続部材と、前記半導体チップ及
    び前記電気接続部材が接続されるパッケージとを有し、
    前記電気接続部材を介して回路基板に電気的に接続して
    用いられる半導体装置において、 前記パッケージは、前記半導体チップが接続される熱伝
    導率の高い材料で形成された第1のパッケージ部と、前
    記電気接続部材が接続される前記回路基板の線膨張係数
    とほぼ同一の線膨張係数を有する材料で形成された第2
    のパッケージ部とから構成されていることを特徴とする
    半導体装置。
  2. 【請求項2】 前記第1のパッケージ部に放熱フィンが
    接続されていることを特徴とする請求項1記載の半導体
    装置。
  3. 【請求項3】 前記第2のパッケージ部は、弾性率の小
    さい材料で形成されていることを特徴とする請求項1記
    載の半導体装置。
JP22552393A 1993-09-10 1993-09-10 半導体装置 Pending JPH0786468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22552393A JPH0786468A (ja) 1993-09-10 1993-09-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22552393A JPH0786468A (ja) 1993-09-10 1993-09-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH0786468A true JPH0786468A (ja) 1995-03-31

Family

ID=16830644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22552393A Pending JPH0786468A (ja) 1993-09-10 1993-09-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH0786468A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301225A (zh) * 2009-01-31 2011-12-28 玛机统丽公司 通孔检查装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301225A (zh) * 2009-01-31 2011-12-28 玛机统丽公司 通孔检查装置

Similar Documents

Publication Publication Date Title
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JP2974552B2 (ja) 半導体装置
US6853068B1 (en) Heatsinking and packaging of integrated circuit chips
US5589711A (en) Semiconductor package
US6809416B1 (en) Package for integrated circuit with thermal vias and method thereof
JPH0677357A (ja) 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法
JPH0581185B2 (ja)
JP4334542B2 (ja) パッケージ構造
CN117480602A (zh) 半导体模块
JP5120320B2 (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
CN107749408B (zh) 一种弹性导热件露出封装结构
JPH0786468A (ja) 半導体装置
JPH0637217A (ja) 半導体装置
CN117276211A (zh) 半导体装置和半导体装置的制造方法
KR20010091380A (ko) 고 열방출 반도체 칩 패키지
JPS60136348A (ja) 半導体装置
JP2919313B2 (ja) プリント配線基板及びその実装方法
CN221447152U (zh) 芯片封装结构
JP2765242B2 (ja) 集積回路装置
JP3372169B2 (ja) 半導体パッケージ
US12051636B2 (en) Power module
JP2001284503A (ja) 半導体装置
KR20010015387A (ko) Bga 형 반도체 장치 패키지
JP2001352015A (ja) 半導体パッケージ