JPH0786482A - 表面実装部品のリード端子構造 - Google Patents
表面実装部品のリード端子構造Info
- Publication number
- JPH0786482A JPH0786482A JP5232717A JP23271793A JPH0786482A JP H0786482 A JPH0786482 A JP H0786482A JP 5232717 A JP5232717 A JP 5232717A JP 23271793 A JP23271793 A JP 23271793A JP H0786482 A JPH0786482 A JP H0786482A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- surface mount
- solder
- solder paste
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面実装部品のはんだ付けに関し、はんだ付
け不良を無くすることを目的とする。 【構成】 配線基板上にパターン形成してあり、金属薄
膜よりなる複数のパッド上に、予めはんだペーストを印
刷した後、このパッドにリード端子を当接して位置決め
を行い、リフロー炉を通すことにより、はんだ付けを行
なう表面実装部品のリード端子において、リード端子の
先端が毛管現象を生ずる間隙を隔てゝ平行に折り畳んで
あることを特徴として表面実装部品のリード端子構造を
構成する。
け不良を無くすることを目的とする。 【構成】 配線基板上にパターン形成してあり、金属薄
膜よりなる複数のパッド上に、予めはんだペーストを印
刷した後、このパッドにリード端子を当接して位置決め
を行い、リフロー炉を通すことにより、はんだ付けを行
なう表面実装部品のリード端子において、リード端子の
先端が毛管現象を生ずる間隙を隔てゝ平行に折り畳んで
あることを特徴として表面実装部品のリード端子構造を
構成する。
Description
【０００１】
【産業上の利用分野】本発明ははんだ付け不良を抑制し
たリード端子構造に関する。現在、情報処理装置や通信
機器においては電子部品の表面実装が一般的に行なわれ
ている。すなわち、プリント配線基板やセラミック配線
基板上にパターン形成してあるボンディングパッド位置
にスクリーン印刷などの方法ではんだペーストを塗布し
ておき、この位置にフラットパッケージ・タイプのＩＣ
やチップ・タイプのコンデンサや抵抗器などの端子を位
置決めし、はんだの融点に対応して加熱温度が設定して
ある電気炉中を通すリフローソルダリングによりはんだ
付けが行なわれて電子回路が形成されている。
たリード端子構造に関する。現在、情報処理装置や通信
機器においては電子部品の表面実装が一般的に行なわれ
ている。すなわち、プリント配線基板やセラミック配線
基板上にパターン形成してあるボンディングパッド位置
にスクリーン印刷などの方法ではんだペーストを塗布し
ておき、この位置にフラットパッケージ・タイプのＩＣ
やチップ・タイプのコンデンサや抵抗器などの端子を位
置決めし、はんだの融点に対応して加熱温度が設定して
ある電気炉中を通すリフローソルダリングによりはんだ
付けが行なわれて電子回路が形成されている。
【０００２】
【従来の技術】表面実装技術（Surface Mounting Techn
ology 略称ＳＭＴ）は情報処理装置の主体を構成するＬ
ＳＩやＶＬＳＩなどの半導体集積回路を基板上に高密度
に装着する実装方法であるが、これを装着する基板には
夥しい数の配線パターンの形成が必要となる。
ology 略称ＳＭＴ）は情報処理装置の主体を構成するＬ
ＳＩやＶＬＳＩなどの半導体集積回路を基板上に高密度
に装着する実装方法であるが、これを装着する基板には
夥しい数の配線パターンの形成が必要となる。
【０００３】すなわち、ＩＣやＬＳＩなど、半導体集積
回路の形成には少なくとも信号線，電源線，グランド線
などの配線形成が必要であるが、集積度が向上するに従
ってこれらの配線数は増加し、また、基板上には半導体
集積回路を密に搭載することから、これを搭載する回路
基板は必然的に多層構造となり、最上層には薄膜形成技
術と写真蝕刻技術（フォトリソグラフィ）を用いて微細
なボンディングパッドを多数形成し、このボンディング
パッドを用いて電子部品の表面実装が行なわれている。
回路の形成には少なくとも信号線，電源線，グランド線
などの配線形成が必要であるが、集積度が向上するに従
ってこれらの配線数は増加し、また、基板上には半導体
集積回路を密に搭載することから、これを搭載する回路
基板は必然的に多層構造となり、最上層には薄膜形成技
術と写真蝕刻技術（フォトリソグラフィ）を用いて微細
なボンディングパッドを多数形成し、このボンディング
パッドを用いて電子部品の表面実装が行なわれている。
【０００４】然し、基板上に形成されているボンディン
グパッドの数は夥しく多く、一方、この寸法は非常に小
さい。いま、一例を挙げると、横32 mm , 縦28 mm , 高
さ4.4 mm のフラットパッケージを構成するリード端子
の数は104 本であり、また、横44 mm , 縦40 mm , 高さ
4.4 mm のフラットパッケージを構成するリード端子の
数は168 本であり、リード端子は厚さが0.2 〜0.3 mm
の銅合金を用いで形成されているが、これが0.8 mm 程
度の端子ピッチで配列して形成されている。
グパッドの数は夥しく多く、一方、この寸法は非常に小
さい。いま、一例を挙げると、横32 mm , 縦28 mm , 高
さ4.4 mm のフラットパッケージを構成するリード端子
の数は104 本であり、また、横44 mm , 縦40 mm , 高さ
4.4 mm のフラットパッケージを構成するリード端子の
数は168 本であり、リード端子は厚さが0.2 〜0.3 mm
の銅合金を用いで形成されているが、これが0.8 mm 程
度の端子ピッチで配列して形成されている。
【０００５】また、更に集積度を増したＬＳＩを搭載す
るフラットパッケージについては、格段にリード端子の
数が増しており、端子ピッチは0.3 mm 程度まで縮小し
てきている。そのため、ボンディングパッドはリード端
子のピッチに対応して基板上にパターン形成されてい
る。
るフラットパッケージについては、格段にリード端子の
数が増しており、端子ピッチは0.3 mm 程度まで縮小し
てきている。そのため、ボンディングパッドはリード端
子のピッチに対応して基板上にパターン形成されてい
る。
【０００６】こゝで、基板上に装着される表面実装部品
は一種類に限らず、数多く存在しており、また、ボンデ
ィングパッドの大きさとピッチはそれぞれの電子部品に
特有なものであって、それぞれ、基板上にパターン形成
されている。
は一種類に限らず、数多く存在しており、また、ボンデ
ィングパッドの大きさとピッチはそれぞれの電子部品に
特有なものであって、それぞれ、基板上にパターン形成
されている。
【０００７】基板上には、このように大きさとピッチの
異なるボンディングパッドが多数パターン形成されてお
り、表面実装に当たっては、先ず、メタルマスクを用い
てはんだペーストをボンディングパッド上に印刷し、次
に、表面実装部品のリード端子をボンディングパッドに
当接して位置合わせし、この状態ではんだの融点に合わ
せて温度設定してあるリフロー炉を通すことにより、は
んだ付けが行なわれている。
異なるボンディングパッドが多数パターン形成されてお
り、表面実装に当たっては、先ず、メタルマスクを用い
てはんだペーストをボンディングパッド上に印刷し、次
に、表面実装部品のリード端子をボンディングパッドに
当接して位置合わせし、この状態ではんだの融点に合わ
せて温度設定してあるリフロー炉を通すことにより、は
んだ付けが行なわれている。
【０００８】然し、ボンディングパッド上に印刷してあ
るはんだペーストが過多である場合は、ボンディングパ
ッドよりはんだが溢れて隣接するボンディングパッドに
接触して所謂るはんだブリッジを生じてショート状態と
なり、また、過少である場合は接続不良を生じて断線状
態となり信頼性を低下させている。
るはんだペーストが過多である場合は、ボンディングパ
ッドよりはんだが溢れて隣接するボンディングパッドに
接触して所謂るはんだブリッジを生じてショート状態と
なり、また、過少である場合は接続不良を生じて断線状
態となり信頼性を低下させている。
【０００９】
【発明が解決しようとする課題】表面実装を行なう多層
回路基板上には微少なピッチで小面積のボンディングパ
ッドがパターン形成されているが、リフローソルダーリ
ング後の段階ではんだブリッジや断線などのはんだ付け
不良が発生し易い。そこで、この解決が課題である。
回路基板上には微少なピッチで小面積のボンディングパ
ッドがパターン形成されているが、リフローソルダーリ
ング後の段階ではんだブリッジや断線などのはんだ付け
不良が発生し易い。そこで、この解決が課題である。
【００１０】
【課題を解決するための手段】上記の課題は配線基板上
にパターン形成してあり、金属薄膜よりなる複数のパッ
ド上に、予めはんだペーストを印刷した後、このパッド
に電子部品のリード端子を当接して位置決めを行い、リ
フロー炉を通すことにより、はんだ付けを行なう電子部
品のリード端子において、リード端子の先端が毛管現象
を生ずる間隙を隔てゝ平行に折り畳んであることを特徴
として表面実装部品のリード端子構造を構成することに
より解決することができる。
にパターン形成してあり、金属薄膜よりなる複数のパッ
ド上に、予めはんだペーストを印刷した後、このパッド
に電子部品のリード端子を当接して位置決めを行い、リ
フロー炉を通すことにより、はんだ付けを行なう電子部
品のリード端子において、リード端子の先端が毛管現象
を生ずる間隙を隔てゝ平行に折り畳んであることを特徴
として表面実装部品のリード端子構造を構成することに
より解決することができる。
【００１１】
【作用】表面実装のリフローソルダリング工程におい
て、ショートや断線が生じるのは各ボンディングパッド
へのはんだペーストの塗布量が適正でないためである。
こゝで、はんだペーストははんだ粉末とフラックスビヒ
クル (Flux-vehicle) とを重量比で９：１程度に混合物
したものであり、はんだの構成金属，粉末の粒度と形
状，フラックスビヒクルの構成材料などにより各種のは
んだペーストが実用化されているが、最も一般的なはん
だ構成金属は錫（Sn)63 重量％- 鉛(Pb)37重量％よりな
る共晶はんだで融点は183 ℃である。一方、フラックス
ビヒクルはロジン（松脂 Rosin),増粘剤, 溶剤, 活性剤
などを主成分として構成されており、これらの種類と濃
度を変えることにより多種多用な性質をもつフラックス
ビヒクルが作られている。
て、ショートや断線が生じるのは各ボンディングパッド
へのはんだペーストの塗布量が適正でないためである。
こゝで、はんだペーストははんだ粉末とフラックスビヒ
クル (Flux-vehicle) とを重量比で９：１程度に混合物
したものであり、はんだの構成金属，粉末の粒度と形
状，フラックスビヒクルの構成材料などにより各種のは
んだペーストが実用化されているが、最も一般的なはん
だ構成金属は錫（Sn)63 重量％- 鉛(Pb)37重量％よりな
る共晶はんだで融点は183 ℃である。一方、フラックス
ビヒクルはロジン（松脂 Rosin),増粘剤, 溶剤, 活性剤
などを主成分として構成されており、これらの種類と濃
度を変えることにより多種多用な性質をもつフラックス
ビヒクルが作られている。
【００１２】さて、配線基板にパターン形成してあるボ
ンディングパッドへのはんだペーストの塗布はメタルマ
スクを用いて行なわれているが、はんだペーストの塗布
厚はメタルマスクの厚さにより自ずから決まっており、
適当な塗布厚は経験と実績から発明者等はボンディング
パッドのピッチが0.8 mm のものについては、はんだペ
ーストの厚さは200 μm ,0.5 mm ピッチのものには150
μm ,0.3 mm ピッチのものには100 μm の厚さを採用し
ている。
ンディングパッドへのはんだペーストの塗布はメタルマ
スクを用いて行なわれているが、はんだペーストの塗布
厚はメタルマスクの厚さにより自ずから決まっており、
適当な塗布厚は経験と実績から発明者等はボンディング
パッドのピッチが0.8 mm のものについては、はんだペ
ーストの厚さは200 μm ,0.5 mm ピッチのものには150
μm ,0.3 mm ピッチのものには100 μm の厚さを採用し
ている。
【００１３】然し、実際の配線基板には大きさとピッチ
の異なる多種類のボンディングパッドがパターン形成さ
てあることから、発明者等は代表的なはんだペースト厚
として200 μm を採用しているが、この場合にはこれよ
りピッチの狭いリード端子を備えたパッケージでは短絡
障害が生じ易く、一方、これよりピッチの広いリード端
子を備えたパッケージや部品でははんだペーストの量が
不足することになるが、接触不良を生じない限り、はん
だペーストの不足は致命的ではない。
の異なる多種類のボンディングパッドがパターン形成さ
てあることから、発明者等は代表的なはんだペースト厚
として200 μm を採用しているが、この場合にはこれよ
りピッチの狭いリード端子を備えたパッケージでは短絡
障害が生じ易く、一方、これよりピッチの広いリード端
子を備えたパッケージや部品でははんだペーストの量が
不足することになるが、接触不良を生じない限り、はん
だペーストの不足は致命的ではない。
【００１４】そこで、本発明はボンディングパッドの上
に必要以上に塗布されているはんだペーストを吸収し、
はんだブリッジの発生を防ぐ方法としてリード端子の先
端を折り曲げ、毛細管現象を生じさせて余分のはんだペ
ーストを吸収するものである。すなわち、図２は従来の
フラットパッケージのリード端子構造を示すものであ
り、リード端子１の先端はフォーミング加工により折り
曲げてあり、先端部２をボンディングパッドに当接して
はんだ付けしているが、本発明は図１の（Ａ），（Ｂ）
に示すように先端部３，４を上向き或いは下向きに重ね
合わせるように折り曲げるものである。
に必要以上に塗布されているはんだペーストを吸収し、
はんだブリッジの発生を防ぐ方法としてリード端子の先
端を折り曲げ、毛細管現象を生じさせて余分のはんだペ
ーストを吸収するものである。すなわち、図２は従来の
フラットパッケージのリード端子構造を示すものであ
り、リード端子１の先端はフォーミング加工により折り
曲げてあり、先端部２をボンディングパッドに当接して
はんだ付けしているが、本発明は図１の（Ａ），（Ｂ）
に示すように先端部３，４を上向き或いは下向きに重ね
合わせるように折り曲げるものである。
【００１５】こゝで、毛細管現象は液体中に毛細管を立
てると液面が上がるか、または下がる現象であって、液
体の管に対する濡れ性が大きい（付着力が大きい) 場合
は液面は上昇し、一方、濡れ性が小さいときは降下する
現象であるが、はんだペーストのリード端子に対する濡
れ性は極めて良い。
てると液面が上がるか、または下がる現象であって、液
体の管に対する濡れ性が大きい（付着力が大きい) 場合
は液面は上昇し、一方、濡れ性が小さいときは降下する
現象であるが、はんだペーストのリード端子に対する濡
れ性は極めて良い。
【００１６】すなわち、はんだペーストは、リフロー工
程において、はんだペーストの温度上昇と共に溶剤が蒸
発して粘度が上昇し、ロジンの被覆により外気を遮断
し、活性剤により金属表面を活性化した状態で溶融した
はんだが金属に濡れることにより、はんだ付けが行なわ
れるよう構成されているが、加熱により溶剤が蒸発する
段階で濡れ性が向上し、良好なはんだ付けが行なわれて
いる。本発明はリフローソルダーリングの際の濡れ性の
向上を利用し、余分のはんだペーストを毛細管現象を利
用して吸い取るものである。
程において、はんだペーストの温度上昇と共に溶剤が蒸
発して粘度が上昇し、ロジンの被覆により外気を遮断
し、活性剤により金属表面を活性化した状態で溶融した
はんだが金属に濡れることにより、はんだ付けが行なわ
れるよう構成されているが、加熱により溶剤が蒸発する
段階で濡れ性が向上し、良好なはんだ付けが行なわれて
いる。本発明はリフローソルダーリングの際の濡れ性の
向上を利用し、余分のはんだペーストを毛細管現象を利
用して吸い取るものである。
【００１７】
【実施例】はんだペーストを構成するはんだは、融点が
183 ℃でSn 63 重量％- Pb 37 重量％よりなる共晶はん
だ（粒径20〜45μm ）で融点は183 ℃である。一方、フ
ラックスビヒクルはロジン（松脂 Rosin),増粘剤, 溶
剤, 活性剤などを主成分として構成されており、はんだ
ペーストの粘度は300,00 cp である。
183 ℃でSn 63 重量％- Pb 37 重量％よりなる共晶はん
だ（粒径20〜45μm ）で融点は183 ℃である。一方、フ
ラックスビヒクルはロジン（松脂 Rosin),増粘剤, 溶
剤, 活性剤などを主成分として構成されており、はんだ
ペーストの粘度は300,00 cp である。
【００１８】また、配線基板上にはピッチが900 μm と
150 μm の二種類のフラットパッケージ搭載用のボンデ
ィングパッドをパターン形成した。すなわち、一方は幅
500μm で長さが2.41 mm のボンディングパッドが900
μm のピッチで100 個配列しており、他方は150 μm ピ
ッチで300 個配列してパターン形成されている。
150 μm の二種類のフラットパッケージ搭載用のボンデ
ィングパッドをパターン形成した。すなわち、一方は幅
500μm で長さが2.41 mm のボンディングパッドが900
μm のピッチで100 個配列しており、他方は150 μm ピ
ッチで300 個配列してパターン形成されている。
【００１９】この配線基板に対して厚さが400 μm のメ
タルマスクを用い、はんだペーストを印刷して後、各フ
ラットパッケージのリード端子を当接した。こゝで、ピ
ッチ900 μm のフラットパッケージのリード端子( 幅30
0 μm , 厚さ170 μm)に対してはペーストの厚さ400 μ
m は適正であるため、リード端子の先端は折り曲げず従
来の形状のものを用いたが、ピッチ150 μm のフラット
パッケージのリード端子( 幅100 μm , 厚さ170 μm)は
図１（Ａ）に示すように折り曲げ加工を施して当接し
た、また、従来のように折り曲げないフラットパッケー
ジも比較のために搭載した。そして、最高温度が250 ℃
に設定してあるリフロー炉を通してはんだ付けを行なっ
た。
タルマスクを用い、はんだペーストを印刷して後、各フ
ラットパッケージのリード端子を当接した。こゝで、ピ
ッチ900 μm のフラットパッケージのリード端子( 幅30
0 μm , 厚さ170 μm)に対してはペーストの厚さ400 μ
m は適正であるため、リード端子の先端は折り曲げず従
来の形状のものを用いたが、ピッチ150 μm のフラット
パッケージのリード端子( 幅100 μm , 厚さ170 μm)は
図１（Ａ）に示すように折り曲げ加工を施して当接し
た、また、従来のように折り曲げないフラットパッケー
ジも比較のために搭載した。そして、最高温度が250 ℃
に設定してあるリフロー炉を通してはんだ付けを行なっ
た。
【００２０】その結果、900 μm ピッチのパッケージ
と、リード端子を折り曲げ加工した150 μm ピッチのパ
ッケージについてははんだ付け不良は認められなかった
ものゝ、曲げ加工を施さない150 μm ピッチのパッケー
ジについてははんだブリッジの発生率は23％であった。
と、リード端子を折り曲げ加工した150 μm ピッチのパ
ッケージについてははんだ付け不良は認められなかった
ものゝ、曲げ加工を施さない150 μm ピッチのパッケー
ジについてははんだブリッジの発生率は23％であった。
【００２１】
【発明の効果】毛細管現象を利用して余分のはんだペー
ストを吸収する本発明の実施によりはんだブリッジの発
生を防ぐことができ、これによりピッチの異なる各種の
ボンディングパッドが配列している場合でも歩留りよく
ボンディングを行なうことができる。
ストを吸収する本発明の実施によりはんだブリッジの発
生を防ぐことができ、これによりピッチの異なる各種の
ボンディングパッドが配列している場合でも歩留りよく
ボンディングを行なうことができる。
【図１】 本発明を実施したフラットパッケージのリー
ド端子構造である。
ド端子構造である。
【図２】 従来のフラットパッケージのリード端子構造
である。
である。
１ リード端子 ２，３，４ 先端部
Claims (1)
- 【請求項１】 配線基板上にパターン形成してあるボン
ディングパッド上に、予めはんだペーストを印刷した
後、該パッドにリード端子を当接して位置決めを行い、
リフロー炉を通すことにより、はんだ付けを行なう表面
実装部品のリード端子において、 該リード端子の先端が毛管現象を生ずる間隙を隔てゝ平
行に折り畳んで設けてあることを特徴とする表面実装部
品のリード端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232717A JPH0786482A (ja) | 1993-09-20 | 1993-09-20 | 表面実装部品のリード端子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232717A JPH0786482A (ja) | 1993-09-20 | 1993-09-20 | 表面実装部品のリード端子構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786482A true JPH0786482A (ja) | 1995-03-31 |
Family
ID=16943686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232717A Withdrawn JPH0786482A (ja) | 1993-09-20 | 1993-09-20 | 表面実装部品のリード端子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081238A (ja) * | 2005-09-15 | 2007-03-29 | Teikoku Tsushin Kogyo Co Ltd | 面実装型電子部品及びそのキャリアテープ |
-
1993
- 1993-09-20 JP JP5232717A patent/JPH0786482A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081238A (ja) * | 2005-09-15 | 2007-03-29 | Teikoku Tsushin Kogyo Co Ltd | 面実装型電子部品及びそのキャリアテープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| US5118029A (en) | Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board | |
| KR100605435B1 (ko) | 반도체 장치 및 그 조립 방법 | |
| US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
| KR100317717B1 (ko) | 개선된 땜납 페이스트 혼합물 | |
| JPH08227613A (ja) | 導電性材料およびその使用方法 | |
| EP0947125A1 (en) | Method of making a printed circuit board having a tin/lead coating | |
| JP3143441B2 (ja) | 表面実装回路デバイス用のハンダバンプ入力／出力パッド | |
| US5641995A (en) | Attachment of ceramic chip carriers to printed circuit boards | |
| US20070007323A1 (en) | Standoff structures for surface mount components | |
| EP0164906B1 (en) | Solder composition | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| JPH0786482A (ja) | 表面実装部品のリード端子構造 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| KR101005505B1 (ko) | 배선 기판으로의 전자 부품 탑재 방법 | |
| US5962151A (en) | Method for controlling solderability of a conductor and conductor formed thereby | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JPH02234447A (ja) | 半導体集積回路素子の接続方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2003249746A (ja) | プリント基板 | |
| Hsu et al. | Tombstoning Investigation of Ultra-small Chip Passive Components on eMMC Products | |
| JP2795535B2 (ja) | 回路基板への電子部品実装方法 | |
| JPH0330492A (ja) | 電子部品の実装方法 | |
| TW200416987A (en) | Controlling adjacent solder pads bridge of BGA IC components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |