JPH0786843A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0786843A JPH0786843A JP5248754A JP24875493A JPH0786843A JP H0786843 A JPH0786843 A JP H0786843A JP 5248754 A JP5248754 A JP 5248754A JP 24875493 A JP24875493 A JP 24875493A JP H0786843 A JPH0786843 A JP H0786843A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- coupled
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 演算増幅器の出力側に出力電流を増やすトラ
ンジスタ回路を負荷した増幅回路において、このトラン
ジスタ回路のバイアス電流を安定化させる。 【構成】 トランジスタ２６の温度変化によるＶBEの変
化を、抵抗２８及び３４の両端の電圧変化として差動増
幅器５４が検出する。この検出電圧をトランジスタ４４
のベースに帰還して、トランジスタ２６のＶBEの変化を
補償する。
ンジスタ回路を負荷した増幅回路において、このトラン
ジスタ回路のバイアス電流を安定化させる。 【構成】 トランジスタ２６の温度変化によるＶBEの変
化を、抵抗２８及び３４の両端の電圧変化として差動増
幅器５４が検出する。この検出電圧をトランジスタ４４
のベースに帰還して、トランジスタ２６のＶBEの変化を
補償する。
Description
【０００１】
【産業上の利用分野】本発明は、温度に影響されること
なくバイアスを安定化した増幅回路に関する。
なくバイアスを安定化した増幅回路に関する。
【０００２】
【従来の技術】演算（オペレーショナル）増幅器は、種
々の電子回路に用いられており、利得１の緩衝増幅器も
簡単に実現でき、非常に有効な回路である。演算増幅器
を用いた増幅回路において、出力電流を多く流す必要が
ある場合、演算増幅器の出力端にバイポーラ・トランジ
スタの回路を追加する。
々の電子回路に用いられており、利得１の緩衝増幅器も
簡単に実現でき、非常に有効な回路である。演算増幅器
を用いた増幅回路において、出力電流を多く流す必要が
ある場合、演算増幅器の出力端にバイポーラ・トランジ
スタの回路を追加する。
【０００３】このような増幅回路の従来例を図３に示
す。図３において、演算増幅器１０は、その非反転入力
端に入力端子１２からの入力信号を受ける。また、演算
増幅器１０の出力端は、ダイオード１４及び抵抗１６を
介して正電圧源端子１８に結合すると共に、ダイオード
２０及び抵抗２２を介して負電圧源端子２４に結合す
る。ＮＰＮトランジスタ２６は、コレクタが正電圧源端
子１８に結合し、ベースがダイオード１４及び抵抗１６
の共通接続点に結合し、エミッタが抵抗２８を介して出
力端子３０に結合する。この出力端子３０は、演算増幅
器１０の反転入力端に結合する。トランジスタ２６と導
電型の異なるＰＮＰトランジスタ３２は、コレクタが負
電圧源端子２４に結合し、ベースがダイオード２０及び
抵抗２２の共通接続点に結合し、エミッタが抵抗３４を
介して出力端子３０に結合する。かかる増幅回路は、演
算増幅器１０の反転入力端及び出力端子３０が結合して
いるため、利得１の非反転増幅器、即ち、緩衝増幅器で
ある。
す。図３において、演算増幅器１０は、その非反転入力
端に入力端子１２からの入力信号を受ける。また、演算
増幅器１０の出力端は、ダイオード１４及び抵抗１６を
介して正電圧源端子１８に結合すると共に、ダイオード
２０及び抵抗２２を介して負電圧源端子２４に結合す
る。ＮＰＮトランジスタ２６は、コレクタが正電圧源端
子１８に結合し、ベースがダイオード１４及び抵抗１６
の共通接続点に結合し、エミッタが抵抗２８を介して出
力端子３０に結合する。この出力端子３０は、演算増幅
器１０の反転入力端に結合する。トランジスタ２６と導
電型の異なるＰＮＰトランジスタ３２は、コレクタが負
電圧源端子２４に結合し、ベースがダイオード２０及び
抵抗２２の共通接続点に結合し、エミッタが抵抗３４を
介して出力端子３０に結合する。かかる増幅回路は、演
算増幅器１０の反転入力端及び出力端子３０が結合して
いるため、利得１の非反転増幅器、即ち、緩衝増幅器で
ある。
【０００４】ところで、トランジスタの接合温度が上昇
すると、コレクタ・ベース間の漏れ電流ＩCBO が増大
し、ベース・エミッタ間電圧ＶBEが低下して、コレクタ
電流が増加する。このコレクタ電流の増加により、コレ
クタ損失も増加する。この際、トランジスタが発熱する
ので、放熱を効率よくできないと、トランジスタの接合
温度が累積的に上昇して、トランジスタを破壊してしま
うかもしれない。また、破壊にはいたらなくても、温度
変化により電流が変化してしまうと、増幅回路全体の特
性が温度に影響されることになる。そこで、バイアス電
流を温度に依存しないように補償することが必要にな
る。
すると、コレクタ・ベース間の漏れ電流ＩCBO が増大
し、ベース・エミッタ間電圧ＶBEが低下して、コレクタ
電流が増加する。このコレクタ電流の増加により、コレ
クタ損失も増加する。この際、トランジスタが発熱する
ので、放熱を効率よくできないと、トランジスタの接合
温度が累積的に上昇して、トランジスタを破壊してしま
うかもしれない。また、破壊にはいたらなくても、温度
変化により電流が変化してしまうと、増幅回路全体の特
性が温度に影響されることになる。そこで、バイアス電
流を温度に依存しないように補償することが必要にな
る。
【０００５】図３の増幅回路においては、トランジスタ
２６のＶBEの変化をダイオード１４により補償し、トラ
ンジスタ３２のＶBEの変化をダイオード２０により補償
している。これは、ダイオードも、トランジスタと同様
に、温度上昇により、同じ電流に対する電位差が減少す
るという特性を利用している。
２６のＶBEの変化をダイオード１４により補償し、トラ
ンジスタ３２のＶBEの変化をダイオード２０により補償
している。これは、ダイオードも、トランジスタと同様
に、温度上昇により、同じ電流に対する電位差が減少す
るという特性を利用している。
【０００６】図３の増幅回路のトランジスタ２６及び３
２を、図４に示す如く、ダーリントン接続のトランジス
タ２６Ａ、２６Ｂ及び３２Ａ、３２Ｂに置き換えること
もしばしばある。なお、図４において、図３と同じ素子
は同じ参照番号で示す。図４の場合、トランジスタ２６
Ａ及び２６Ｂの温度特性を補償するために２個のダイオ
ード１４Ａ及び１４Ｂを用い、トランジスタ３２Ａ及び
３２Ｂの温度特性を補償するために２個のダイオード２
０Ａ及び２０Ｂを用いる。
２を、図４に示す如く、ダーリントン接続のトランジス
タ２６Ａ、２６Ｂ及び３２Ａ、３２Ｂに置き換えること
もしばしばある。なお、図４において、図３と同じ素子
は同じ参照番号で示す。図４の場合、トランジスタ２６
Ａ及び２６Ｂの温度特性を補償するために２個のダイオ
ード１４Ａ及び１４Ｂを用い、トランジスタ３２Ａ及び
３２Ｂの温度特性を補償するために２個のダイオード２
０Ａ及び２０Ｂを用いる。
【０００７】
【発明が解決しようとする課題】図３及び図４の増幅回
路では、トランジスタの温度特性の補償にダイオードを
用いているが、トランジスタとダイオードとでは、その
温度特性に若干の相違があり、温度の影響を完全には補
償できない。このため、補償用のダイオードの代わり
に、ベース及びコレクタを接続したトランジスタを用い
る方法もある。この方法は、図３の増幅回路においてあ
る程度利用可能である。
路では、トランジスタの温度特性の補償にダイオードを
用いているが、トランジスタとダイオードとでは、その
温度特性に若干の相違があり、温度の影響を完全には補
償できない。このため、補償用のダイオードの代わり
に、ベース及びコレクタを接続したトランジスタを用い
る方法もある。この方法は、図３の増幅回路においてあ
る程度利用可能である。
【０００８】しかし、ダイオードとして用いるトランジ
スタと、トランジスタ２６Ａ、２６Ｂ、３２Ａ、３２Ｂ
との特性が完全に一致しない。また、図４の増幅回路で
は、２個のトランジスタで構成されるダーリントン接続
を用いると共に、ダイオードを２個ずつ用いている。よ
って、トランジスタをダイオード接続にしても、ダイオ
ードとしての電圧とダーリントン接続のトランジスタの
ＶBEとの誤差が累積して、トランジスタ２６Ａ、２６
Ｂ、３２Ａ、３２Ｂにバイアス電流が全く流れなくなっ
たり、これらトランジスタが導通状態のままになるとい
うことが生じる場合がある。
スタと、トランジスタ２６Ａ、２６Ｂ、３２Ａ、３２Ｂ
との特性が完全に一致しない。また、図４の増幅回路で
は、２個のトランジスタで構成されるダーリントン接続
を用いると共に、ダイオードを２個ずつ用いている。よ
って、トランジスタをダイオード接続にしても、ダイオ
ードとしての電圧とダーリントン接続のトランジスタの
ＶBEとの誤差が累積して、トランジスタ２６Ａ、２６
Ｂ、３２Ａ、３２Ｂにバイアス電流が全く流れなくなっ
たり、これらトランジスタが導通状態のままになるとい
うことが生じる場合がある。
【０００９】また、図３及び図４の増幅回路において、
抵抗２８（又は３４）は、トランジスタ２６（又は３
２）のＩCBO の増大を補償している。しかし、出力端子
３０から大電流の出力信号を取り出したいときには、こ
れら抵抗の値を小さくせざるを得ず、ＩCBO に対する補
償の効果が小さくなってしまう。また、これら増幅回路
においては、バイアス電流をある程度大きくしないと、
ゼロクロス歪みをなくすことができない。バイアス電流
を大きくすることにより、温度変化によるバイアスの変
化も大きくなってしまう。
抵抗２８（又は３４）は、トランジスタ２６（又は３
２）のＩCBO の増大を補償している。しかし、出力端子
３０から大電流の出力信号を取り出したいときには、こ
れら抵抗の値を小さくせざるを得ず、ＩCBO に対する補
償の効果が小さくなってしまう。また、これら増幅回路
においては、バイアス電流をある程度大きくしないと、
ゼロクロス歪みをなくすことができない。バイアス電流
を大きくすることにより、温度変化によるバイアスの変
化も大きくなってしまう。
【００１０】したがって、本発明の目的は、バイアス電
流を安定化させる際に、トランジスタのＶBEとダイオー
ド電圧との相殺による温度補償の上述の欠点を克服した
増幅回路の提供にある。
流を安定化させる際に、トランジスタのＶBEとダイオー
ド電圧との相殺による温度補償の上述の欠点を克服した
増幅回路の提供にある。
【００１１】
【課題を解決するための手段】本願の第１発明の増幅回
路は、非反転入力端に入力信号を受け、出力端が第１抵
抗を介して第１電圧源に結合された演算増幅器と；コレ
クタが第２抵抗を介して演算増幅器の出力端に結合さ
れ、エミッタが第３抵抗を介して第２電圧源に結合され
た第１トランジスタと；ベースがこの第１トランジスタ
のコレクタに結合し、第１トランジスタと導電型の異な
る第２トランジスタと；ベースが演算増幅器の出力端に
結合し、エミッタが第４抵抗を介して第２トランジスタ
のエミッタに結合され、第１トランジスタと導電型の等
しい第３トランジスタと；第２及び第３トランジスタの
エミッタ間の電圧差を検出し、この電圧差に応じた電圧
を第１トランジスタのベースに供給する差動増幅器とを
具え、第４抵抗より出力信号を得ると共に、この出力信
号を演算増幅器の反転入力端に供給している。
路は、非反転入力端に入力信号を受け、出力端が第１抵
抗を介して第１電圧源に結合された演算増幅器と；コレ
クタが第２抵抗を介して演算増幅器の出力端に結合さ
れ、エミッタが第３抵抗を介して第２電圧源に結合され
た第１トランジスタと；ベースがこの第１トランジスタ
のコレクタに結合し、第１トランジスタと導電型の異な
る第２トランジスタと；ベースが演算増幅器の出力端に
結合し、エミッタが第４抵抗を介して第２トランジスタ
のエミッタに結合され、第１トランジスタと導電型の等
しい第３トランジスタと；第２及び第３トランジスタの
エミッタ間の電圧差を検出し、この電圧差に応じた電圧
を第１トランジスタのベースに供給する差動増幅器とを
具え、第４抵抗より出力信号を得ると共に、この出力信
号を演算増幅器の反転入力端に供給している。
【００１２】また、本願の第２発明の増幅回路は、非反
転入力端に入力信号を受ける演算増幅器と；コレクタが
第１抵抗を介して演算増幅器の出力端に結合され、エミ
ッタが第２抵抗を介して第１電圧源に結合された第１ト
ランジスタと；コレクタが第３抵抗を介して演算増幅器
の出力端に結合され、エミッタが第４抵抗を介して第２
電圧源に結合され、第１トランジスタと導電型の異なる
第２トランジスタと；ベースが第１トランジスタのコレ
クタに結合し、第１トランジスタと導電型の異なる第３
トランジスタと；ベースが第２トランジスタのコレクタ
に結合し、エミッタが第５抵抗及び第６抵抗の直列回路
を介して第３トランジスタのエミッタに結合し、第１ト
ランジスタと導電型の等しい第４トランジスタと；第３
トランジスタのエミッタ及び第５及び第６抵抗の共通接
続点の間の電圧差を検出し、この電圧差に応じた電圧を
第２トランジスタのベースに供給する第１差動増幅器
と；第４トランジスタのエミッタ及び第５及び第６抵抗
の共通接続点の間の電圧差を検出し、この電圧差に応じ
た電圧を第１トランジスタのベースに供給する第２差動
増幅器とを具え、第５及び第６抵抗の共通接続点より出
力信号を得ると共に、この出力信号を演算増幅器の反転
入力端に供給している。なお、第１発明及び第２発明と
では、順序数の付いた構成要素が一致しない点に留意さ
れたい。
転入力端に入力信号を受ける演算増幅器と；コレクタが
第１抵抗を介して演算増幅器の出力端に結合され、エミ
ッタが第２抵抗を介して第１電圧源に結合された第１ト
ランジスタと；コレクタが第３抵抗を介して演算増幅器
の出力端に結合され、エミッタが第４抵抗を介して第２
電圧源に結合され、第１トランジスタと導電型の異なる
第２トランジスタと；ベースが第１トランジスタのコレ
クタに結合し、第１トランジスタと導電型の異なる第３
トランジスタと；ベースが第２トランジスタのコレクタ
に結合し、エミッタが第５抵抗及び第６抵抗の直列回路
を介して第３トランジスタのエミッタに結合し、第１ト
ランジスタと導電型の等しい第４トランジスタと；第３
トランジスタのエミッタ及び第５及び第６抵抗の共通接
続点の間の電圧差を検出し、この電圧差に応じた電圧を
第２トランジスタのベースに供給する第１差動増幅器
と；第４トランジスタのエミッタ及び第５及び第６抵抗
の共通接続点の間の電圧差を検出し、この電圧差に応じ
た電圧を第１トランジスタのベースに供給する第２差動
増幅器とを具え、第５及び第６抵抗の共通接続点より出
力信号を得ると共に、この出力信号を演算増幅器の反転
入力端に供給している。なお、第１発明及び第２発明と
では、順序数の付いた構成要素が一致しない点に留意さ
れたい。
【００１３】
【実施例】図１は、本発明の好適な第１実施例の回路図
である。演算増幅器１０は、その非反転入力端に入力端
子１２からの入力信号を受ける。また、演算増幅器１０
の出力端は、抵抗４０を介して負電圧源端子２４に結合
すると共に、抵抗４２を介してＰＮＰトランジスタ４４
のコレクタに結合する。トランジスタ４４のエミッタ
は、可変抵抗器４６を介して正電圧源端子１８に結合す
る。トランジスタ４４と導電型の異なるＮＰＮトランジ
スタ２６のベースは、トランジスタ４４のコレクタに結
合し、そのコレクタは、正電圧源端子１８に結合する。
トランジスタ４４と導電型の等しいＰＮＰトランジスタ
３２のベースは、演算増幅器１０の出力端に結合し、そ
のコレクタは、負電圧源端子２４に結合し、そのエミッ
タは、抵抗３４及び２８を介してトランジスタ２６のエ
ミッタに結合する。
である。演算増幅器１０は、その非反転入力端に入力端
子１２からの入力信号を受ける。また、演算増幅器１０
の出力端は、抵抗４０を介して負電圧源端子２４に結合
すると共に、抵抗４２を介してＰＮＰトランジスタ４４
のコレクタに結合する。トランジスタ４４のエミッタ
は、可変抵抗器４６を介して正電圧源端子１８に結合す
る。トランジスタ４４と導電型の異なるＮＰＮトランジ
スタ２６のベースは、トランジスタ４４のコレクタに結
合し、そのコレクタは、正電圧源端子１８に結合する。
トランジスタ４４と導電型の等しいＰＮＰトランジスタ
３２のベースは、演算増幅器１０の出力端に結合し、そ
のコレクタは、負電圧源端子２４に結合し、そのエミッ
タは、抵抗３４及び２８を介してトランジスタ２６のエ
ミッタに結合する。
【００１４】演算増幅器４８の非反転入力端は、トラン
ジスタ２６のエミッタに結合し、その反転入力端は、抵
抗５０を介してトランジスタ３２のエミッタに結合す
る。抵抗器５２を演算増幅器４８の反転入力端及び出力
端間に挿入し、演算増幅器４８の出力端をトランジスタ
４４のベースに結合する。演算増幅器４８、抵抗５０及
び５２は、利得がＲ５２／Ｒ５０で（Ｒ５２：抵抗５２
の値、Ｒ５０：抵抗５０の値）、トランジスタ２６及び
３２のエミッタ間の差電圧を検出してトランジスタ４４
のベースに供給する差動増幅器５４である。抵抗２８及
び３４の共通接続点は、出力端子３０及び演算増幅器１
０の反転入力端に結合する。
ジスタ２６のエミッタに結合し、その反転入力端は、抵
抗５０を介してトランジスタ３２のエミッタに結合す
る。抵抗器５２を演算増幅器４８の反転入力端及び出力
端間に挿入し、演算増幅器４８の出力端をトランジスタ
４４のベースに結合する。演算増幅器４８、抵抗５０及
び５２は、利得がＲ５２／Ｒ５０で（Ｒ５２：抵抗５２
の値、Ｒ５０：抵抗５０の値）、トランジスタ２６及び
３２のエミッタ間の差電圧を検出してトランジスタ４４
のベースに供給する差動増幅器５４である。抵抗２８及
び３４の共通接続点は、出力端子３０及び演算増幅器１
０の反転入力端に結合する。
【００１５】次に、図１の実施例の動作を説明する。温
度上昇により、トランジスタ２６及びトランジスタ３２
のＩCBO が増加し、トランジスタ２６のエミッタからト
ランジスタ３２のコレクタに向かって流れる電流が増加
すると、抵抗２８及び３４の電圧降下も増える。差動増
幅器５４がこの増えた電圧降下を検出し、その出力電圧
が上昇すると、トランジスタ４４のベース電圧も上昇す
る。よって、抵抗４２に流れる電流が減少し、この抵抗
４２の電圧降下も下がる。すると、トランジスタ２６の
ベース電圧が低下し、トランジスタ２６に流れる電流、
即ち、抵抗２８に流れる電流も減少する。したがって、
バイアス電流が安定化する。温度が低下した場合は、上
述の増加（上昇）及び減少（低下）が逆になった動作を
行い、バイアス電流を安定化する。すなわち、本発明で
は、バイアス電流を安定化させるのに、バイアス電流そ
のものを検出し、帰還を行っている。なお、抵抗４６を
可変させて、バイアス電流の調整を行う。
度上昇により、トランジスタ２６及びトランジスタ３２
のＩCBO が増加し、トランジスタ２６のエミッタからト
ランジスタ３２のコレクタに向かって流れる電流が増加
すると、抵抗２８及び３４の電圧降下も増える。差動増
幅器５４がこの増えた電圧降下を検出し、その出力電圧
が上昇すると、トランジスタ４４のベース電圧も上昇す
る。よって、抵抗４２に流れる電流が減少し、この抵抗
４２の電圧降下も下がる。すると、トランジスタ２６の
ベース電圧が低下し、トランジスタ２６に流れる電流、
即ち、抵抗２８に流れる電流も減少する。したがって、
バイアス電流が安定化する。温度が低下した場合は、上
述の増加（上昇）及び減少（低下）が逆になった動作を
行い、バイアス電流を安定化する。すなわち、本発明で
は、バイアス電流を安定化させるのに、バイアス電流そ
のものを検出し、帰還を行っている。なお、抵抗４６を
可変させて、バイアス電流の調整を行う。
【００１６】図２は、本発明の第２実施例の回路図であ
る。図１と同じ素子は、同じ参照番号で示し、相違点の
みを説明する。演算増幅器１０の出力端と負電圧源端子
２４との間に、抵抗５６、ＮＰＮトランジスタ５８及び
抵抗６０を挿入し、トランジスタ３２のベースをトラン
ジスタ６０のコレクタに接続する。抵抗６４、６６及び
演算増幅器６２で構成する差動増幅器６８は、抵抗２８
の両端間の電圧差を検出し、トランジスタ６０のベース
電圧を制御する。抵抗７０、７２及び演算増幅器７４で
構成する差動増幅器７６は、抵抗３４の両端間の電圧差
を検出し、トランジスタ４４のベース電圧を制御する。
る。図１と同じ素子は、同じ参照番号で示し、相違点の
みを説明する。演算増幅器１０の出力端と負電圧源端子
２４との間に、抵抗５６、ＮＰＮトランジスタ５８及び
抵抗６０を挿入し、トランジスタ３２のベースをトラン
ジスタ６０のコレクタに接続する。抵抗６４、６６及び
演算増幅器６２で構成する差動増幅器６８は、抵抗２８
の両端間の電圧差を検出し、トランジスタ６０のベース
電圧を制御する。抵抗７０、７２及び演算増幅器７４で
構成する差動増幅器７６は、抵抗３４の両端間の電圧差
を検出し、トランジスタ４４のベース電圧を制御する。
【００１７】図２の増幅回路では、抵抗２８を流れる電
流、即ち、トランジスタ２６のエミッタ電流を差動増幅
器６８が検出して、トランジスタ３２のＶBEを制御し
て、抵抗３４に流れる電流を制御する。同様に、抵抗３
４を流れる電流、即ち、トランジスタ３２のエミッタ電
流を差動増幅器７６が検出して、トランジスタ２６のＶ
BEを制御して、抵抗２８に流れる電流を制御する。この
ように、図２の増幅回路では交差的に制御しているが、
図２の上半分と下半分を対称に構成しているため、図１
の場合と同様にバイアス電流を安定化できる。また、出
力端子３０から負荷に高電流を取り出そうとして、抵抗
２８の電圧降下が増えても、トランジスタ２６のＶBEで
はなくトランジスタ３２のＶBEを制御するので、抵抗２
８に流れる電流を減らすことがない。同様に、負荷から
出力端子３０に流れ込む電流が増えて、抵抗３４の電圧
降下が増えても、トランジスタ３２のＶBEではなくトラ
ンジスタ２６のＶBEを制御するので、抵抗３４を流れる
電流を減らすことがない。すなわち、図２の増幅回路
は、無負荷時のバイアス電流を安定させながら、図１の
増幅回路よりも、大きな出力電流が得られる。
流、即ち、トランジスタ２６のエミッタ電流を差動増幅
器６８が検出して、トランジスタ３２のＶBEを制御し
て、抵抗３４に流れる電流を制御する。同様に、抵抗３
４を流れる電流、即ち、トランジスタ３２のエミッタ電
流を差動増幅器７６が検出して、トランジスタ２６のＶ
BEを制御して、抵抗２８に流れる電流を制御する。この
ように、図２の増幅回路では交差的に制御しているが、
図２の上半分と下半分を対称に構成しているため、図１
の場合と同様にバイアス電流を安定化できる。また、出
力端子３０から負荷に高電流を取り出そうとして、抵抗
２８の電圧降下が増えても、トランジスタ２６のＶBEで
はなくトランジスタ３２のＶBEを制御するので、抵抗２
８に流れる電流を減らすことがない。同様に、負荷から
出力端子３０に流れ込む電流が増えて、抵抗３４の電圧
降下が増えても、トランジスタ３２のＶBEではなくトラ
ンジスタ２６のＶBEを制御するので、抵抗３４を流れる
電流を減らすことがない。すなわち、図２の増幅回路
は、無負荷時のバイアス電流を安定させながら、図１の
増幅回路よりも、大きな出力電流が得られる。
【００１８】
【発明の効果】上述の如く、本発明によれば、バイアス
電流そのものを検出して、この検出結果を帰還してバイ
アス電流を安定化させるので、従来のように温度特性の
類似した素子の相殺による場合よりも、バイアス電流を
より一層安定化できる。また、最終段のトランジスタ２
６、３２をダーリントン構成に変更しても、他の回路構
成を変更することなくバイアス電流を安定化できる。
電流そのものを検出して、この検出結果を帰還してバイ
アス電流を安定化させるので、従来のように温度特性の
類似した素子の相殺による場合よりも、バイアス電流を
より一層安定化できる。また、最終段のトランジスタ２
６、３２をダーリントン構成に変更しても、他の回路構
成を変更することなくバイアス電流を安定化できる。
【図１】本発明の増幅回路の第１実施例の回路図であ
る。
る。
【図２】本発明の増幅回路の第２実施例の回路図であ
る。
る。
【図３】従来の増幅回路の回路図である。
【図４】従来の他の増幅回路の回路図である。
１０ 演算増幅器 １２ 入力端子 ２６、３２、４４、５８ トランジスタ ３０ 出力端子 ５４ 差動増幅器 ６８ 第１差動増幅器 ７２ 第２差動増幅器
Claims (2)
- 【請求項１】 非反転入力端に入力信号を受け、出力端
が第１抵抗を介して第１電圧源に結合された演算増幅器
と、 コレクタが第２抵抗を介して上記演算増幅器の出力端に
結合され、エミッタが第３抵抗を介して第２電圧源に結
合された第１トランジスタと、 ベースが上記第１トランジスタのコレクタに結合し、上
記第１トランジスタと導電型の異なる第２トランジスタ
と、 ベースが上記演算増幅器の出力端に結合し、エミッタが
第４抵抗を介して上記第２トランジスタのエミッタに結
合され、上記第１トランジスタと導電型の等しい第３ト
ランジスタと、 上記第２及び第３トランジスタのエミッタ間の電圧差を
検出し、該電圧差に応じた電圧を上記第１トランジスタ
のベースに供給する差動増幅器とを具え、上記第４抵抗
より出力信号を得ると共に、該出力信号を上記演算増幅
器の反転入力端に供給する増幅回路。 - 【請求項２】 非反転入力端に入力信号を受ける演算増
幅器と、 コレクタが第１抵抗を介して上記演算増幅器の出力端に
結合され、エミッタが第２抵抗を介して第１電圧源に結
合された第１トランジスタと、 コレクタが第３抵抗を介して上記演算増幅器の出力端に
結合され、エミッタが第４抵抗を介して第２電圧源に結
合され、上記第１トランジスタと導電型の異なる第２ト
ランジスタと、 ベースが上記第１トランジスタのコレクタに結合し、上
記第１トランジスタと導電型の異なる第３トランジスタ
と、 ベースが上記第２トランジスタのコレクタに結合し、エ
ミッタが第５抵抗及び第６抵抗の直列回路を介して上記
第３トランジスタのエミッタに結合し、上記第１トラン
ジスタと導電型の等しい第４トランジスタと、 上記第３トランジスタのエミッタ及び上記第５及び第６
抵抗の共通接続点の間の電圧差を検出し、該電圧差に応
じた電圧を上記第２トランジスタのベースに供給する第
１差動増幅器と、 上記第４トランジスタのエミッタ及び上記第５及び第６
抵抗の共通接続点の間の電圧差を検出し、該電圧差に応
じた電圧を上記第１トランジスタのベースに供給する第
２差動増幅器とを具え、上記第５及び第６抵抗の共通接
続点より出力信号を得ると共に、該出力信号を上記演算
増幅器の反転入力端に供給する増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248754A JPH0786843A (ja) | 1993-09-09 | 1993-09-09 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248754A JPH0786843A (ja) | 1993-09-09 | 1993-09-09 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786843A true JPH0786843A (ja) | 1995-03-31 |
Family
ID=17182883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5248754A Pending JPH0786843A (ja) | 1993-09-09 | 1993-09-09 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786843A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194869A (ja) * | 2008-02-18 | 2009-08-27 | Systec:Kk | 静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路 |
| EP2738642A1 (en) * | 2012-12-03 | 2014-06-04 | Samsung Electronics Co., Ltd | Method of sensing connection of usb device in power save mode and image forming apparatus for performing the same |
| JP2023000093A (ja) * | 2021-06-17 | 2023-01-04 | 株式会社日立ハイテク | 高電圧増幅器 |
-
1993
- 1993-09-09 JP JP5248754A patent/JPH0786843A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194869A (ja) * | 2008-02-18 | 2009-08-27 | Systec:Kk | 静電誘導トランジスタを用いたパワーアンプ回路のバイアス電流設定回路 |
| EP2738642A1 (en) * | 2012-12-03 | 2014-06-04 | Samsung Electronics Co., Ltd | Method of sensing connection of usb device in power save mode and image forming apparatus for performing the same |
| KR20140071189A (ko) * | 2012-12-03 | 2014-06-11 | 삼성전자주식회사 | 절전모드시의 ｕｓｂ 디바이스의 접속 감지 방법 및 이를 수행하기 위한 화상형성장치 |
| US8928907B2 (en) | 2012-12-03 | 2015-01-06 | Samsung Electronics Co., Ltd. | Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same |
| US9696783B2 (en) | 2012-12-03 | 2017-07-04 | S-Printing Solution Co., Ltd. | Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same |
| JP2023000093A (ja) * | 2021-06-17 | 2023-01-04 | 株式会社日立ハイテク | 高電圧増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429700B1 (en) | Driver circuit with output common mode voltage control | |
| US4059808A (en) | Differential amplifier | |
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| US4636744A (en) | Front end of an operational amplifier | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| FI73548C (fi) | Oeverstroemskyddskrets foer effekttransistor. | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| US5166636A (en) | Dynamic biasing for class a amplifier | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4460873A (en) | Active differential output direct current offset voltage compensation circuit for a differential amplifier | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| US4163908A (en) | Bias circuit for complementary transistors | |
| US4398160A (en) | Current mirror circuits with field effect transistor feedback | |
| US6903609B2 (en) | Operational amplifier | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US5113146A (en) | Amplifier arrangement | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4584535A (en) | Stabilized current-source circuit | |
| JPH0786843A (ja) | 増幅回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US4783637A (en) | Front end stage of an operational amplifier |