JPH0787402A - 固体撮像装置と撮像システム - Google Patents

Abstract

(57)【要約】 【目的】 Ｓ／Ｎを劣化させずに動解像度を改善するこ
とができ、高画質の再生像が得られる固体撮像装置を提
供すること。 【構成】 光電変換時間を制御できる固体撮像装置にお
いて、半導体基板上に複数の感光画素ＰＤを配列してな
る固体撮像素子と、この固体撮像素子を駆動すると共に
該素子の光電変換時間を制御する駆動回路と、固体撮像
素子における光電変換時間の長い信号Ｑa に対して所定
レベル以上をクリップし、クリップした信号と光電変換
時間の短い信号Ｑb を加算する機構（Ｉ−ＣＣＤ）と、
加算した信号Ｑa ＋Ｑb を増幅して出力すると共に、光
電変換時間の短い信号Ｑb に対する増幅率Ａ2 を光電変
換時間の長い信号Ｑa に対する増幅率Ａ1 より大きく設
定した信号処理回路とを具備してなることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置に係わ
り、特に感光画素の光電変換時間を異ならせて動解像度
の向上をはかった固体撮像装置とそれを用いた撮像シス
テムに関する。

【０００２】

【従来の技術】ＣＣＤ（電荷転送素子）等を用いた固体
撮像素子は、小型，軽量，高信頼性，保守がしやすい等
の多くの特徴があり、広い分野の電子式カメラに応用さ
れている。また、最近ではＨＤ−ＴＶカメラ（高精細テ
レビジョンカメラ）用としても開発され、実用化されて
いる。

【０００３】ＨＤ−ＴＶカメラでは、多画素，ワイド画
面（アスペクト比９：１６）で高精細な画像が得られて
いるため、動いている被写体を撮像した時に、システム
による動解像度の劣化が著しく、画質を大幅に低下させ
る。この対策として従来、ＮＴＳＣ方式では固体撮像素
子の感光画素の光電変換時間を可変する電子シャッタ動
作が採用されている。しかしながら、電子シャッタ動作
では信号量が減少するため、Ｓ／Ｎが劣化する問題があ
る。この問題を以下に、簡単に説明する。

【０００４】標準動作では、撮像素子の感光画素の光電
変換時間を１／６０秒として動作させている。この時間
に被写体が移動すると、モニタ再生像上で動いた被写体
がボケてしまい、システム上の動解像度が劣化する。こ
の対策として電子シャッタ動作により、例えば光電変換
時間を１／１０（通常１／１２５〜１／１０００秒に可
変できる）として動作させる。この場合、光電変換時間
が１／１０となり信号量も１／１０と大幅に減少するた
め、Ｓ／Ｎが大幅に劣化する。

【０００５】

【発明が解決しようとする課題】このように現在のテレ
ビカメラでは、動いている被写体を撮像した時にシステ
ムによる動解像度の劣化が発生し、画質を著しく低下さ
せる。特に次世代のＨＤ−ＴＶカメラでは、ワイド画面
で高精細な画像が得られるため、動解像度の劣化による
画質はさらに悪くなる。この対策として電子シャッタ動
作があるが、感度が低下するためゲインアップによるノ
イズの増加や、レンズ絞りを開くことにより焦点深度が
浅くなるなどの問題がある。

【０００６】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、Ｓ／Ｎの劣化を抑えて
動解像度を改善させることができ、高画質の再生像が得
られる固体撮像装置とそれを用いた撮像システムを提供
することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明（請求項１）は、固体撮像装置において、半導体基板
上に複数の感光画素を配列してなる固体撮像素子と、こ
の固体撮像素子を駆動すると共に該素子の感光画素の光
電変換時間を制御する駆動回路と、この駆動回路により
複数の光電変換時間を有する信号を得て、光電変換時間
の長い第１の信号に対して所定レベル以上をクリップす
ると共に、このクリップした信号と光電変換時間の短い
第２の信号を加算する手段と、該手段により加算した信
号を増幅して出力する際に、第２の信号に対する増幅率
を第１の信号に対する増幅率より大きく設定した信号処
理回路とを具備してなることを特徴とする。

【０００８】また本発明（請求項２）は、固体撮像装置
において、半導体基板上に複数の感光画素を配列してな
る固体撮像素子と、この固体撮像素子を駆動すると共に
該素子の感光画素の光電変換時間を制御する駆動回路
と、この駆動回路により複数の光電変換時間を有する信
号を得て、光電変換時間の長い第１の信号に対して所定
レベル以上をクリップすると共に、このクリップした信
号と光電変換時間の短い第２の信号を加算する手段と、
該手段により加算した信号を増幅して出力する際に、第
２の信号に対する増幅率を複数に分けて異ならせ、少な
くとも一部を第１の信号に対する増幅率よりも大きく
し、かつ加算した信号レベルの増大に伴い増幅率が順次
小さくなるよう設定した信号処理回路とを具備してなる
ことを特徴とする。

【０００９】また本発明（請求項４）は、上記構成の固
体撮像装置を用いた撮像システムにおいて、固体撮像素
子及び駆動回路に同期パルスを与える同期パルス発生回
路と、固体撮像素子の受光部に被写体の像を結像するレ
ンズと、同期パルス発生回路からの同期パルスに応じて
動作し、信号処理回路の出力信号を元にビデオ信号を作
成するプロセスアンプとを具備してなることを特徴とす
る。

【００１０】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 固体撮像素子はフィールド周期で動作し、フィール
ド単位で光電変換時間の長い信号と光電変換時間の短い
信号を交互に出力する。 (2) 固体撮像素子はフィールド周期で動作し、各フィー
ルドにおいて光電変換時間の長い信号と光電変換時間の
短い信号を出力する。 (3) 固体撮像素子は複数フィールド周期で動作し、複数
フィールド単位で光電変換時間の長い信号と光電変換時
間の短い信号を交互に出力する。例えば、２フィールド
で１フレームを構成し、フレーム単位で１フィールド期
間蓄積した信号と２フィールド期間蓄積した信号を交互
に出力する。 (4) 固体撮像素子は垂直方向に隣接する２画素の信号を
加算するものであり、各画素はフィールド毎に光電変換
時間が長いものと短いものに交互に切り替わり、かつ隣
接する加算画素では光電変換時間が異なっている。

【００１１】また本発明（請求項５）は、固体撮像装置
において、半導体基板上に複数の感光画素を配列してな
る固体撮像素子と、この固体撮像素子を駆動すると共に
該素子の感光画素の光電変換時間を制御する駆動回路
と、この駆動回路により複数の光電変換時間を有する信
号を得て、光電変換時間の長い第１の信号と光電変換時
間の短い第２の信号を別々に出力する手段と、第２の信
号に対する増幅率を第１の信号に対する増幅率より大き
く設定して各々の信号を増幅し、増幅した信号を加算し
て１つの信号にする信号処理回路とを具備してなること
を特徴とする。

【００１２】また本発明（請求項６）は、固体撮像装置
において、半導体基板上に複数の感光画素を配列してな
る固体撮像素子と、この固体撮像素子を駆動すると共
に、垂直方向に隣接する画素の一方の光電変換時間をＴ
b 、他方の光電変換時間をＴa＋Ｔc （＝Ｔb ）に設定
し、かつフィールド毎に各々の画素で光電変換時間をＴ
b とＴａ＋Ｔc に交互に切り替える駆動回路と、光電変
換時間Ｔb で得られる信号Ｑb 及び光電変換時間Ｔc で
得られる信号Ｑc を加算した信号Ｑb ＋Ｑc と光電変換
時間Ｔa で得られる信号Ｑa とを別々に出力する手段
と、信号Ｑa に対する増幅率を信号Ｑb ＋Ｑc に対する
増幅率より大きく設定して各々の信号を増幅し、増幅し
た信号を加算して１つの信号にする信号処理回路とを具
備してなることを特徴とする。

【００１３】また本発明（請求項７）は、上記構成の固
体撮像装置を用いた撮像システムにおいて、固体撮像素
子及び駆動回路に同期パルスを与える同期パルス発生回
路と、固体撮像素子の受光部に被写体の像を結像するレ
ンズと、同期パルス発生回路からの同期パルスに応じて
動作し、信号処理回路の出力信号を元にビデオ信号を作
成するプロセスアンプとを具備してなることを特徴とす
る。

【００１４】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 水平方向に隣接する感光画素間には感光画素の信号
電荷を垂直方向に転送する垂直ＣＣＤがそれぞれ配置さ
れ、これらの垂直ＣＣＤの端部には、垂直ＣＣＤで転送
された信号電荷を水平方向に転送するための水平ＣＣＤ
が２本配置されていること。 (2) 垂直方向に隣接する感光画素の一方の光電変換時間
が長く、他方の光電変換時間が短いこと。 (3) 垂直方向に隣接する感光画素の一方の光電変換時間
が長く、他方の光電変換時間が短く、かつ各々の画素に
おいてフィールド毎に光電変換時間が交互に切り替えら
れること。

【００１５】

【作用】本発明（請求項１〜４）によれば、固体撮像素
子の駆動において電子シャッタ動作を利用しているた
め、動いている被写体を撮像した時に発生する動解像度
の劣化が防止できる。さらに、固体撮像素子の信号処理
において、光電変換時間が短い信号に対する増幅率を上
げることにより、モニタ再生画像で目立ちやすい小信号
レベルのノイズを増加させないため、Ｓ／Ｎの劣化を防
止できる。つまり、従来の電子シャッタ動作とは異な
り、Ｓ／Ｎの劣化を招くことなく動解像度の向上をはか
ることができ、より高画質の再生像を得ることが可能と
なる。

【００１６】また本発明（請求項５〜７）によれば、固
体撮像素子では光電変換時間が短い信号で動解像度の良
い信号が得られ、光電変換時間が長い信号でＳ／Ｎの良
い信号が得られる。この２つの信号を信号処理回路で加
算する時、ノイズがモニタ再生画像で目立ちやすい小信
号レベルではＳ／Ｎの良い信号成分を多くすることでＳ
／Ｎの劣化を防止する。さらに、ノイズがモニタ再生画
像で目立ち難い大きな信号レベルでは動解像度が良い信
号成分を多くする。このようにして、Ｓ／Ｎの劣化を抑
えて動解像度の向上をはかることができ、より高画質の
再生像を得ることが可能となる。

【００１７】

【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図１は本発明の第１の実施例に係わる固体
撮像装置を示す概略構成図であり、撮像素子部と信号処
理部を示している。撮像素子部はＦＩＴ−ＣＣＤとなっ
ており、感光画素ＰＤ、イメージ部の信号電荷転送部で
ある垂直ＣＣＤ（Ｉ−ＣＣＤ）、１フィールド期間のメ
モリ部（Ｍ）、信号電荷を排出するためのドレイン（Ｉ
Ｄ）、メモリ部（Ｍ）と水平ＣＣＤ（Ｈ−ＣＣＤ）間の
分離ゲート（ＢＧゲート）、出力信号リセットトランジ
スタ（Ｒ）、オンチップアンプ（Ａ）などで構成され
る。

【００１８】また、ＦＩＴ−ＣＣＤの出力信号ＳigOSの
信号処理回路（信号再生回路）は、増幅率の異なるＡ1
，Ａ2 のアンプと、その出力を切換えて１つの信号と
するスイッチＳ1 ，Ｓ2 と、入力信号ＳigOSの所定レベ
ルを検出するコンパレータＣと、コンパレータＣの出力
を反転するインバータＮと、出力信号ＳigM の高レベル
をクリップするホワイトクリップ（Ｗ．ＣＬＩＰ）回路
で構成されている。

【００１９】イメージ部は４相の駆動パルス（φＩ1 〜
φＩ4 ）、ストレージ部も４相の駆動パルス（φＳ1 〜
φＳ4 ）、また水平ＣＣＤは２相パルス（φＨ1 、φＨ
2 ）で駆動される。これらの駆動パルスは、図示しない
駆動回路から供給される。

【００２０】このＦＩＴ−ＣＣＤでは、感光画素ＰＤ部
で光電変換時間Ｔa ，Ｔb の期間蓄積した信号電荷を第
１の信号読出し及び第２の信号読出しでＩ−ＣＣＤ部へ
転送する。感光画素ＰＤの光電変換時間は、第１フィー
ルドではＰＤ1 がＴb 期間、ＰＤ3 がＴa 期間とし、第
２フィールドではＰＤ1 がＴa 期間、ＰＤ3 がＴb 期間
とし、信号電荷の蓄積を行う。

【００２１】本実施例におけるＦＩＴ−ＣＣＤの第
（Ｉ）の動作方式を図２に示す。ＶBLはブランキング信
号、φＩ1 ，φＩ3 はイメージ部の感光画素ＰＤ1 ，Ｐ
Ｄ3 から信号を垂直ＣＣＤ（Ｉ−ＣＣＤ）に転送するゲ
ートとＩ−ＣＣＤの４相駆動の転送ゲートを兼ねた電極
に印加するパルス、ＰＤ1 ，ＰＤ3 はそれぞれ感光画素
ＰＤ1 ，ＰＤ3 の信号電荷量を示している。

【００２２】第１フィールド期間にＰＤ1 に蓄積された
信号電荷Ｑは、φＩ1 のＰ11パルスでＩ−ＣＣＤに読出
され、高速転送排出パルスＳＯによってＦＩＴ−ＣＣＤ
のＩＤ部より排出される。従って、信号として用いるＱ
b 電荷はＰ11とＰ12期間のＴb 期間のみ蓄積される。Ｐ
Ｄ3 における信号電荷Ｑa は、φＩ3 のＰ32パルスから
Ｐ33パルスのＴa 期間蓄積される。

【００２３】そして、Ｐ12，Ｐ33のパルスでＩ−ＣＣＤ
に読出されＩ−ＣＣＤで加算される。さらに、高速フレ
ーム転送パルスＦＴでメモリ部へ転送され、水平ＣＣＤ
を経て出力される。水平ＣＣＤの出力信号ＳigOSとして
は、Ｑa とＱb を加算した信号が得られる。なお、この
信号を図５（ａ）に示しておく。

【００２４】また、第２フィールドでは第１フィールド
と逆に、ＰＤ1 でＴa 期間の信号Ｑa を、ＰＤ3 でＴb
期間の信号Ｑb を蓄積する動作を行う。これらの動作に
よりＰＤ1 とＰＤ3 の信号の重み付けが異なり、垂直解
像度が向上するメリットがある。

【００２５】ＰＤ1 ，ＰＤ3 の信号電荷Ｑa ，Ｑb がＱ
kpレベルでクリップされるように、φＩ1 ，φＩ3 のＶ
fsレベルをセットする。Ｑkpレベル以下の小信号レベル
ではＱa により光電変換時間が長くなり、Ｓ／Ｎの良い
信号が得られる。Ｑkpレベル以上の大信号では、電子シ
ャッタ動作によりＱb の動解像度の良い信号が得られ
る。これらの信号（Ｑa ，Ｑb ）を加算した出力信号で
は、動解像度が良くＳ／Ｎの劣化しない信号が得られ
る。

【００２６】ここで、上記のクリップ動作をより詳しく
説明する。図３は、ＦＩＴ−ＣＣＤの画素部の断面図と
ポテンシャル図を示している。図３（ａ）の画素部は、
ｐ型の基板に感光画素ＰＤ部とＣＣＤ転送部がｎ型で形
成され、感光画素ＰＤ部の信号読出しはＩ−ＣＣＤ部の
転送電極と同じφＩ1 ，φＩ3 のポリＳｉ電極と共通化
している。

【００２７】第１フィールドのｔ3 時の感光画素ＰＤ1
，ＰＤ3 の信号電荷の蓄積状態を、図３（ｂ）に示
す。ＰＤ部でオーバフローした信号電荷は、Ｉ−ＣＣＤ
へ流れ込む。図３（ｃ）のｔ4 時には、ＰＤ1 部で蓄積
した信号電荷をφＩ1 のゲートにＶfs電圧を印加し、ポ
テンシャルをφfsレベルとしＩ−ＣＣＤへ読出す。ＰＤ
3部では、図３（ｂ）と同様にオーバフローした信号電
荷ＱはＩ−ＣＣＤ部へ流れ出す。即ち、大きな信号電荷
をクリップした状態となる。このレベルは、φＩ1,3 の
印加電圧ＶH レベルを制御し、ポテンシャルφH を変化
させることで制御できる。

【００２８】図３（ｄ）のｔ5 時には、Ｉ−ＣＣＤの信
号電荷の排出と光電変換時間の短い信号電荷Ｑb をＰＤ
1 部で蓄積する。そして、図３（ｅ）のｔ6 時にφＩ1
，φＩ3 のゲートにＶfs電圧（ポテンシャルφfs）を
印加してＩ−ＣＣＤ部に読出す。この動作により、ＰＤ
1 部で光電変換時間の短い信号電荷Ｑb を、ＰＤ3 部で
は大きな信号電荷をクリップしたＱa が得られる。クリ
ップ信号レベルは、ポテンシャルφfs−φH で制限され
るため、φfs又はφH のレベルのいずれかを制御しても
よい。

【００２９】図４は、Ｉ−ＣＣＤ部のポテンシャルφと
感光画素ＰＤで光電変換した信号電荷Ｑを示している。
第１フィールド期間では、感光画素ＰＤ1 でＴb 期間の
光信号が光電変換されＱb が蓄積される。また、感光画
素ＰＤ3 ではＴa 期間の光信号が光電変換されＱa の信
号電荷が蓄積される。

【００３０】ｔ1 時には、φＩ1 ，φＩ3 にＶfsの読出
し電圧が印加され、信号電荷Ｑa ，Ｑb がＩ−ＣＣＤ部
に読出される。このとき、φＩ2 ，φＩ4 はφL レベル
に設定してある。次のｔ2 時には、φＩ3 ，φＩ4 ，φ
Ｉ1 をφH レベルとし、信号電荷Ｑa ＋Ｑb の加算をＩ
−ＣＣＤ部で行う。この後、高速ＦＴパルス（φＩ1，
φＩ2 ，φＩ3 ，φＩ4 の４相パルス）にてメモリ部へ
転送し、第２フィールド期間に水平ＣＣＤを経て、出力
アンプＡで電圧に変換して出力する。

【００３１】第２フィールド期間の光電変換は、第１フ
ィールドと光電変換時間を入れ替えて、感光画素ＰＤ1
でＴa 期間、ＰＤ3 でＴb 期間とし、信号電荷をそれぞ
れＱa ，Ｑb 蓄積する。ｔ1 時には、第１フィールドと
同様にＩ−ＣＣＤ部に信号電荷Ｑa ，Ｑb を読出す。ｔ
2 時には、第１フィールドとは異なり、φＩ1 ，φＩ2
，φＩ3 をφH レベルとし、φＩ4 をφL レベルとす
る。すると、第１フィールド時と異なった感光画素の信
号電荷Ｑa ＋Ｑb の信号が得られる。

【００３２】この結果、ＣＣＤの出力信号は、図５
（ａ）に示すＱa とＱb を加算した信号が得られる。こ
の出力信号ＳigOSはＶkpレベル以下がＱa ＋Ｑb の成分
で、Ｖｋｐ以上の信号がＱｂ の成分で構成される。

【００３３】次に、ＦＩＴ−ＣＣＤの出力信号ＳigOSの
信号処理回路（信号再生回路）の動作について説明す
る。この回路は図１に示すように、増幅率の異なるＡ1
，Ａ2のアンプ、スイッチＳ1 ，Ｓ2 、コンパレータ
Ｃ、インバータＮ、ホワイトクリップ（Ｗ．ＣＬＩＰ）
回路で構成されている。

【００３４】入力信号ＳigOSがＶkpレベルより小さい
時、コンパレータＣの出力がＨレベルとなりスイッチＳ
1 をＯＮにする。このとき、インバータＮの出力は、Ｌ
レベルとなりスイッチＳ2 はＯＦＦにする。このときの
出力信号ＳigM ＝ＳigOS×Ａ1（増幅率）となる。

【００３５】また、入力信号ＳigOSがＶkpレベルより大
きいときは、コンパレータＣの出力がＬレベルとなりス
イッチＳ1 をＯＦＦにする。一方、インバータＮの出力
はＨレベルとなりスイッチＳ2 をＯＮにする。このとき
の出力信号はＳigM ＝ＳigOS×Ａ2 （増幅率）となる。
出力信号ＳigM が大きくなり過ぎたときは、ホワイトク
リッパ（Ｗ、ＣＬＩＰ）回路にてＶw.c.レベル以上の信
号をクリップする。

【００３６】この信号再生回路動作による光電変換特性
（光入力に対する信号の変化を表わす特性）を図５
（ｂ）に示す。クリップレベルＶkp以上で増幅率を上げ
ることにより、光電変換時間の短い信号に対する増幅率
が上がり、光入力に対する出力信号の傾きも大きくなっ
ている。

【００３７】ＦＩＴ−ＣＣＤの出力信号ＳigOSは、異な
った光電変換時間の信号（Ｑa ＋Ｑb ）を加算している
ため、光入力レベルＩkp以上で傾きを持った信号とな
る。信号処理回路の出力信号ＳigM は、アンプの増幅度
をＡ2 ＞Ａ1 とし、Ｖkpレベルで切換えているため、Ｖ
kp点で傾きのない出力信号ＳigM が得られる。また、出
力信号ＳigM は、Ｖw.c レベルで高レベルの信号をクリ
ップしている。

【００３８】出力信号ＳigM は、Ｖkpレベル以上の信号
は、光電変換時間が短い信号Ｑb の成分であり、動解像
度の良い信号が得られる。また、Ｖkpレベル以下では光
電変換時間が長い信号Ｑa の成分であり、Ｖkpレベル以
下の信号のＳ／Ｎを劣化させない信号が得られる。ここ
で、モニタの再生画像で目立ちやすいノイズ成分は一般
にＶkpよりも小さいため、クリップレベルＶkp以上で増
幅率を上げることによるノイズの増大は殆どない。

【００３９】一般にモニタ再生像上のノイズは、１０％
程度以下の低信号レベルではノイズが、１００％信号レ
ベル時に比較して約１０倍検知しやすくなっている。こ
のシステム的な特徴を生かして、例えば１０％以下の信
号を光電変換時間を１／６０秒と長くしてノイズの少な
い信号とし、１０％以上の信号を光電変換時間を１／１
０（１／６００秒）とし、動解像度の良い信号を得る。
そして、信号再生回路にてＶkp点を標準信号Ｍの１０％
に設定することによって、１０％以上の信号の増幅度を
１０％以下の信号の１０倍としてモニタで再生すること
で、モニタ再生画像上でＳ／Ｎの劣化がなく、動解像度
の良い信号が得られる。

【００４０】このように本実施例によれば、システム的
な特徴を生かした、低信号レベルと高信号レベルの光電
変換時間を異ならせた撮像素子の駆動と、高信号レベル
の信号（光電変換時間の短い信号）の増幅度を大きくす
る信号再生回路により、ＳＮ比の劣化がなく動解像度の
良いモニタ再生画像が得られるようになる。 （実施例２）次に、本発明の第２の実施例について説明
する。基本的な回路構成は図１と同様であるが、この実
施例では、撮像素子部の動作方式が異なっている。本実
施例における撮像素子部の動作方式（II）を図６に示
す。この方式は、第（Ｉ）の方式より信号量を２倍に増
大させることができる（Ｑa ，Ｑb とも）。

【００４１】ＰＤ1 では、光電変換時間Ｔa とＴb の両
方の信号Ｑa1，Ｑb1が得られるように、φＩ1 のＰ11に
Ｖfs1 を印加し、Ｐ12にＶfs2 の電圧を印加する。同様
にＰＤ3 でも、φＩ3 のＰ31にＶfs1 、Ｐ32にＶfs2 を
印加しＱa3，Ｑb3の信号電荷を得る。そして、Ｉ−ＣＣ
Ｄ内で図４と同様にＱa1，Ｑb1，Ｑa3，Ｑb3を加算し、
ＦＩＴ−ＣＣＤ出力信号ＳigOSでＱa ＋Ｑb が得られ
る。Ｑa （Ｑa1＋Ｑa3）は、１フィールド期間の長い時
間蓄積した信号であり、Ｑb （Ｑb1＋Ｑb3）はＴb 期間
の電子シャッタ動作で得た信号である。

【００４２】Ｑa のクリップ信号レベルＶkpはＰ11，Ｐ
31のＶfs1 電圧が設定する。Ｑkpより大きな信号電荷
は、Ｖfs1 より大きな読出し電圧Ｖfs2 で読出す。ＦＩ
Ｔ−ＣＣＤの出力ＳigOSでは、Ｑkpより小さな信号Ｑa
は１フィールド期間蓄積したＳ／Ｎの良い信号が得ら
れ、Ｑkpより大きな信号Ｑb はＴb 期間の電子シャッタ
動作した動解像度の良い信号が得られる。

【００４３】図７に、本実施例におけるクリップ動作を
説明するために、ＦＩＴ−ＣＣＤの画素部の断面図とポ
テンシャル図を示す。図７（ａ）は図３（ａ）と同じ構
成となっている。

【００４４】図７（ｂ）のｔ1 時には、感光画素ＰＤで
光電変換した信号電荷を蓄積している。図７（ｃ）のｔ
2 時には、読出しゲートＩ−ＣＣＤ（φＩ1 ，φＩ3 ）
にＶfs1 電圧を印加（ポテンシャルφfs1 ）し、φfs1
以上の信号電荷をＩ−ＣＣＤ部へ読出す。即ち、Ｑa の
信号は、φfs1 以上の大きな信号電荷をクリップした動
作ができる。

【００４５】そして、図７（ｄ）のｔ3 時に再び光電変
換時間の短い信号電荷Ｑb をＰＤ部に蓄積する。さら
に、図７（ｅ）のｔ4 時にＩ−ＣＣＤ（φＩ1 ，φＩ3
）にＶfs2 電圧を印加（ポテンシャルφfs2 ）し、Ｑa
＋Ｑb の信号電荷をＩ−ＣＣＤ部に読出す。

【００４６】なお、図７（ｃ）のｔ2 時にクリップ動作
を行わない小さな信号電荷の時には、Ｑa の信号の光電
変換時間がＴa ＋Ｔb となる。クリップ動作時には、Ｑ
a の信号の光電変換時間がＴa 、Ｑb の光電変換時間が
Ｔb となる。 （実施例３）図８は、本発明の第３の実施例に係わる撮
像システムの回路構成を示すブロック図である。この装
置は、光信号を集光するレンズ４１、ＦＩＴ−ＣＣＤ４
２、カメラ用同期パルス発生回路４３、ＣＣＤ駆動Ａパ
ルス発生回路４４、Ｂパルス発生回路４５、駆動パルス
ミックス回路４６、ＣＣＤドライバ４７、信号再生回路
４８、プロセスアンプ５０で構成される。

【００４７】感光画素ＰＤ1 ，ＰＤ3 の光電変換時間
（蓄積時間）Ｔa ，Ｔb の制御は、駆動Ａパルス発生回
路（光電変換時間Ｔa ）４４と駆動Ｂパルス発生回路
（光電変換時間Ｔb ）４５の出力をパルスミックス回路
４６でミックスすることにより行われ、同時にＣＣＤ４
２をドライバ４７で駆動できる。

【００４８】ＣＣＤ４２の出力信号ＳigOSは、信号再生
回路４８内でレベルスライス回路Ｃ4 ，Ｃ5 ，Ｃ6 を使
って３つに分離され、増幅度の異なったアンプＡ4 ，Ａ
5 ，Ａ6 により増幅される。Ａ4 ，Ａ5 ，Ａ6 によりそ
れぞれ増幅された信号出力Ｓig1 ，Ｓig2 ，Ｓig3 を加
算回路５１で加算し、ＳigM として信号再生回路４８よ
り出力する。そして、プロセスアンプ５０にて黒レベル
セット、γ補正、ＢＬＫ処理などを行い、ビデオ出力信
号を得る。

【００４９】この信号再生回路４８の入力信号ＳigOSと
出力信号ＳigM の光電変換特性を図９に示す。ＳigOS
は、出力信号Ｖkp以下がＳ／Ｎの良いＳigA で、Ｖkp以
上が動解像度の良いＳigB が得られる。光電変換時間が
異なるためＶkp点によって光入力レベルに対して傾きを
持った（knee特性）ＳigOSが得られる。この動作によ
り、飽和入力光量がＩm1からＩm2に増大する利点もある
ことが分かる。従来の飽和光量はＩm1である。

【００５０】信号再生回路４８では、入力光量のＩkp点
以下をＳig1 、Ｉkp〜Ｉm1の範囲をＳig2 、Ｉm1以上を
Ｓig3 と分離し、信号処理している。標準のビデオ出力
信号（７００ｍＶp-p 、１００％）レベルをＶm とし、
光入力レベル０〜Ｉm までが信号再生回路出力で傾きが
直線に変化するようにアンプＡ4 ，Ａ5 のゲインを調整
し、Ｓig3 のレベルは、モニタで再生できるようにＶm
点より傾きを持たせて圧縮できるアンプＡ6 のゲイン設
定とする。

【００５１】以上の駆動方式と信号再生回路により、モ
ニタ上でノイズ検知レベルの高い小さな信号レベル（Ｖ
kp点以下）はＳ／Ｎの良い信号Ｑa の成分とし、ノイズ
が比較的検知しづらい大きな信号レベル（Ｖkp点以上）
は、動解像度の良い信号Ｑbの成分とすることでモニタ
再生像上でＳ／Ｎの劣化がなく、動解像度の良い信号が
得られる。 （実施例４）次に、本発明の第４の実施例について説明
する。基本的な回路構成は図１と同様であるが、この実
施例では、撮像素子部の動作方式が異なっている。本実
施例における撮像素子部の動作方式(III) を図１０に示
す。

【００５２】この方式は、光電変換時間の長い方の感光
画素の光電変換時間Ｔa を１フレーム（２フィールド）
期間とし、Ｓ／Ｎの良い信号Ｑa を得る。さらに、光電
変換時間の短い方の感光画素では光電変換時間Ｔb を１
フィールド期間とし、信号Ｑb を得る。この方式を用い
ることによって動解像度の劣化なしにＳ／Ｎを改善でき
る。

【００５３】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では、感光画素を垂直方向で
加算して、インタレース撮像方式で説明したが、全感光
画素の信号を独立に順次読出すプロブレススキャン撮像
方式にも適用することができる。光電変換時間は、長い
方も短い方も任意に設定できる。例えば、短い方の光電
変換時間を１／３０秒、長い方の光電変換時間を１／１
５秒とすることや、また短い方の光電変換時間を１／６
０秒よりも短くすることなども可能である。また、異な
った光電変換時間を３つ以上とすることで、信号レベル
に対応した動解像度の改善ができる。

【００５４】また、信号処理回路はアナログ処理方式で
説明したが、これをデジタル処理にすることで信号再生
動作が確実に実行でき、被写体に対応した動作が簡単に
行えるようになる。さらに、光電変換部にアモルファス
シリコンなどの光電変換膜をＣＣＤ上部に積層した光電
変換膜積層型ＣＣＤにも用いることができる。また、本
発明ではＦＩＴ−ＣＣＤで説明したが、ＦＩＴ−ＣＣＤ
に限らず、ＩＴ−ＣＣＤなどにも適用できる。その他、
本発明の要旨を逸脱しない範囲で、種々変形して実施す
ることができる。 （実施例５）図１１は、本発明の第５の実施例に係わる
固体撮像装置の概略構成図であり、撮像素子部と駆動回
路部及び信号処理部を示している。撮像素子部は、イン
ターライン転送型ＣＣＤ（ＩＴ−ＣＣＤ）１０を用い、
感光画素ＰＤ１１、信号電荷Ｑを転送するための垂直Ｃ
ＣＤ（Ｖ−ＣＣＤ）１２と２線方式の水平ＣＣＤ（Ｈ−
ＣＣＤ）１３、信号電荷Ｑを電圧に変換して出力するた
めのオンチップアンプＡ１４、また感光画素ＰＤ１１の
余分な信号を掃出するためのドレインＳＤ１５からな
る。

【００５５】駆動回路部は、ＣＣＤの駆動タイミング発
生回路１６とＶ−ＣＣＤ用ドライバ１７からなる。ま
た、信号処理部は、２線出力信号Ｓa ，Ｓb に対応して
利得の異なるアンプ１８と２線出力信号Ｓa ，Ｓb を１
線出力信号Ｓm にするための加算回路１９からなる。

【００５６】タイミング発生回路１６では、感光画素１
１のＰＤ1 ，ＰＤ2 に入射する光を信号電荷に変換し、
蓄積するための光電変換時間Ｔa ，Ｔb の２種類を発生
させる。このとき、光電変換時間はＴa ≦Ｔb となるよ
うに設定する。そして、ドライバ１７(17a,17b) を使っ
て感光画素１１のＰＤ1 の光電変換時間をＴa とし、Ｐ
Ｄ2 の光電変換時間をＴb に設定する。この結果として
感光画素ＰＤ1 ，ＰＤ2 で得られた信号電荷を、Ｑa ，
Ｑb とする。

【００５７】上記の信号電荷Ｑa ，Ｑb を垂直ＣＣＤ１
２を動作させ２本の水平ＣＣＤ１３(13a,13b) へ別々に
転送する。具体的には、信号電荷Ｑa を水平ＣＣＤ１３
ａに転送し、信号電荷Ｑb を水平ＣＣＤ１３ｂに転送す
る。そして、水平ＣＣＤ転送電極φＨ1 ，φＨ2 にパル
スを印加し、オンチップアンプ１４(14a,14b) へ転送し
て電圧に変換し、信号電荷Ｑa を電圧信号Ｓa 、信号電
荷Ｑb を電圧信号Ｓbとして撮像素子より出力する。

【００５８】光電変換時間が短かい信号Ｓa は、光電変
換時間の長い信号Ｓb より動いている被写体の解像度
（動解像度）が良い。しかし、光電変換時間が短かいた
め信号レベルがＳb と比較して小さくなる。そこで、信
号処理部で動解像度は良いが信号レベルが小さいＳa の
信号のアンプゲインをＧa とし、動解像度は良くないが
信号レベルが大きいＳb の信号のアンプゲインをＧb と
する。このとき、アンプゲインをＧa ≧Ｇb と設定し、
そのアンプ出力を加算回路１９を用いて１線出力信号Ｓ
m とする。この動作により、Ｓm の信号では動解像度の
良い信号が得られる。従来の電子シャッタ動作と異な
り、光電変換時間の短い信号Ｓa に光電変換時間の長い
信号Ｓb 成分を混合するためＳ／Ｎが改善できる。

【００５９】図１２に、本実施例におけるＩＴ−ＣＣＤ
の動作図を示す。ＶＢＬは同期信号の垂直ブランキング
信号、Ｐta，Ｐtbは感光画素ＰＤa ，ＰＤb の光電変換
時間を制御するためのパルス、Ｑpda ，Ｑpdb は感光画
素ＰＤa ，ＰＤb に時間的に蓄積する信号電荷量を示し
ている。

【００６０】感光画素ＰＤa の信号電荷は、まず第１フ
ィールド期間中に蓄積した信号電荷をＰtaのパルスＰ1
によって垂直ＣＣＤに読み出し、掃出ドレインＳＤに読
み出す。そして、次のＰ2 パルスまでの期間のＴa 時間
に再蓄積した信号電荷Ｑa が信号電荷となる。Ｑa の信
号電荷は、電子シャッタが動作した信号となるため、動
解像度の良い信号が得られる。

【００６１】一方、感光画素ＰＤb の信号電荷は１フィ
ールド期間中ずっと蓄積し、ＰtbのＰ3 パルスで垂直Ｃ
ＣＤへ転送する。この信号電荷Ｑb は、光電変換時間が
長く信号電荷量が大きいため、Ｓ／Ｎの良い信号が得ら
れる。そして、これらの信号電荷Ｑa ，Ｑb は、垂直Ｃ
ＣＤ及び水平ＣＣＤを経てオンチップアンプで電圧に変
換しＣＣＤより出力する。

【００６２】次に、第２フィールドも第１フィールドと
同じ動作を行い、動解像度の良い信号電荷Ｑa と信号電
荷量の大きいＱb の信号を得る。図１３に本実施例にお
ける信号処理部の動作を示す。横軸に入射光量、縦軸に
各部の信号電圧を示す。図１３（ａ）は、ＩＴ−ＣＣＤ
１０の２線出力信号の一方Ｓa の信号を示す。また、図
１３（ｂ）にもう一方のＳb の信号を示す。Ｓaの信号
は信号レベルは小さいが動解像度の良い信号が得られ
る。一方、Ｓb の信号は、動解像度は良くないが信号レ
ベルが大きいため、Ｓ／Ｎの良い信号が得られる。

【００６３】次に、Ｓa の信号をＧa 倍した信号を図１
３（ｃ）に示す。また、Ｓb の信号をＧb 倍（この時は
×１）した信号を図１３（ｄ）に示す。この２つのアン
プのゲインがＧa ＞Ｇb となっているため、Ｇa ×Ｓa
信号では、動解像度の良い信号レベルが増大している。

【００６４】そして、２つの信号（Ｇa ×Ｓa ＋Ｇb ×
Ｓb ）を加算した信号Ｓm では、動解像度の良い信号成
分Ｓa とＳ／Ｎの良い成分Ｓb により、従来の電子シャ
ッタ動作と違い、動解像度を改善してもＳ／Ｎの良い信
号が得られる。例えば、光電変換時間をＴa ：Ｔb ＝１
／１０：１とし、アンプゲインをＧa ：Ｇb ＝１０：１
とすることで、動解像度を約１０倍改善することができ
る。 （実施例６）図１４は、本発明の第６の実施例に係わる
固体撮像装置を示す概略構成図である。なお、図１１と
同一部分には同一符号を付して、ここではその説明は省
略する。

【００６５】本実施例が第５の実施例と異なる点は、タ
イミング発生回路１６にフィールドＦＩ毎にＴa とＴb
を切換えるスイッチを設けたことにある。この駆動によ
り、第１フィールドでは、感光画素ＰＤ1 で信号電荷Ｑ
a を、ＰＤ2 で信号電荷Ｑbを蓄積する。次の第２フィ
ールドでは、感光画素ＰＤ1 で信号電荷Ｑb を、ＰＤ2
で信号電荷Ｑa を蓄積する。これらの信号電荷Ｑa ，Ｑ
b を信号処理部で加算することによって、垂直方向で１
画素ずれ、さらに信号の重み付けが光電変換時間をＴa
＜Ｔb とした時、信号電荷量をＱa ＜Ｑb となるため、
垂直解像度が向上する。その他は、第５の実施例と同じ
構成で同じ動作を行う。

【００６６】図１５に、本実施例におけるＩＴ−ＣＣＤ
の動作図を示す。感光画素ＰＤ1 の信号電荷を読み出す
パルス（又は、信号電荷の蓄積時間を定めるパルス）Ｐ
Ｆ1は、光電変換時間Ｔb とＴa がフィールド毎に入れ
替っている。また、感光画素ＰＤ2 を読み出すパルスＰ
Ｆ2 は、ＰＦ1 とインターレース関係でＴa とＴb がフ
ィールド毎に入れ替わる。

【００６７】このような駆動パルスによって、感光画素
ＰＤ1 に蓄積される信号電荷Ｑfd1は、フィールド毎に
Ｑb とＱa が入れ替わる。また、感光画素ＰＤ2 の信号
電荷Ｑfd2 は、フィールド毎にＱfd1 と反対にＱa とＱ
b が入れ替わる。信号処理は、図１３と同様の処理を行
う。 （実施例７）図１６は、本発明の第７の実施例に係わる
固体撮像装置を示す概略構成図である。なお、図１１と
同一部分には同一符号を付して、ここではその説明は省
略する。

【００６８】本実施例の装置構成は、第６の実施例であ
る図１４と同じである。第６の実施例と異なる点は、第
１フィールドでは感光画素ＰＤ1 の信号電荷をＰ1 パル
スにより読み出した後、ＰＤ2 側へ転送する。そして、
感光画素ＰＤ2 の信号電荷をＰ3 パルスで読み出した時
に加算することである。

【００６９】第５及び第６の実施例では、Ｐ1 パルスで
読み出した信号電荷をＳＤ部へ排出していたが、本実施
例ではこれを信号電荷Ｑb として用いることで、さらに
Ｑbの信号電荷量を大きくできＳ／Ｎを改善できる。第
２フィールドでは、第６の実施例と同様、垂直方向に１
画素ずらして第１フィールドと同様の動作を行う。その
他は、第６の実施例と同じ動作を行う。

【００７０】図１７に、本実施例におけるＩＴ−ＣＣＤ
の動作図を示す。動作的には、第６の実施例と同じで、
第６の実施例で排出していた信号電荷ＱC を垂直ＣＣＤ
で信号電荷Ｑb'と加算してＱb の信号とすることで、Ｓ
／Ｎの良い信号電荷Ｑb が増加し、さらにＳ／Ｎの良い
信号が得られる。 （実施例８）図１８（ａ）に、本発明の第８の実施例に
おける信号処理部の構成を示す。撮像素子と駆動部に
は、第５〜第７の実施例を適用できる。

【００７１】ＣＣＤ出力信号Ｓa はＶak点をニー（kne
e）ポイントとしてＶak以上の信号増幅度を大きくする
ニー伸長回路を通す。一方、信号Ｓb はＶbk点をニーポ
イントとして、Ｖbk以上の信号増幅度を小さくするニー
圧縮回路を通す。そして、得られたそれぞれの信号Ｓak
とＳbkを加算回路で加算してＳm 信号とする。

【００７２】本実施例における入射光量に対する出力信
号の特性を、図１９（ａ）〜（ｅ）に示す。図１９
（ａ）にＣＣＤ出力信号Ｓa を示す。信号レベルは小さ
いが、動解像度の良い信号が得られる。図１９（ｂ）に
ＣＣＤ出力信号Ｓb を示す。信号Ｓa よりＳb の方が光
電変換時間が長い分だけ大きな信号レベルが得られる。
このため、Ｓ／Ｎ比の良い信号がＳb より得られる。

【００７３】次に、図１９（ｃ）に示すように、Ｓa 信
号が入射信号Ｉk より大きな入射光量の時（Ｖakレベル
以上）増幅度を大きくする。即ち、入射光量がＩk より
も大きくなった時、ニー伸長回路により増幅度を大きく
してニー伸長動作を行う。これにより、Ｋ点（Ｖak以
上）より傾きが大きくなる信号Ｓakが得られる。

【００７４】一方、図１９（ｄ）に示すように、Ｓb 信
号が入射信号ＩK より大きな入射光量の時（Ｖbkレベル
以上）増幅度を小さくする。即ち、入射光量がＩk より
も大きくなった時、ニー圧縮回路により増幅度を小さく
してニー伸長動作を行う。これにより、Ｋ点（Ｖbk以
上）より傾きが小さくなる信号Ｓbkが得られる。

【００７５】そして、２つの信号ＳakとＳbkを加算して
Ｓm 信号が得られる。Ｓm 信号は、図１９（ｅ）に示す
ように入射光量がＩk より小さい時、動解像度の良い信
号成分Ｓa を小さくし、Ｓ／Ｎの良い信号成分Ｓb を大
きくする。また、入射光量がＩk より大きい時、動解像
度の良い信号成分Ｓa を大きくし、Ｓ／Ｎの良い信号成
分Ｓb を小さくすることもできる。

【００７６】このような信号処理により、モニタ上でノ
イズが目立ちやすい小さな信号レベルではＳ／Ｎを良く
し、ノイズが比較的目立ちにくい大きな信号レベルは、
動解像度の良い信号成分Ｓa を大きくし、動解像度の改
善効果をより大きくすることができる。 （実施例９）図１８（ｂ）に、本発明の第９の実施例に
おける信号処理部の構成を示す。撮像素子と駆動部に
は、第５〜第７の実施例を適用できる。

【００７７】ＣＣＤ出力信号Ｓa はアンプによりＧ倍す
る。一方、信号Ｓb は、γ回路により入射光量が小さい
時は増幅度を大きくし、入射光量が大きい時の増幅度が
小さくなるように増幅する。そして、２つの信号（Ｇ×
Ｓa とγ×Ｓb ）を加算して１つの信号Ｓm を得る。

【００７８】本実施例における入射光量に対する出力信
号の特性を、図２０（ａ）〜（ｅ）に示す。ＣＣＤ出力
信号Ｓa とＳb は図２０（ａ）と図２０（ｂ）に示す。
これらの特性は、図１９の（ａ）（ｂ）と同じである。
図２０（ｃ）では、入力信号Ｓa をＧ倍して直線的に増
加する信号ＧＳa を示す。一方、図２０（ｄ）では、Ｓ
b の信号がγ回路により入射光量が小さい時に増幅度が
大きく、入射光量が大きくなるにしたがって増幅度が小
さくなるようなγＳb の特性が得られる。

【００７９】この２つの信号（Ｇ×Ｓa とγ×Ｓb ）を
加算して１つの信号Ｓm を得る。このＳm 信号の特性を
図２０（ｅ）に示す。本実施例では、第８の実施例と同
様にモニタ上でノイズが目立ちやすい小さな出力信号レ
ベルでは、動解像度の良い信号成分Ｓa レベルを小さく
し、Ｓ／Ｎの良い信号Ｓb 成分を大きくしている。ま
た、モニタ上でノイズが目立ちにくい大きな出力信号レ
ベルでは、動解像度の良い信号成分Ｓa レベルを大きく
し、Ｓ／Ｎの良い信号Ｓb 成分を小さくすることで、動
解像度の改善効果を高めている。その他の信号処理方式
を用いて信号Ｓa 成分とＳb 成分比を変えることでも、
同様の動解像度の改善ができる。 （実施例１０）図１８（ｃ）に、本発明の第１０の実施
例における信号処理部の構成を示す。撮像素子と駆動部
には、第５〜第７の実施例が適用できる。

【００８０】ＣＣＤ出力信号Ｓa は、ニー圧縮回路によ
りＶak以上の信号増幅度を小さくする。そして、Ｖamレ
ベルより大きくなった時にクリップ動作を行う。この回
路で得られた信号をＳakとする。そして、Ｓb 信号は高
レベルクリップ回路によりＶbmより大きな信号をクリッ
プする。その出力をＳbm信号とし、２つの信号ＳakとＳ
bmを加算した信号をＳm 信号とする。

【００８１】本実施例における入射光量に対する出力信
号の特性を、図２１（ａ）〜（ｅ）に示す。ＣＣＤ出力
信号Ｓa の特性を図２１（ａ）に示し、Ｓb の特性を図
２１（ｂ）に示す。信号Ｓb は入射光量Ｉm'より大きな
信号は飽和してしまいＶbm'でクリップした信号とな
る。このとき、クリップレベルが画素毎に大きく異なる
ため、１８（ｃ）に示した高レベルクリップ回路により
図２１（ｄ）に示すようにＶbmレベルでクリップするよ
うにする。このときの最大入射光量を、Ｉm とする。

【００８２】一方、ＣＣＤ出力信号Ｓa は光電変換時間
が短かいため、入射光量がＩm'より大きくなっても飽和
せずにＶam' まで増加する。この信号を利用して、ニー
圧縮回路により図２１（ｃ）に示すように入射光量Ｉm
より大きな信号の増幅度を小さくする。即ち、Ｋ点より
大きな信号を圧縮した動作を行う。また、Ｓakの信号も
Ｖamレベルでクリップし、画素毎の飽和のバラツキをカ
ットする。

【００８３】そして、２つの信号を加算した信号Ｓm
は、図２１（ｅ）の特性を示す。最大入射光量を従来の
Ｉm よりＮ倍大きなレベルまで信号が得られる。例え
ば、信号Ｓa の光電変換時間を１フィールドの１／１０
に設定することで、最大入射光量が約１０倍（Ｎ＝１
０）向上できる。 （実施例１１）図２２は、本発明の第１１の実施例に係
わる撮像システムの回路構成を示すブロック図である。
この実施例は、第３の実施例のような撮像システムを構
成するに際し、第５〜第７の実施例における固体撮像装
置を用いたものである。具体的には、光信号を集光する
レンズ２０、ＩＴ−ＣＣＤ１０、カメラ用同期パルス発
生回路２１、タイミング発生回路１６，ＣＣＤドライバ
１７、信号再生回路２８、プロセスアンプ２２で構成さ
れる。

【００８４】光電変換時間Ｔa ，Ｔb の制御は同期パル
ス発生回路２１からの同期パルスを受けるタイミング発
生回路１６で行い、同時にＣＣＤ１０をドライバ１７に
より駆動する。ＣＣＤ１０の出力信号Ｓai，Ｓb を信号
再生回路２８内で利得の異なるアンプ１８で増幅し、加
算回路１９により合成し、信号Ｓm として出力する。そ
して、プロセスアンプ２２にて黒レベルセット、γ補
正、ＢＬＫ処理などを行い、ビデオ出力信号を得る。

【００８５】このような構成であっても、第５〜第７の
実施例と同様な効果が得られるのは勿論のことである。
なお、本発明は上述した各実施例に限定されるものでは
ない。実施例では、撮像素子にＩＴ−ＣＣＤを用いた
が、ＩＴ−ＣＣＤに限らずＦＩＴ−ＣＣＤなどにも適用
できる。また、光電変換部にアモルファスシリコンなど
の光電変換膜をＣＣＤ上部に積層した光電変換膜積層型
ＣＣＤにも用いることができる。また、撮像素子の出力
信号を別々に取り出すために２線出力方式を用いたが、
３線出力方式でもよく、１線出力方式で時間的に分割し
て光電変換時間の異なる信号を出力してよい。

【００８６】また、実施例では感光画素での光電変換時
間の異なる信号を別々の画素で蓄積したが、同一の画素
を用いても実施できる。さらに実施例では、インターレ
ース方式で説明したが、ノンインターレース方式でも実
施できる。また、光電変換時間単位をフィールド単位と
したが、数フィールド単位でもフレーム単位、数フムー
ム単位でも任意に長い光電変換時間と短かい光電変換時
間を設定することができる。

【００８７】また、信号処理回路はアナログ処理方式で
説明したが、これをデジタル処理にすることで信号処理
方式の自由度が増大する。さらに、メモリを使用するこ
とで長い光電変換時間の信号や静止している信号を加算
することで、さらにＳ／Ｎの良い信号が得られる。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。

【００８８】

【発明の効果】以上詳述したように本発明（請求項１〜
４）によれば、低信号レベルと高信号レベルの光電変換
時間を異ならせた撮像素子の駆動と、高信号レベル以上
の信号（光電変換時間の短い信号）の増幅度を大きくす
る信号処理回路を用いることによって、動いている被写
体を撮像した時に発生する動解像度の改善がＳ／Ｎの劣
化なしに実現できる。つまり、Ｓ／Ｎの劣化を招くこと
なく動解像度を改善させることができ、高画質の再生像
が得られる固体撮像装置を実現することが可能となる。

【００８９】また、本発明（請求項５〜７）によって、
光信号の光電変換時間を異ならせた撮像素子の駆動によ
り、動解像度の良い信号と信号レベルの減少を抑えたＳ
／Ｎの良い信号を撮像素子より出力する。そして、信号
処理回路を用いて２つの信号を加算し１つの信号とす
る。この時、モニタ上でノイズが目立つ小さな信号レベ
ルでは、Ｓ／Ｎの良い信号成分を大きくする。また、ノ
イズが目立ちにくい大きな信号レベルでは、動解像度の
良い信号成分を大きくなるように加算する。この動作に
よりＳ／Ｎの劣化を抑えて動解像度を改善させることが
でき、高画質の再生像が得られる固体撮像装置を実現す
ることが可能となる。

【図面の簡単な説明】

【図１】第１の実施例に係わる固体撮像装置を示す概略
構成図。

【図２】第１の実施例における固体撮像装置の第（Ｉ）
の動作方式を示す図。

【図３】第１の実施例におけるクリップ動作を説明する
ためのもので、ＦＩＴ−ＣＣＤの画素構成とポテンシャ
ルを示す図。

【図４】第１の実施例におけるＩ−ＣＣＤ部のポテンシ
ャルφと感光画素ＰＤで光電変換した信号電荷Ｑを示す
図。

【図５】第１の実施例における信号再生回路動作による
光電変換特性（光入力に対する信号の変化を表わす特
性）を示す図。

【図６】第２の実施例における固体撮像装置の第（II）
の動作方式を示す図。

【図７】第２の実施例におけるクリップ動作を説明する
ためのもので、ＦＩＴ−ＣＣＤの画素構成とポテンシャ
ルを示す図。

【図８】第３の実施例に係わる撮像システムの回路構成
を示すブロック図。

【図９】第３の実施例における信号再生回路の入力信号
ＳigOSと出力信号ＳigM の光電変換特性を示す図。

【図１０】第４の実施例における固体撮像装置の第(II
I) の動作方式を示す図。

【図１１】第５の実施例に係わる固体撮像装置を示す概
略構成図。

【図１２】第５の実施例におけるＩＴ−ＣＣＤの動作図
を示す図。

【図１３】第５の実施例における信号処理部の動作を示
す図。

【図１４】第６の実施例に係わる固体撮像装置を示す概
略構成図。

【図１５】第６の実施例におけるＩＴ−ＣＣＤの動作図
を示す図。

【図１６】第７の実施例に係わる固体撮像装置を示す概
略構成図。

【図１７】第７の実施例におけるＩＴ−ＣＣＤの動作図
を示す図。

【図１８】第８〜第１０の実施例における信号処理部の
構成を示す図。

【図１９】第８の実施例における入射光量に対する出力
信号の特性を示す図。

【図２０】第９の実施例における入射光量に対する出力
信号の特性を示す図。

【図２１】第１０の実施例における入射光量に対する出
力信号の特性を示す図。

【図２２】第１１の実施例に係わる撮像システムの回路
構成を示すブロック図。

【符号の説明】

ＰＤ…感光画素 Ｉ−ＣＣＤ…垂直信号電荷転送部 Ｈ−ＣＣＤ…水平信号電荷転送部 Ｍ…１フィールド期間のメモリ部 ＩＤ…信号排出用ドレイン ＢＧ…分離ゲート Ａ…オンチップアンプ Ｒ…リセットトランジスタ Ａ1 ，Ａ2 …アンプ Ｓ1 ，Ｓ2 …スイッチ Ｃ…コンパレータ Ｎ…インバータ Ｗ．ＣＬＩＰ…ホワイトクリップ回路 １０…インターライン転送型ＣＣＤ（ＩＴ−ＣＣＤ） １１…感光画素ＰＤ １２…垂直ＣＣＤ（Ｖ−ＣＣＤ） １３…水平ＣＣＤ（Ｈ−ＣＣＤ） １４…オンチップアンプ １５…ドレインＳＤ １６…駆動タイミング発生回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】半導体基板上に複数の感光画素を配列して
   なる固体撮像素子と、この固体撮像素子を駆動すると共
   に該素子の感光画素の光電変換時間を制御する駆動回路
   と、この駆動回路により複数の光電変換時間を有する信
   号を得て、光電変換時間の長い第１の信号に対して所定
   レベル以上をクリップすると共に、このクリップした信
   号と光電変換時間の短い第２の信号を加算する手段と、
   該手段により加算した信号を増幅して出力する際に、第
   ２の信号に対する増幅率を第１の信号に対する増幅率よ
   り大きく設定した信号処理回路とを具備してなることを
   特徴とする固体撮像装置。
2. 【請求項２】半導体基板上に複数の感光画素を配列して
   なる固体撮像素子と、この固体撮像素子を駆動すると共
   に該素子の感光画素の光電変換時間を制御する駆動回路
   と、この駆動回路により複数の光電変換時間を有する信
   号を得て、光電変換時間の長い第１の信号に対して所定
   レベル以上をクリップすると共に、このクリップした信
   号と光電変換時間の短い第２の信号を加算する手段と、
   該手段により加算した信号を増幅して出力する際に、第
   ２の信号に対する増幅率を複数に分けて異ならせ、少な
   くとも一部を第１の信号に対する増幅率よりも大きく
   し、かつ加算した信号レベルの増大に伴い増幅率が順次
   小さくなるよう設定した信号処理回路とを具備してなる
   ことを特徴とする固体撮像装置。
3. 【請求項３】前記固体撮像素子は複数フィールド周期で
   動作し、前記感光画素の光電変換時間の制御はフィール
   ド単位で光電変換時間の長い信号と光電変換時間の短い
   信号を交互に出力するものであることを特徴とする請求
   項１又は２に記載の固体撮像装置。
4. 【請求項４】請求項１又は２に記載の固体撮像装置と、
   前記固体撮像素子及び駆動回路に同期パルスを与える同
   期パルス発生回路と、前記固体撮像素子の受光部に被写
   体の像を結像するレンズと、前記同期パルス発生回路か
   らの同期パルスに応じて動作し、前記信号処理回路の出
   力信号を元にビデオ信号を作成するプロセスアンプとを
   具備してなることを特徴とする撮像システム。
5. 【請求項５】半導体基板上に複数の感光画素を配列して
   なる固体撮像素子と、この固体撮像素子を駆動すると共
   に該素子の感光画素の光電変換時間を制御する駆動回路
   と、この駆動回路により複数の光電変換時間を有する信
   号を得て、光電変換時間の長い第１の信号と光電変換時
   間の短い第２の信号を別々に出力する手段と、第２の信
   号に対する増幅率を第１の信号に対する増幅率より大き
   く設定して各々の信号を増幅し、増幅した信号を加算し
   て１つの信号にする信号処理回路とを具備してなること
   を特徴とする固体撮像装置。
6. 【請求項６】半導体基板上に複数の感光画素を配列して
   なる固体撮像素子と、この固体撮像素子を駆動すると共
   に、垂直方向に隣接する画素の一方の光電変換時間をＴ
   b 、他方の光電変換時間をＴa ＋Ｔc （＝Ｔb ）に設定
   し、かつフィールド毎に各々の画素で光電変換時間をＴ
   b とＴａ＋Ｔc に交互に切り替える駆動回路と、光電変
   換時間Ｔb で得られる信号Ｑb 及び光電変換時間Ｔc で
   得られる信号Ｑc を加算した信号Ｑb ＋Ｑc と光電変換
   時間Ｔa で得られる信号Ｑa とを別々に出力する手段
   と、信号Ｑa に対する増幅率を信号Ｑb ＋Ｑc に対する
   増幅率より大きく設定して各々の信号を増幅し、増幅し
   た信号を加算して１つの信号にする信号処理回路とを具
   備してなることを特徴とする固体撮像装置。
7. 【請求項７】請求項５又は６に記載の固体撮像装置と、
   前記固体撮像素子及び駆動回路に同期パルスを与える同
   期パルス発生回路と、前記固体撮像素子の受光部に被写
   体の像を結像するレンズと、前記同期パルス発生回路か
   らの同期パルスに応じて動作し、前記信号処理回路の出
   力信号を元にビデオ信号を作成するプロセスアンプとを
   具備してなることを特徴とする撮像システム。