JPH0789575B2 - 半導体チップ搭載用プリント配線板 - Google Patents
半導体チップ搭載用プリント配線板Info
- Publication number
- JPH0789575B2 JPH0789575B2 JP61285659A JP28565986A JPH0789575B2 JP H0789575 B2 JPH0789575 B2 JP H0789575B2 JP 61285659 A JP61285659 A JP 61285659A JP 28565986 A JP28565986 A JP 28565986A JP H0789575 B2 JPH0789575 B2 JP H0789575B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- coating film
- semiconductor chip
- flow stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体チップを搭載し、その回りを樹脂材料
で封止する構造の半導体装置に用いるプリント配線板に
関し、特に半導体チップ封止のための樹脂流れ止め枠を
有したプリント配線板に関するものである。
で封止する構造の半導体装置に用いるプリント配線板に
関し、特に半導体チップ封止のための樹脂流れ止め枠を
有したプリント配線板に関するものである。
（従来の技術） プリント配線板に半導体チップを搭載する際、半導体チ
ップを回路パターンと導電接続後、半導体チップを液状
の熱硬化性樹脂で覆い、その後加熱硬化して樹脂封止す
ることが一般的に行なわれている。そのため、この用途
に用いられるプリント配線板には、封止樹脂が不必要な
箇所に広がることの防止と、封止樹脂の高さを十分確保
することによる封止の信頼性の向上を目的として、しば
しば半導体チップを搭載すべき部分の周囲に樹脂流れ止
め枠を設けている。
ップを回路パターンと導電接続後、半導体チップを液状
の熱硬化性樹脂で覆い、その後加熱硬化して樹脂封止す
ることが一般的に行なわれている。そのため、この用途
に用いられるプリント配線板には、封止樹脂が不必要な
箇所に広がることの防止と、封止樹脂の高さを十分確保
することによる封止の信頼性の向上を目的として、しば
しば半導体チップを搭載すべき部分の周囲に樹脂流れ止
め枠を設けている。
この枠の形成方法としては、単純には特開昭59−105342
号公報のようにあらかじめ所定の枠形状に成形した枠状
成形体を接着剤を用いて所定の位置に貼り付ければよ
い。しかし、この方法では枠状成形体の形成、貼付の位
置決め、接着など、工程が非常に煩雑であり製品価格的
にも好ましくない。そこで、簡便に流れ止め枠を形成す
る方法として、実公昭49−43873号公報のように、スク
リーン印刷法等を用いて絶縁性樹脂を枠状に塗布、硬化
する方法がある。そして、この方法をさらに改善した方
法が、実開昭55−25381号公報のように、樹脂流れ止め
枠を独立の工程として形成するのではなく、通常用いる
ソルダーレジストを樹脂流れ止め枠として用いる方法で
ある。
号公報のようにあらかじめ所定の枠形状に成形した枠状
成形体を接着剤を用いて所定の位置に貼り付ければよ
い。しかし、この方法では枠状成形体の形成、貼付の位
置決め、接着など、工程が非常に煩雑であり製品価格的
にも好ましくない。そこで、簡便に流れ止め枠を形成す
る方法として、実公昭49−43873号公報のように、スク
リーン印刷法等を用いて絶縁性樹脂を枠状に塗布、硬化
する方法がある。そして、この方法をさらに改善した方
法が、実開昭55−25381号公報のように、樹脂流れ止め
枠を独立の工程として形成するのではなく、通常用いる
ソルダーレジストを樹脂流れ止め枠として用いる方法で
ある。
ところが、スクリーン印刷法を用いた場合、通常の方法
では１回の印刷で形成できる印刷体の厚みには限界があ
り、場合によっては何回もの印刷、乾燥を繰り返さなけ
れば必要な枠高さが得られない場合がある。その場合、
厚膜配線基板にあっては、特開昭59−117253号公報のよ
うに各厚膜素子の形成工程時に同時に、各厚膜素子と同
一材料の厚膜パターンを積層して膜厚を厚くする方法も
ある。
では１回の印刷で形成できる印刷体の厚みには限界があ
り、場合によっては何回もの印刷、乾燥を繰り返さなけ
れば必要な枠高さが得られない場合がある。その場合、
厚膜配線基板にあっては、特開昭59−117253号公報のよ
うに各厚膜素子の形成工程時に同時に、各厚膜素子と同
一材料の厚膜パターンを積層して膜厚を厚くする方法も
ある。
しかし、特開昭59−117253号公報等において提案されて
いる発明は、あくまでも各厚膜素子と同一材料を使いダ
ム形成の工程を増加させないことが前提となっており、
しかも厚膜材料の電気的特性は問題にしておらず、単に
必要な膜厚を確保することだけが目的となっている。ま
た、このダムの形成目的は、半導体チップ封止樹脂の厚
膜抵抗体部への侵入を防止することであり、半導体チッ
プの樹脂封止を確実にすることを目的としたものではな
い。
いる発明は、あくまでも各厚膜素子と同一材料を使いダ
ム形成の工程を増加させないことが前提となっており、
しかも厚膜材料の電気的特性は問題にしておらず、単に
必要な膜厚を確保することだけが目的となっている。ま
た、このダムの形成目的は、半導体チップ封止樹脂の厚
膜抵抗体部への侵入を防止することであり、半導体チッ
プの樹脂封止を確実にすることを目的としたものではな
い。
それよりも重要なことは、以上の各従来技術において
は、樹脂封止の他の部分への流れを確実に防止すること
にしか意を用いていないものであり、樹脂流れ止め枠に
電気的な機能を付加することによってこの種の封止樹脂
流れ止め枠の機能を高めることについては、何等考慮し
ていないことである。
は、樹脂封止の他の部分への流れを確実に防止すること
にしか意を用いていないものであり、樹脂流れ止め枠に
電気的な機能を付加することによってこの種の封止樹脂
流れ止め枠の機能を高めることについては、何等考慮し
ていないことである。
（発明が解決しようとする問題点） 本発明は、以上のような実状に鑑みてなされたものであ
り、その解決しようとする問題点は、従来の封止樹脂流
れ止め枠が、樹脂の流出を単に物理的に防止しているだ
けで、電気回路的には何ら寄与していないこである。
り、その解決しようとする問題点は、従来の封止樹脂流
れ止め枠が、樹脂の流出を単に物理的に防止しているだ
けで、電気回路的には何ら寄与していないこである。
そして、本発明の目的とするところは、この種の半導体
チップ搭載用プリント配線板における封止樹脂流れ止め
枠に導電性を付与して、これを回路の一部として利用す
ることであり、このことによってより一層配線の高密度
化、或いは基板の小型化をした半導体チップ搭載用プリ
ント配線板を提供することにある。
チップ搭載用プリント配線板における封止樹脂流れ止め
枠に導電性を付与して、これを回路の一部として利用す
ることであり、このことによってより一層配線の高密度
化、或いは基板の小型化をした半導体チップ搭載用プリ
ント配線板を提供することにある。
（問題点を解決するための手段） 以上の問題点を解決するために、本発明が採った手段
は、実施例に対応する第１図〜第３図を参考にして説明
すると、 「半導体チップ（２）をプリント配線板上に搭載し、該
半導体チップ（２）を連続して囲んで設けた樹脂流れ止
め枠（10）内に封止樹脂（６）を滴下流動させて封止す
る半導体装置において、 樹脂流れ止め枠（10）が抵抗体となる導電性塗膜（１）
で形成され、かつ、絶縁基板（７）上の回路パターン
（３）間を導電性体塗膜（１）で導通接続したことを特
徴とする半導体チップ搭載用プリント配線板」である。
は、実施例に対応する第１図〜第３図を参考にして説明
すると、 「半導体チップ（２）をプリント配線板上に搭載し、該
半導体チップ（２）を連続して囲んで設けた樹脂流れ止
め枠（10）内に封止樹脂（６）を滴下流動させて封止す
る半導体装置において、 樹脂流れ止め枠（10）が抵抗体となる導電性塗膜（１）
で形成され、かつ、絶縁基板（７）上の回路パターン
（３）間を導電性体塗膜（１）で導通接続したことを特
徴とする半導体チップ搭載用プリント配線板」である。
この構成を図面に従って詳細に説明すると、第１図〜第
３図に示すように、回路パターン（３）上に直接導電性
塗膜（１）を連続した枠状に形成して樹脂流れ止め枠
（10）とし、この樹脂流れ止め枠（10）によって、その
本来の樹脂流れ止めを行なうとともに、各回路パターン
（３）間に導電性を付与したものである。
３図に示すように、回路パターン（３）上に直接導電性
塗膜（１）を連続した枠状に形成して樹脂流れ止め枠
（10）とし、この樹脂流れ止め枠（10）によって、その
本来の樹脂流れ止めを行なうとともに、各回路パターン
（３）間に導電性を付与したものである。
なお、この半導体チップ搭載用プリント配線板は、第４
図〜第６図に示したように、回路パターン（３）上に絶
縁性塗膜（８）と導電性塗膜（１）を積層することによ
り連続した樹脂流れ止め枠（10）を形成するとともに、
絶縁性塗膜（８）に形成した開口（イ）及び（ロ）を通
して導電性塗膜（１）を回路パターン（３）上に接続し
て部分的な導電性を付与することもできるものである。
また、第７図は、特に厚膜配線基板に本発明を適用する
場合で、各厚膜素子を形成するのと同時に樹脂流れ止め
枠（10）を形成するものであり、この場合の樹脂流れ止
め枠（10）においては、絶縁基板（７）上側の少なくと
も一層が導電性塗膜（１）で形成されている多層塗膜で
あるものである。
図〜第６図に示したように、回路パターン（３）上に絶
縁性塗膜（８）と導電性塗膜（１）を積層することによ
り連続した樹脂流れ止め枠（10）を形成するとともに、
絶縁性塗膜（８）に形成した開口（イ）及び（ロ）を通
して導電性塗膜（１）を回路パターン（３）上に接続し
て部分的な導電性を付与することもできるものである。
また、第７図は、特に厚膜配線基板に本発明を適用する
場合で、各厚膜素子を形成するのと同時に樹脂流れ止め
枠（10）を形成するものであり、この場合の樹脂流れ止
め枠（10）においては、絶縁基板（７）上側の少なくと
も一層が導電性塗膜（１）で形成されている多層塗膜で
あるものである。
（発明の作用） 本発明が以上のような手段を採ることによって以下のよ
うな作用がある。
うな作用がある。
本発明に係る半導体チップ搭載用プリント配線板におい
ては、第１図〜第３図に示すように、回路パターン上に
直接連続した枠状に形成した導電性塗膜の材料として、
印刷抵抗体用ペーストを用いれば、各回路パターン間に
抵抗器を実装した場合と同等になり、抵抗体付プリント
配線板となる。このときの導電性体塗膜（１）からなる
樹脂流れ止め枠（10）の形成方法は、スクリーン印刷法
を用いても良いし、さらに大きな膜厚を得る必要がある
場合には定量塗出装置を用いた描画法を用いても良い。
また、特に回路上各回路パターン間に抵抗体を設ける必
要がない場合でも、半導体の作動を妨げない程十分大き
な抵抗値をもつ低抗体を回路パターン間に設けた場合に
は、この低抗体が静電気等による半導体の破壊や誤動作
を防止する保護回路となる。
ては、第１図〜第３図に示すように、回路パターン上に
直接連続した枠状に形成した導電性塗膜の材料として、
印刷抵抗体用ペーストを用いれば、各回路パターン間に
抵抗器を実装した場合と同等になり、抵抗体付プリント
配線板となる。このときの導電性体塗膜（１）からなる
樹脂流れ止め枠（10）の形成方法は、スクリーン印刷法
を用いても良いし、さらに大きな膜厚を得る必要がある
場合には定量塗出装置を用いた描画法を用いても良い。
また、特に回路上各回路パターン間に抵抗体を設ける必
要がない場合でも、半導体の作動を妨げない程十分大き
な抵抗値をもつ低抗体を回路パターン間に設けた場合に
は、この低抗体が静電気等による半導体の破壊や誤動作
を防止する保護回路となる。
また、この半導体性チップ搭載用プリント配線板におい
ては、第４図〜第６図に示すように、回路パターン上に
絶縁性塗膜と導電性塗膜を積層して連続した枠状に形成
すれば、樹脂流れ止め枠（10）が厚膜多層回路における
ジャンパー線となる。もちろん、この部分は、導電性塗
膜の導電性により低抗体にもなることは言うまでもな
い。
ては、第４図〜第６図に示すように、回路パターン上に
絶縁性塗膜と導電性塗膜を積層して連続した枠状に形成
すれば、樹脂流れ止め枠（10）が厚膜多層回路における
ジャンパー線となる。もちろん、この部分は、導電性塗
膜の導電性により低抗体にもなることは言うまでもな
い。
さらに、第７図に示すように、厚膜配線基板に本発明を
適用すれば、上述した抵抗体、或いはジャンパー線とし
ての機能は、厚膜素子の形成過程で樹脂流れ止め枠（1
0）に付与され、該樹脂流れ止め枠（10）を形成するの
に別の工程を付与する必要がない。さらに厚膜基板にお
いては、塗膜が多層になるのが一般的であり、通常のス
クリーン印刷法を用いても樹脂流れ止め枠（10）として
十分な膜厚となる。
適用すれば、上述した抵抗体、或いはジャンパー線とし
ての機能は、厚膜素子の形成過程で樹脂流れ止め枠（1
0）に付与され、該樹脂流れ止め枠（10）を形成するの
に別の工程を付与する必要がない。さらに厚膜基板にお
いては、塗膜が多層になるのが一般的であり、通常のス
クリーン印刷法を用いても樹脂流れ止め枠（10）として
十分な膜厚となる。
以上のように本発明によれば、樹脂流れ止め枠（10）が
単に樹脂の流れ止めの機能だけでなく、抵抗体、ジャン
パー線としても機能する。
単に樹脂の流れ止めの機能だけでなく、抵抗体、ジャン
パー線としても機能する。
次に、本発明を実施例について説明する。
（実施例） 実施例１ 第１図〜第３図に示す実施例では、エッチング法により
35μｍ銅箔にて回路パターン（３）を形成した後、その
表面にニッケル５μｍ、金0.5μｍの電気めっきを施
し、さらにその上に導電塗膜（１）として、スクリーン
印刷法によりシート抵抗値1MΩ／□の樹脂系カーボンペ
ーストを連続した枠状に印刷塗布し、加熱硬化した。こ
の樹脂系カーボンペーストは半導体の保護抵抗としての
機能を目的としたものであり、その導電性の最適値は半
導体チップの特性によって決まるものである。
35μｍ銅箔にて回路パターン（３）を形成した後、その
表面にニッケル５μｍ、金0.5μｍの電気めっきを施
し、さらにその上に導電塗膜（１）として、スクリーン
印刷法によりシート抵抗値1MΩ／□の樹脂系カーボンペ
ーストを連続した枠状に印刷塗布し、加熱硬化した。こ
の樹脂系カーボンペーストは半導体の保護抵抗としての
機能を目的としたものであり、その導電性の最適値は半
導体チップの特性によって決まるものである。
実施例２ 第４図〜第６図に示す実施例では、実施例１と同様にし
て回路パターン（３）の形成を行った後、ジャンパー線
（２）での導通接続を必要とする回路パターン（３）上
の２点（イ）、（ロ）の部分と、半導体チップを搭載す
べき部分の両者を除いた部分に、通常用いられているエ
ポキシ系ソルダーレジストを用いて、絶縁性塗膜（８）
を形成した。さらに、その枠より若干大きめの枠形状に
導電性塗膜（１）として、樹脂系銀ペーストを印刷塗布
後、加熱硬化した。このとき、該樹脂系銀ペーストはジ
ャンパー線としての機能を目的としたものである。
て回路パターン（３）の形成を行った後、ジャンパー線
（２）での導通接続を必要とする回路パターン（３）上
の２点（イ）、（ロ）の部分と、半導体チップを搭載す
べき部分の両者を除いた部分に、通常用いられているエ
ポキシ系ソルダーレジストを用いて、絶縁性塗膜（８）
を形成した。さらに、その枠より若干大きめの枠形状に
導電性塗膜（１）として、樹脂系銀ペーストを印刷塗布
後、加熱硬化した。このとき、該樹脂系銀ペーストはジ
ャンパー線としての機能を目的としたものである。
実施例３ 第７図に示す実施例では、実施例１及び２と同様にして
回路パターン（３）の形成を行った後、実施例２と同様
に絶縁性塗膜（８）を形成し、次に印刷抵抗体用の銀電
極を形成するのと同時に銀塗膜（９）を形成する。さら
に、印刷抵抗体形成時にカーボン塗膜（9a）を、印刷抵
抗体の保護膜形成時に再度絶縁性塗膜（8a）を形成す
る。これらの塗膜形成にはすべてスクリーン印刷法を用
いた。また、銀塗膜（９）は実施例２、と同様にジャン
パー回路として機能している。そして樹脂流れ止め枠と
しては、十分な厚みを確保でき特に枠形成のために付与
する工程は不要であった。
回路パターン（３）の形成を行った後、実施例２と同様
に絶縁性塗膜（８）を形成し、次に印刷抵抗体用の銀電
極を形成するのと同時に銀塗膜（９）を形成する。さら
に、印刷抵抗体形成時にカーボン塗膜（9a）を、印刷抵
抗体の保護膜形成時に再度絶縁性塗膜（8a）を形成す
る。これらの塗膜形成にはすべてスクリーン印刷法を用
いた。また、銀塗膜（９）は実施例２、と同様にジャン
パー回路として機能している。そして樹脂流れ止め枠と
しては、十分な厚みを確保でき特に枠形成のために付与
する工程は不要であった。
（発明の効果） 以上説明したように、各発明に係る半導体チップ搭載用
プリント配線板によれば、樹脂流れ止め枠が回路パター
ンの一部として使用でき、そして、導電塗膜の材料と形
状に適当なものを選ぶことにより、半導体チップの静電
気破壊防止処理、印刷抵抗体、ジャンパー線等の様々な
機能を付加することができ、プリント配線板の表面の効
率的な利用が可能となる。このことは、プリント配線板
の高密度化と小型化に大きく寄与するものであり、電子
機器の軽薄短小化の要求をよく満たすプリント配線板の
提供が可能となる。
プリント配線板によれば、樹脂流れ止め枠が回路パター
ンの一部として使用でき、そして、導電塗膜の材料と形
状に適当なものを選ぶことにより、半導体チップの静電
気破壊防止処理、印刷抵抗体、ジャンパー線等の様々な
機能を付加することができ、プリント配線板の表面の効
率的な利用が可能となる。このことは、プリント配線板
の高密度化と小型化に大きく寄与するものであり、電子
機器の軽薄短小化の要求をよく満たすプリント配線板の
提供が可能となる。
また、本発明を厚膜配線基板に用いれば、スクリーン印
刷法で各素子を基板上に形成していく過程で、同一材料
を用いて同時に樹脂流れ止め枠の形成が可能となり、樹
脂流れ止め枠形成を別の工程として加える必要がなく、
その分安価に回路機能を有する樹脂流れ止め枠付きの半
導体チップ搭載用プリント配線板の提供が可能となる。
刷法で各素子を基板上に形成していく過程で、同一材料
を用いて同時に樹脂流れ止め枠の形成が可能となり、樹
脂流れ止め枠形成を別の工程として加える必要がなく、
その分安価に回路機能を有する樹脂流れ止め枠付きの半
導体チップ搭載用プリント配線板の提供が可能となる。
第１図〜第３図には本発明に係る半導体チップ搭載用プ
リント配線板が示してあり、第１図は当該半導体チップ
搭載用プリント配線板の平面図、第２図及び第３図のそ
れぞれは第１図のＸ−Ｘ及びＹ−Ｙ線に沿って見た断面
図である。 また、第４図〜第６図は他の実施例に係る半導体チップ
搭載用プリント配線板が示してあり、第４図は当該半導
体チップ搭載用プリント配線板の平面図、第５図及び第
６図のそれぞれは第４図のＸ−Ｘ及びＹ−Ｙ線に沿って
見た断面図である。 さらに、第７図はさらに他の実施例に係る半導体チップ
搭載用プリント配線板の断面図である。 符号の説明 10……樹脂流れ止め枠、１……導電性塗膜、２……半導
体チップ、３……回路パターン、４……ボンディングワ
イヤ、５……ダイパッド、６……封止樹脂、７……絶縁
基板、８……絶縁性塗膜、９……銀塗膜、9a……カーボ
ン塗膜、8a……絶縁性塗膜、（イ）、（ロ）……回路パ
ターン上へ導通接続すべき部分。
リント配線板が示してあり、第１図は当該半導体チップ
搭載用プリント配線板の平面図、第２図及び第３図のそ
れぞれは第１図のＸ−Ｘ及びＹ−Ｙ線に沿って見た断面
図である。 また、第４図〜第６図は他の実施例に係る半導体チップ
搭載用プリント配線板が示してあり、第４図は当該半導
体チップ搭載用プリント配線板の平面図、第５図及び第
６図のそれぞれは第４図のＸ−Ｘ及びＹ−Ｙ線に沿って
見た断面図である。 さらに、第７図はさらに他の実施例に係る半導体チップ
搭載用プリント配線板の断面図である。 符号の説明 10……樹脂流れ止め枠、１……導電性塗膜、２……半導
体チップ、３……回路パターン、４……ボンディングワ
イヤ、５……ダイパッド、６……封止樹脂、７……絶縁
基板、８……絶縁性塗膜、９……銀塗膜、9a……カーボ
ン塗膜、8a……絶縁性塗膜、（イ）、（ロ）……回路パ
ターン上へ導通接続すべき部分。
Claims (2)
- 【請求項１】半導体チップをプリント配線板上に搭載
し、該半導体チップを連続して囲んで設けた樹脂流れ止
め枠内に封止樹脂を滴下流動させて封止する半導体装置
において、 前記樹脂流れ止め枠が低抗体となる導電性塗膜で形成さ
れ、かつ、絶縁基板上の回路パターン間を前記導電性体
塗膜で導通接続したことを特徴とする半導体チップ搭載
用プリント配線板。 - 【請求項２】前記樹脂流れ止め枠は、前記絶縁基板上側
の少なくとも一層を導電性塗膜で形成した多層塗膜であ
ることを特徴とする特許請求の範囲第１項記載の半導体
チップ搭載用プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61285659A JPH0789575B2 (ja) | 1986-11-28 | 1986-11-28 | 半導体チップ搭載用プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61285659A JPH0789575B2 (ja) | 1986-11-28 | 1986-11-28 | 半導体チップ搭載用プリント配線板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154476A Division JPH065697B2 (ja) | 1992-05-21 | 1992-05-21 | 半導体チップ搭載用プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63137460A JPS63137460A (ja) | 1988-06-09 |
| JPH0789575B2 true JPH0789575B2 (ja) | 1995-09-27 |
Family
ID=17694397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61285659A Expired - Lifetime JPH0789575B2 (ja) | 1986-11-28 | 1986-11-28 | 半導体チップ搭載用プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789575B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10024336A1 (de) * | 2000-05-17 | 2001-11-22 | Heidenhain Gmbh Dr Johannes | Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung |
| WO2019111396A1 (ja) * | 2017-12-07 | 2019-06-13 | オリンパス株式会社 | 処置具の製造方法、及び処置具 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037366A (ja) * | 1973-08-06 | 1975-04-08 | ||
| JPS53102375U (ja) * | 1977-01-21 | 1978-08-18 |
-
1986
- 1986-11-28 JP JP61285659A patent/JPH0789575B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63137460A (ja) | 1988-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6297964B1 (en) | Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| CN1232293A (zh) | 安装电子部件的结构和方法 | |
| JPH0789575B2 (ja) | 半導体チップ搭載用プリント配線板 | |
| JP3951462B2 (ja) | 電子部品実装体及びその製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH065697B2 (ja) | 半導体チップ搭載用プリント配線板 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JPS5817646A (ja) | 半導体装置の製造方法 | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH079969B2 (ja) | 高出力用混成集積回路装置 | |
| JP2700257B2 (ja) | 配線基板付きリードフレームとその製造方法 | |
| JP2914679B2 (ja) | 混成集積回路装置 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH0294535A (ja) | 混成集積回路 | |
| JPS6334316Y2 (ja) | ||
| JPH04290252A (ja) | 混成集積回路 | |
| JPS59143336A (ja) | Ｉｃチツプのパツケ−ジ方法 | |
| JPH0487361A (ja) | 混成集積回路装置 | |
| JP2599290Y2 (ja) | ハイブリッドｉｃ | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 |