JPH0789576B2 - ヒートシンク機能を有する集積回路用パッケージ及びその製造方法 - Google Patents

ヒートシンク機能を有する集積回路用パッケージ及びその製造方法

Info

Publication number
JPH0789576B2
JPH0789576B2 JP60121355A JP12135585A JPH0789576B2 JP H0789576 B2 JPH0789576 B2 JP H0789576B2 JP 60121355 A JP60121355 A JP 60121355A JP 12135585 A JP12135585 A JP 12135585A JP H0789576 B2 JPH0789576 B2 JP H0789576B2
Authority
JP
Japan
Prior art keywords
integrated circuit
package
die
lead frame
epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60121355A
Other languages
English (en)
Other versions
JPS614254A (ja
Inventor
フレデリツク・キユー・ジヨンソン
Original Assignee
アドバンスト・マイクロ・デバイシズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・デバイシズ・インコーポレイテッド filed Critical アドバンスト・マイクロ・デバイシズ・インコーポレイテッド
Publication of JPS614254A publication Critical patent/JPS614254A/ja
Publication of JPH0789576B2 publication Critical patent/JPH0789576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/13—Containers comprising a conductive base serving as an interconnection
    • H10W76/134—Containers comprising a conductive base serving as an interconnection having other interconnections parallel to the conductive base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、集積回路パッケージ及びその製造方法に関
し、特に集積化回路の作動に伴いパッケージ内で発生す
る熱を急速に除去し得るようなヒートシンク手段を備え
る単純な多層パッケージ及びその製造方法に関する。
〈従来の技術〉 本発明に関連する公知技術としては米国特許第4,338,62
1号明細書に記載されたものがある。この米国特許に於
ては、ハーメチックシールされたICパッケージが、冷却
を促進するためのフィンを有する熱伝導性のセラミック
からなる下側部材の窪みに貼着され、入出力ピンを備え
る熱伝導性セラミックからなる上側部材が前記下側部材
に密着されている。内部接続線はワイアボンドによりダ
イに接続され、金属被膜連絡線により入出力ピンに接続
されている。金属製のシールリングが二つのセラミック
部材の間に挾設されている。前記特許明細書には、上記
以外の公知技術についても記載されている。また、前記
特許明細書に記載された技術は、多数の製造工程を有す
る特殊なカスタム設計用に用いられるパッケージに関す
るものである。
本発明に基づくパッケージは、外面的には、セラミック
製または合成樹脂製のデュアルインライン（DIP）型或
いはVLSIまたはゲートアレーとして用いられるキャステ
レイテッド（castellated）パッケージをなし、かつヒ
ートシンク手段を有する単純な構造を有するものであ
る。このパッケージは、通常のリードフレームを用い、
特別な構成を付加することなく、従来のものに比べて熱
放散の点で極めて優れた特性を有している。
本発明によれば、外部に露出した高い熱伝導性を有する
ベースにダイを直接的に取付け得るような半導体IC用パ
ッケージが提供される。このパッケージは、デュアルイ
ンライン型、フラットパック型、即ちパッケージから平
坦なリード線が突出する形式のパッケージ、或いはクア
ッド型と呼ばれるパッケージ等様々な形状を有するもの
であって良い。また、従来技術に基づくリードフレー
ム、ベース及びキャップをそのまま使用することができ
る。
本発明の或る実施例によれば、、セラミック製のデュア
ルインラインパッケージのベースに対応するような金属
または高い熱伝導性を有する材料からなるベースが用い
られる。フラットパックに用いられるものと同様なリー
ドフレームが、通常電気的に絶縁性である積層プレプレ
グ材またはガラスエポキシプリフォームを用いることに
よりベースに接着される。次いでICダイがエポキシまた
は銀充填ガラス粉を含むダイ接着ペースト等の熱伝導性
手段によりベースに取付けられ、ダイの接続パッドとリ
ードフレームのポストとの間の相互接続をワイアボンド
等の手段により行う。電気的に絶縁性或いは伝導性の材
料からなるカバー手段としてのキャップが、素子の電気
的動作に対して干渉しないようにパッケージの上面にエ
ポキシ樹脂又はポリイミド樹脂からなる接着剤によって
接着される。このようにして、パッケージは、所要のリ
ード形成過程を行い得るように十分機械的に強固なもの
となる。
本発明に基づくパッケージによれば、標準的なDIPの外
面的形状を変更することなく、従って、従来形式の製造
及び組立装置をそのまま用いることにより、DIPパッケ
ージを標準的な向きで、しかも互いに密接して基板上に
組付け得るようにして、内部のICから発生する熱を好適
に放散することができる。
〈実施例〉 第１図には、外面的には従来形式のDIPパッケージと同
様であるが、遥さに改善された熱放散能力を有する本発
明に基づくヒートシンク手段を有するパッケージ10が示
されている。少なくとも0.25cal/sec cm℃の熱伝導率を
有する銅、アルミニウム、それらの合金或いはベリリア
（BeO）等からなる高熱伝導性の材料からなる四角形の
ベース11は、標準的なDIPパッケージと概ね同一の外形
寸法を有している。標準的なパッケージは、その基体か
ら突出する入出力端子、即ち平坦なリード線の数（例え
ば16、20或いは24本）応じて寸法が異なっている。同一
の数のリード線を有するものであっても、その寸法が若
干異なる場合がある。例えば、20本のリード線を有する
パッケージは、長さが22mm〜26mm、幅が6mm〜8mm、高さ
が6.9mm〜7.5mmの範囲内にある。これらの寸法は、第１
図に於て、Ｌ、Ｗ及びＨにより示した。
例えば、カリフォルニア州ガーディナ（Gardena）のAbl
estick LaboratoryによりAblefilm＃561Kまたは＃550K
という商品名で市販されているエポキシガラスプレプレ
グ材等の電気的に絶縁性の材料からなる環状リング、即
ち絶縁性プリフォーム15が、ベース11の上面の所定のダ
イ取着領域13の周辺部に、エポキシ樹脂等の接着剤16に
より接着されている。銅、NILO合金422（42％のニッケ
ル及び残余％の鉄）等の導電性材料からなるリードフレ
ーム17が、ベース11の全長及び全幅に亘って延在するよ
うに、前記プリフォーム15の上面に、エポキシガラスプ
レプレグ材により接着されている。
リードフレーム17は、従来形式のものであって良く、プ
リフォーム15の内周縁部から内向きに延出する内端18と
プリフォーム15及びベース11から外向きに延出する外端
19とを有する一連の熱伝導性舌片を有している。舌片は
製造時には切込みの設けられた切離しリンク25（第４
図）により互いに連結され、パッケージの製造の初期の
段階に於てはそのままの状態におかれる。
集積回路を内蔵するダイ12の底面は、AMICON,INC.によ
り市販されている＃850−２等の銀充填エポキシ等の適
当な熱伝導性接着剤により、ベース11の平坦なダイ取着
領域に接着され、舌片の内端18が、ダイ12の上面に設け
られた接触パッド21にボンドワイア20により接続され
る。ワイアボンドが行なわれた後、リードフレームの舌
片間の相互接続が打抜き加工等により物理的に切離され
る。
絶縁性の合成樹脂またはセラミック製のキャップ22は、
エポキシ、ポリイミドその他の絶縁性接着剤23により、
舌片17の上面及び舌片間のプリフォーム15の部分に接着
される。この工程の後に、リードフレームの相互接続線
25をトリムすることができ、舌片を必要に応じて曲げ加
工することができる。
ダイ12の周縁部に設けられた接触パッド21とリードフレ
ームの舌片17の内端18との間のボンドワイヤ20による接
続の要領及び接着剤層14、16、23の配置が、第１図及び
第２図に明瞭に示されている。ボンドワイヤ20は約0.02
5インチ〜0.04インチの直径を有する金、金合金または
他の公知材料からなるワイヤであって、超音波溶着また
は圧接などの公知の手段によりダイ12の接触パッド21に
接続されたものであって良い。接着剤層14は、銀または
銅等からなる熱伝導性の成分を多量に含み、少なくとも
0.25BTU/ft/hr/゜Fの熱伝導率を有する銀または銅−エ
ポキシ樹脂からなる熱伝導層からなっている。
プリフォーム15はダイ12と概ね同一の厚さ、例えば５ミ
リの厚さを有するのが好ましく、リードフレームの上面
がダイ接触パッド21と同一平面に延在するものであると
良い。
第３図は、リードフレーム32の内端33がダイ12の接触パ
ッドにワイヤボンドされてなるキャステレィテッドパッ
ケージ40を示している。リードフレーム32の外端34は、
キャップ30の上面の周縁部に一体的に形成された突条31
の間を上向きに曲成されている。アルミニウム製のベー
ス11の側面11a及び底面11bは、IC素子がコネクタまたは
プリント基板に組付けられたときに完全に外気に露出し
ている。
別の実施例によれば、リードフレームから延出するリー
ド舌片は、フレームの内端部と同一の平面上を外向きに
延在するものであって良く、或いはソケットの形式によ
っては上向き或いは下向きに曲成されていても良い。
第４図は、ベース11のダイ取着領域13を露出する孔15a
を有する絶縁成プリフォーム15を示すと共に、アルミニ
ウム製ベース11を破線により示している。リードフレー
ム17は、プリフォーム15に取着され、該リードフレーム
の舌片が、プリフォーム15の孔15aに挿入されるべきダ
イの接触パッドと同一面をなすように、プリフォーム15
の孔の端縁部を越えて内側に延出し、ベース11のダイ取
着領域13に接続されている。
24本の入出力リードを有するような銅製のリードフレー
ムを用いた本発明に基づくDIP素子のパッケージについ
ての熱的な測定を行なった。ベースはアルミニウム、特
にAlcoaにより市販されているAlcoa0204またはAlcoa606
1からなっている。キャップは例えばNarumics,Inc.によ
り市販されているアルミナセラミック材料からなってい
る。アルミニウムベースの寸法は14.8×30.5×1.9mmで
あって、キャップの寸法は13.0×32.0×1.27mmであっ
た。ダイの寸法は2.10×2.13mmであった。ボンドワイヤ
はアルミニウムからなるものであった。ダイの底面は、
Amicon805−２と呼ばれる銀を含むエポキシ接着剤によ
り、アルミニウムベースに接着された。アルミニウムベ
ースは、熱の放散を最大化するためにプリント基板から
外向きに延出している。
このモールド成型されたデュアルインライン型パッケー
ジは、挿入のために殆ど力を必要としないソケットに挿
着され、風洞内の気流に直交する向きに設置された。こ
のようなサンプルを、様々な気流条件及び、理論的には
最も厳しい条件である風速０の状態に於てテストした。
熱電対をパッケージのアルミニウム製底面に直接取着し
た。素子の熱インピーダンスは、単位パワー放散量に対
する接合部温度と基準温度との差として定義される。パ
ワー放散中のダイの最も高温な接合部の温度は、素子の
温度をモニタするための基層ダイオードにより測定され
た。
熱インピダンスCA（ケース温度−室温）は次の式によ
り表わされる。
（℃Ｂ−℃Ａ）/Pd 但し、℃Ｂはパワー放散の定常状態下にあるケースのベ
ース温度（℃）、℃Ａは室温、Pdは、Vccが電源から素
子に供給される電圧であって、Iccが供給電流であると
した場合に、Icc×Vccにより表される素子のパワー放散
量を表す。
半導体の接合部と室温との間の全熱抵抗JAは、CA＋
JCに等しい。但し、JC（接合部とケースとの間の熱
抵抗）は、テストした素子についてはJAに対する影響
が約３〜４℃/W程度の小さいものであるために、一定で
あると見做すことができる。二つのサンプルパッケージ
に４ワットの電力を供給した。
リードの数、リードフレームの形式、ダイの寸法等につ
いて、本発明に基づくサンプルパッケージに極力近いも
のとして選択された24J600式の公知技術に基づく第１の
サンプルパッケージによれば、風速が０の条件に於て
JA＝48.8℃/Wが得られた。本発明に基づく第２のサンプ
ルパッケージの場合は、風速０の条件下でJA＝20.1℃
/Wであった。従って、このような風速０の最悪の条件下
に於て、4Wの電力を供給した場合、第１及び第２のサン
プルパッケージが大気に放出する熱損失はそれぞれ195.
2℃及び80.4℃であった。
これは、室温が20℃であった場合に、公知技術の場合に
はダイの温度が約215℃となり、本発明の場合には約100
℃となることを意味する。このようにダイの温度を大幅
に減らすことができれば、半導体素子の性能及び耐久性
を向上させることができる。
〈発明の効果〉 上記したように、本発明に基づくパッケージは、標準的
なリードフレームを用い、かつ、標準的なDIPパッケー
ジに用いらるベース、キャップ等の部品の寸法が標準的
であるにも拘らず、熱放散特性が大幅に改善される。し
かもこのパッケージは、既存の型、標準的なトリム及び
成形工程を用いて製造することができ、パッケージをプ
リント基板等の基板に取着するために同じく標準的なプ
リント基板組付け装置を用いることができる。また、本
発明に基づくDIPパッケージは、標準的な筒状態に収容
して貯蔵、輸送、及び組付けに供することができる。
以上本発明の好適実施例について説明したが、これは本
発明を何等限定するものでなく、当業者であれば上記の
記載に基づき種々の実施態様に思い至るであろう。
【図面の簡単な説明】
第１図は本発明に基づくDIPパッケージの一端を示す斜
視図である。 第２図は第１図の２−２線についてみたDIPパッケージ
の断面図である。 第３図は本発明に基づくキャステレイティッドパッケー
ジの断面図である。 第４図はダイの取付け及びリードの接続の前のベース、
プリフォーム及びリードフレームの状態を示す第２図の
４−４線について見た断面図である。 11……ベース、12……ダイ 13、14……接着剤層、15……プリフォーム 16……接着剤層、17……リードフレーム 18……内端、19……外端 20……ボンドワイヤ、21……接触パッド 22……キャップ、23……接着剤層 30……キャップ、31……突条 32……リード、33……内端 34……外端、40……ベース
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−224146（ＪＰ，Ａ) 特開 昭53−92664（ＪＰ，Ａ) 特開 昭59−80948（ＪＰ，Ａ) 特開 昭48−97478（ＪＰ，Ａ)

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】上面の周縁部に沿って一連の接触パッドを
    有する集積回路ダイのためのヒートシンク機能を有する
    集積回路用パッケージであって、 ダイ取着用の上面と、熱伝導性の外側面とを有する熱伝
    導性ベースと、 前記集積回路ダイの底面を前記ダイ取着用の上面の所定
    領域に接着するための高熱伝導性の銀または銅を充填さ
    せたエポキシ樹脂からなる接着剤層と、 前記所定領域を間隔をおいて囲燒し、前記熱伝導性ベー
    スにエポキシ樹脂からなる接着剤によって接着された底
    面を有する所定の形状の絶縁性エポキシプリフォーム
    と、 前記集積回路ダイの前記接触パッドに対して間隔をおい
    てしかも隣接して位置する内端と前記エポキシプリフォ
    ームの外側に向けて延出する外端とを有する複数の舌片
    を有し、かつ前記エポキシプリフォームに取着された金
    属製リードフレームと、 前記集積回路ダイの前記接触パッドと前記リードフレー
    ムの内端とを電気的に接続する接続手段と、 前記ダイ取着用の上面と前記集積回路ダイとを覆うべ
    く、前記リードフレームの内端と外端との間に位置する
    前記リードフレームの部分及び前記リードフレームの舌
    片間に位置する前記エポキシプリフォームの部分にエポ
    キシ樹脂またはポリイミド樹脂からなる接着剤によって
    接着された端縁部を有する、前記熱伝導性ベースと概ね
    等しい長さ及び幅の絶縁カバー手段とを有することを特
    徴とする集積回路用パッケージ。
  2. 【請求項２】前記熱伝導性ベースが少なくとも0.25cal/
    sec cm℃の熱伝導率を有する材料からなることを特徴と
    する特許請求の範囲第１項に記載の集積回路用パッケー
    ジ。
  3. 【請求項３】前記熱伝導性ベースが銅を含むことを特徴
    とする特許請求の範囲第２項に記載の集積回路用パッケ
    ージ。
  4. 【請求項４】前記熱伝導性ベースがアルミニウムを含む
    ことを特徴とする特許請求の範囲第２項に記載の集積回
    路用パッケージ。
  5. 【請求項５】前記ベース、前記エポキシプリフォーム、
    前記リードフレーム及び前記カバー手段がデュアルイン
    ラインパッケージを形成していることを特徴とする特許
    請求の範囲第１項に記載の集積回路用パッケージ。
  6. 【請求項６】前記カバー手段の上面の周縁部に突条が形
    成されており、前記リードフレームの外端が前記突条間
    に向けて延出していることを特徴とする特許請求の範囲
    第１項に記載の集積回路用パッケージ。
  7. 【請求項７】前記エポキシプリフォーム及び前記カバー
    手段が平面図にて対称形をなしていることを特徴とする
    特許請求の範囲第１項に記載の集積回路用パッケージ。
  8. 【請求項８】前記ベースが、前記ダイ取着用の上面を含
    み全体として平坦な面を有することを特徴とする特許請
    求の範囲第１項に記載の集積回路用パッケージ。
  9. 【請求項９】前記エポキシプリフォームと前記リードフ
    レームとが全体として前記ダイの高さと概ね等しい厚さ
    を有していることにより、前記リードフレームの内端が
    前記集積回路ダイの前記接触パッドと概ね同一の平面内
    に位置していることを特徴とする特許請求の範囲第１項
    に記載の集積回路用パッケージ。
  10. 【請求項１０】プリント基板に組付けられたときに前記
    ベースの外側底面が外気に完全に露出していることを特
    徴とする特許請求の範囲第１項に記載の集積回路用パッ
    ケージ。
  11. 【請求項１１】上面の周縁部に沿って一連の接触パッド
    を有する集積回路ダイのためのヒートシンク機能を有す
    るパッケージの製造方法であって、 ダイ取着用の上面と、熱伝導性の外側面とを有する熱伝
    導性ベースを提供する過程と、 高熱伝導性の銀または銅を充填されたエポキシ樹脂から
    なる接着剤層によって前記集積回路ダイの底面を前記ダ
    イ取着用の上面の所定領域に接着する過程と、 前記所定領域を間隔をおいて囲燒する所定の形状の絶縁
    性エポキシプリフォームの底面を前記熱伝導性ベースに
    エポキシ樹脂からなる接着剤によって接着する過程と、 前記集積回路ダイの前記接触パッドに対して間隔を置い
    てしかも隣接して位置する内端と前記エポキシプリフォ
    ームの外側に向けて延出する外端とを有する複数の舌片
    を備えた金属製リードフレームを前記エポキシプリフォ
    ームに取着する過程と、 前記ダイの前記接触パッドと前記リードフレームの内端
    とを電気的に接続する過程と、 前記リードフレームの内端と外端との間に位置する前記
    リードフレームの部分及び前記リードフレームの舌片間
    に位置する前記エポキシプリフォームの部分に、前記熱
    伝導性ベースと概ね等しい長さ及び幅の絶縁カバー手段
    をエポキシ樹脂またはポリイミド樹脂からなる接着剤に
    よって接着することにより、前記ダイ取着用の上面と前
    記集積回路ダイとを覆う過程とを有することを特徴とす
    る集積回路用パッケージの製造方法。
JP60121355A 1984-06-14 1985-06-04 ヒートシンク機能を有する集積回路用パッケージ及びその製造方法 Expired - Fee Related JPH0789576B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62040184A 1984-06-14 1984-06-14
US620401 1984-06-14
US06/620401 1984-06-14

Publications (2)

Publication Number Publication Date
JPS614254A JPS614254A (ja) 1986-01-10
JPH0789576B2 true JPH0789576B2 (ja) 1995-09-27

Family

ID=24485779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60121355A Expired - Fee Related JPH0789576B2 (ja) 1984-06-14 1985-06-04 ヒートシンク機能を有する集積回路用パッケージ及びその製造方法

Country Status (3)

Country Link
EP (1) EP0164794B1 (ja)
JP (1) JPH0789576B2 (ja)
DE (1) DE3578830D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077332A (ko) * 2013-12-27 2015-07-07 다이-이치 세이코 가부시키가이샤 전기 커넥터

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273556A1 (en) * 1986-12-22 1988-07-06 Trw Inc. Integrated-circuit chip packaging construction
US5139973A (en) * 1990-12-17 1992-08-18 Allegro Microsystems, Inc. Method for making a semiconductor package with the distance between a lead frame die pad and heat spreader determined by the thickness of an intermediary insulating sheet
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US5652461A (en) * 1992-06-03 1997-07-29 Seiko Epson Corporation Semiconductor device with a convex heat sink
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US6466446B1 (en) 1994-07-01 2002-10-15 Saint Gobain/Norton Industrial Ceramics Corporation Integrated circuit package with diamond heat sink
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3367299B2 (ja) * 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
US6841857B2 (en) * 2001-07-18 2005-01-11 Infineon Technologies Ag Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip
EP3054692A4 (en) 2013-10-01 2017-04-05 Dentsu Inc. Multi-viewpoint moving image layout system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
CA1188010A (en) * 1981-05-06 1985-05-28 Leonard W. Schaper Package for a semiconductor chip
JPS5817649A (ja) * 1981-07-24 1983-02-01 Fujitsu Ltd 電子部品パツケ−ジ
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
FR2529385B1 (fr) * 1982-06-29 1985-12-13 Thomson Csf Microboitier d'encapsulation de circuits integres logiques fonctionnant en tres haute frequence
CA1201211A (en) * 1982-08-05 1986-02-25 Olin Corporation Hermetically sealed semiconductor casing
JPS59224146A (ja) * 1983-06-03 1984-12-17 Oki Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077332A (ko) * 2013-12-27 2015-07-07 다이-이치 세이코 가부시키가이샤 전기 커넥터

Also Published As

Publication number Publication date
DE3578830D1 (de) 1990-08-30
EP0164794B1 (en) 1990-07-25
EP0164794A2 (en) 1985-12-18
JPS614254A (ja) 1986-01-10
EP0164794A3 (en) 1987-03-04

Similar Documents

Publication Publication Date Title
US5175612A (en) Heat sink for semiconductor device assembly
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
US5262927A (en) Partially-molded, PCB chip carrier package
US5293301A (en) Semiconductor device and lead frame used therein
US6734552B2 (en) Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) Method of manufacturing an enhanced thermal dissipation integrated circuit package
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5198964A (en) Packaged semiconductor device and electronic device module including same
US7061080B2 (en) Power module package having improved heat dissipating capability
US5483024A (en) High density semiconductor package
US20050077613A1 (en) Integrated circuit package
JPH113957A (ja) 薄型パワーテープボールグリッドアレイパッケージ
JPH0677357A (ja) 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法
US5939781A (en) Thermally enhanced integrated circuit packaging system
US5978224A (en) Quad flat pack integrated circuit package
JPH0789576B2 (ja) ヒートシンク機能を有する集積回路用パッケージ及びその製造方法
JPH05326735A (ja) 半導体装置及びその製造方法
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US11515238B2 (en) Power die package
US6057594A (en) High power dissipating tape ball grid array package
EP0436126A2 (en) Resin-encapsulated semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees