JPH0789581B2 - 固体撮像装置およびその製造方法 - Google Patents
固体撮像装置およびその製造方法Info
- Publication number
- JPH0789581B2 JPH0789581B2 JP60161835A JP16183585A JPH0789581B2 JP H0789581 B2 JPH0789581 B2 JP H0789581B2 JP 60161835 A JP60161835 A JP 60161835A JP 16183585 A JP16183585 A JP 16183585A JP H0789581 B2 JPH0789581 B2 JP H0789581B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- optical signal
- transfer element
- photoelectric conversion
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は固体撮像装置に係り、特に所望の領域を電気的
に分離，シールドするのに好適な装置構造およびその製
造方法に関するものである。
に分離，シールドするのに好適な装置構造およびその製
造方法に関するものである。
本発明は所望の領域を分離，シールドする装置構造に関
するものであり、半導体メモリや撮像装置に効果的に適
用できるため、ここでは撮像素子に関連して説明する。
従来の固体撮像装置の構成は特公昭59−17585号公報に
示されているように、第１図，第２図のようになつてい
る。
するものであり、半導体メモリや撮像装置に効果的に適
用できるため、ここでは撮像素子に関連して説明する。
従来の固体撮像装置の構成は特公昭59−17585号公報に
示されているように、第１図，第２図のようになつてい
る。
第１図は固体撮像装置の構成例である。１はホトダイオ
ード101と垂直スイツチングMOSトランジスタ102とから
なる受光部の１絵素である。2,3はそれぞれ垂直，水平
シフトレジスタであり、103は水平スイツチングMOSトラ
ンジスタ、104はビデオ電圧源、４は垂直ゲート線、５
は垂直信号線、６は信号出力線である。
ード101と垂直スイツチングMOSトランジスタ102とから
なる受光部の１絵素である。2,3はそれぞれ垂直，水平
シフトレジスタであり、103は水平スイツチングMOSトラ
ンジスタ、104はビデオ電圧源、４は垂直ゲート線、５
は垂直信号線、６は信号出力線である。
第２図は１絵素の断面構造である。7,8は第１図の4,5に
対応している。９はたとえばＰ型Si基板（通常、不純物
濃度1015mm-3程度）、10はゲート電極用多結晶Si、11は
フィールド酸化膜、12はゲート絶縁膜、121,122はN+拡
散層（不純物濃度1020cm-3程度イオン打込、熱拡散等に
より形成）、13はP+層（通常、不純物濃度２×1015cm-3
〜1017cm-3程度、イオン打込、熱拡散等により形成）で
ある。なお、30は入射光を示している。この従来例のP+
層13を設ける利点を次に列記する。
対応している。９はたとえばＰ型Si基板（通常、不純物
濃度1015mm-3程度）、10はゲート電極用多結晶Si、11は
フィールド酸化膜、12はゲート絶縁膜、121,122はN+拡
散層（不純物濃度1020cm-3程度イオン打込、熱拡散等に
より形成）、13はP+層（通常、不純物濃度２×1015cm-3
〜1017cm-3程度、イオン打込、熱拡散等により形成）で
ある。なお、30は入射光を示している。この従来例のP+
層13を設ける利点を次に列記する。
N+拡散層121とＰ型Si基板９よりなるホトダイオー
ドに蓄積された電荷のみを10のゲートを介して、122に
とりこみ、他の領域で光生成された電荷（ブルーミン
グ，スメア現象による）が122に入り込むのを、13のP+
層の障壁を用いて防ぐ事ができる。
ドに蓄積された電荷のみを10のゲートを介して、122に
とりこみ、他の領域で光生成された電荷（ブルーミン
グ，スメア現象による）が122に入り込むのを、13のP+
層の障壁を用いて防ぐ事ができる。
P+層13のため、基板内深い所で、光により発生した
電荷および、121からあふれでた電荷が垂直信号線８に
ドレイン領域122を介して入り込む事を防ぐ事が可能で
ある。つまり、スメア電荷をP+層13により抑制する事が
できる。
電荷および、121からあふれでた電荷が垂直信号線８に
ドレイン領域122を介して入り込む事を防ぐ事が可能で
ある。つまり、スメア電荷をP+層13により抑制する事が
できる。
しかし、この従来例においては次の点について配慮され
ていなかつた。即ち、ドレイン122とP+層13との接合容
量が増加し、垂直信号線８の寄生容量が増加するため、
この垂直信号線をスイツチングする事に伴なうランダム
雑音が増加し、装置のS/N（信号対雑音比）が劣化して
いた。さらに実効的な障壁としてはP+層13の表面濃度で
はなく、それよりも低い、接合付近の濃度で決まるた
め、多量のイオン打ち込み量となつていた（例えばP+深
さを３μm,ドレイン深さを１μｍとすると、接合付近の
濃度は表面の約1/2に低下する）。
ていなかつた。即ち、ドレイン122とP+層13との接合容
量が増加し、垂直信号線８の寄生容量が増加するため、
この垂直信号線をスイツチングする事に伴なうランダム
雑音が増加し、装置のS/N（信号対雑音比）が劣化して
いた。さらに実効的な障壁としてはP+層13の表面濃度で
はなく、それよりも低い、接合付近の濃度で決まるた
め、多量のイオン打ち込み量となつていた（例えばP+深
さを３μm,ドレイン深さを１μｍとすると、接合付近の
濃度は表面の約1/2に低下する）。
本発明の目的は所定の領域をシールドし、かつ寄生容量
の増加等の性能劣化を抑圧した固体撮像装置を提供する
ことにある。
の増加等の性能劣化を抑圧した固体撮像装置を提供する
ことにある。
本発明はドレイン底面（接合面）に隣接する領域内に選
択的に高濃度層を形成し、接合付近の容量増加を抑圧す
るとともに、効率よく高濃度層を形成したものである。
択的に高濃度層を形成し、接合付近の容量増加を抑圧す
るとともに、効率よく高濃度層を形成したものである。
以下、本発明を実施例を用いて説明する。
第３図は従来のMOS方式の撮像装置の画素構造（第２
図）に対応させたものである。ドレイン122の周辺にの
み本発明の高濃度層113を設けた構造となつている。こ
の図の断面Ａ−Ａ′における不純物濃度分布は第４図に
示すようになつており、本発明の高濃度P+層113は深さx
Pの所にピークを有しており、接合付近（xJ）では、基
板不純物濃度と同程度となつている。この時P+層113はN
+層122に接していても、はなれていてもよく、自由に制
御できるものである。なお、この側面領域は必ずしも設
ける必要はない。この側面領域の有無は他の素子特性制
御の目的に応じて決められるもので、この側面領域が無
くても本発明の効果は変わらない。そのため、接合容量
を大幅に増加させる事なく、濃度差（Δｎ）による電位
障壁により、ブルーミング，スメア等による疑似信号の
信号線８への混入を防止できる。
図）に対応させたものである。ドレイン122の周辺にの
み本発明の高濃度層113を設けた構造となつている。こ
の図の断面Ａ−Ａ′における不純物濃度分布は第４図に
示すようになつており、本発明の高濃度P+層113は深さx
Pの所にピークを有しており、接合付近（xJ）では、基
板不純物濃度と同程度となつている。この時P+層113はN
+層122に接していても、はなれていてもよく、自由に制
御できるものである。なお、この側面領域は必ずしも設
ける必要はない。この側面領域の有無は他の素子特性制
御の目的に応じて決められるもので、この側面領域が無
くても本発明の効果は変わらない。そのため、接合容量
を大幅に増加させる事なく、濃度差（Δｎ）による電位
障壁により、ブルーミング，スメア等による疑似信号の
信号線８への混入を防止できる。
次に第３図の装置を実現するための製造方法の一例を第
５図で説明する。例えばＰ形Si基板９上に形成した厚い
酸化膜130を選択的に除去し、再酸化する事により薄い
酸化膜131を形成する（ａ）。次に集束イオン線技術
（高エネルギーイオン打ち込み技術）により高電圧（
100keV）で加速したボロンイオンを１μｍ程度に集束さ
せて、走査し（132）、ボロンイオン133を基板上に打ち
込み、本発明の高濃度層134を形成する（ｂ図まで）。
この時、酸化膜130の打ち込み部周辺135に傾斜をもたせ
る事により、高濃度層134の周辺部135を自己整合的に形
成できる（酸化膜の厚い部分ではボロンが基板９まで到
達しないようにする必要がある）。ここで、酸化膜130
の打ち込み部周辺の傾斜角を変えることにより、高濃度
層134の側面領域の幅を自由に制御できる。例えば、傾
斜角を急峻にすれば、高濃度層134の側面領域を実質的
に無くすことがでる。又、別の方法として、高濃度層周
辺部135ではボロンイオンの加速電圧を制御する事によ
り、高濃度層の周辺部135を形成できる。
５図で説明する。例えばＰ形Si基板９上に形成した厚い
酸化膜130を選択的に除去し、再酸化する事により薄い
酸化膜131を形成する（ａ）。次に集束イオン線技術
（高エネルギーイオン打ち込み技術）により高電圧（
100keV）で加速したボロンイオンを１μｍ程度に集束さ
せて、走査し（132）、ボロンイオン133を基板上に打ち
込み、本発明の高濃度層134を形成する（ｂ図まで）。
この時、酸化膜130の打ち込み部周辺135に傾斜をもたせ
る事により、高濃度層134の周辺部135を自己整合的に形
成できる（酸化膜の厚い部分ではボロンが基板９まで到
達しないようにする必要がある）。ここで、酸化膜130
の打ち込み部周辺の傾斜角を変えることにより、高濃度
層134の側面領域の幅を自由に制御できる。例えば、傾
斜角を急峻にすれば、高濃度層134の側面領域を実質的
に無くすことがでる。又、別の方法として、高濃度層周
辺部135ではボロンイオンの加速電圧を制御する事によ
り、高濃度層の周辺部135を形成できる。
次に選択的に酸化膜を除去した後、再酸化し、ゲート酸
化膜136を形成する（ｃ図まで）。以下は通常のMOSトラ
ンジスタの形成法と同様に、ゲート電極となる多結晶Si
138を選択的に形成し、自己整合的にASイオン打ち込み
により、ソース，ドレインとなるN+層137を形成する
（ｄ図まで）。
化膜136を形成する（ｃ図まで）。以下は通常のMOSトラ
ンジスタの形成法と同様に、ゲート電極となる多結晶Si
138を選択的に形成し、自己整合的にASイオン打ち込み
により、ソース，ドレインとなるN+層137を形成する
（ｄ図まで）。
以下の実施例においても同様に、集束イオン線技術（高
エネルギーイオン打ち込み技術）を用いて製造できるた
め、断面図で本発明を説明する。
エネルギーイオン打ち込み技術）を用いて製造できるた
め、断面図で本発明を説明する。
第６図はＮ形基板139上のＰ形ウエル層140内の素子に第
３図の発明を実施したものである。
３図の発明を実施したものである。
ここで高濃度P+層13の底面は基板139に接していても離
れていてもよい。なお、高濃度P+層13の側面領域の有無
は他の素子特性制御の目的に応じて決められるが、この
側面領域の有無によって本発明の効果が左右されること
はない。
れていてもよい。なお、高濃度P+層13の側面領域の有無
は他の素子特性制御の目的に応じて決められるが、この
側面領域の有無によって本発明の効果が左右されること
はない。
第７図はＮ形基板の実施例であるが、所定の領域（122
と142）をシールドするため、底面は通常のPN接合を逆
バイアスして行ない、周辺は本発明の高濃度層141を設
けている。141は122に接していてもはなれていてもよ
い。又141の底面は基板139に接していても離れていても
よい。
と142）をシールドするため、底面は通常のPN接合を逆
バイアスして行ない、周辺は本発明の高濃度層141を設
けている。141は122に接していてもはなれていてもよ
い。又141の底面は基板139に接していても離れていても
よい。
第８図はＰ形基板９のドレイン周辺のみに高濃度層143
を設けたものであり、側面のシールド効果がある。143
は122に接していても離れていてもよい。
を設けたものであり、側面のシールド効果がある。143
は122に接していても離れていてもよい。
以上の実施例においてはMOS型撮像素子について説明し
たが、ドレイン部分を電荷移送素子のチヤネルとしたCC
D型撮像素子にも本発明は同様に適用できるものであ
る。又、導電形をまつたく逆にしても本発明の効果に変
わりはない。
たが、ドレイン部分を電荷移送素子のチヤネルとしたCC
D型撮像素子にも本発明は同様に適用できるものであ
る。又、導電形をまつたく逆にしても本発明の効果に変
わりはない。
以下の実施例は所定の領域をCMOS素子のウエル層に実施
したものである。
したものである。
第９図の150はＮ形Si基板、151はＰ形ウエル層であり、
シールドしたい所定のウエル層153内にＮチヤネルMOSト
ランジスタ152を集積した半導体装置である。153の周辺
に本発明の高濃度P+層154を形成している。このP+層154
により、他のウエル領域151からの電荷の拡散を防止す
るとともに、実質的なウエル層153の抵抗を下げる事が
でき、ウエル層の電位変動によるMOSトランジスタの誤
動作を防止している。
シールドしたい所定のウエル層153内にＮチヤネルMOSト
ランジスタ152を集積した半導体装置である。153の周辺
に本発明の高濃度P+層154を形成している。このP+層154
により、他のウエル領域151からの電荷の拡散を防止す
るとともに、実質的なウエル層153の抵抗を下げる事が
でき、ウエル層の電位変動によるMOSトランジスタの誤
動作を防止している。
第10図は153の内部をさらに分離シールドしたものであ
り、MOSトランジスタ間のクロツク等の飛び込みを防止
している。
り、MOSトランジスタ間のクロツク等の飛び込みを防止
している。
第11図，第12図は第９図，第10図のウエル層153の底面
を基板との接合により分離シールドしたものである。
を基板との接合により分離シールドしたものである。
さらに第９図〜第12図において、Ｎ形基板150の代わり
にＰ形基板を用い、表面にウエル層151を形成し、本発
明を実施しても効果は同じである。さらにＰ形基板でウ
エル層を設けないで、本発明を実施しても効果は発揮で
きる。
にＰ形基板を用い、表面にウエル層151を形成し、本発
明を実施しても効果は同じである。さらにＰ形基板でウ
エル層を設けないで、本発明を実施しても効果は発揮で
きる。
以上の実施例で導電型を全く逆にしても本発明の効果は
変わらない。
変わらない。
本発明によれば所定の領域に高濃度層を形成することに
より、不要の拡散電荷等による素子特性の劣化，素子の
誤動作を防止できる効果がある。固体撮像素子の画素部
の出力拡散層（N+層あるいは電荷移送素子のチヤネル）
周辺に実施すると、スメア，ブルーミング等による疑似
信号の混入を防ぐとともに、寄生容量等の増加を抑える
効果がある。
より、不要の拡散電荷等による素子特性の劣化，素子の
誤動作を防止できる効果がある。固体撮像素子の画素部
の出力拡散層（N+層あるいは電荷移送素子のチヤネル）
周辺に実施すると、スメア，ブルーミング等による疑似
信号の混入を防ぐとともに、寄生容量等の増加を抑える
効果がある。
第１図は撮像素子の回路構成図、第４図は不純物分布を
示す図、第５図は半導体装置の製造方法を示す図、第２
図，第３図，第６〜12図は半導体装置の断面図を示す図
である。 122……ドレイン、113……高濃度層、134,13,141,143,1
54……高濃度層。
示す図、第５図は半導体装置の製造方法を示す図、第２
図，第３図，第６〜12図は半導体装置の断面図を示す図
である。 122……ドレイン、113……高濃度層、134,13,141,143,1
54……高濃度層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 徹 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 久米 均 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 実開 昭55−45245（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】半導体基板上に、複数のMOSトランジスタ
のソースとして働く光電変換素子と、該光電変換素子に
蓄積した光信号電荷を上記複数のMOSトランジスタのゲ
ートを介して読み出すための上記複数のMOSトランジス
タのドレインとして働く垂直信号転送素子と、該垂直信
号転送素子を駆動して上記光信号電荷を垂直方向に転送
後に上記光信号電荷を水平方向に転送する水平信号転送
素子とを設けてなる固体撮像装置であって、上記垂直信
号転送素子は、上記半導体基板上に設けられた第１の半
導体層と、該第１の半導体層の表面に設けられた上記光
信号電荷を転送するための上記第１の半導体層とは逆導
電型の第２の半導体層と、上記第１の半導体層の上記第
２の半導体層の底面に接する領域内に設けられた上記第
１の半導体層と同導電型でかつそれよりも不純物濃度の
高い第３の半導体層とから構成されてなり、該第３の半
導体層内の不純物濃度は上記第２の半導体層の底面から
離れた位置にピーク値を有していることを特徴とする固
体撮像装置。 - 【請求項２】半導体基板上に、複数のMOSトランジスタ
のソースとして働く光電変換素子と、該光電変換素子に
蓄積した光信号電荷を上記複数のMOSトランジスタのゲ
ートを介して読み出すための上記複数のMOSトランジス
タのドレインとして働く垂直信号転送素子と、該垂直信
号転送素子を駆動して上記光信号電荷を垂直方向に転送
後に上記光信号電荷を水平方向に転送する水平信号転送
素子とを設けてなる固体撮像装置の製造方法であって、
上記垂直信号転送素子を、上記半導体基板上に設けられ
た第１の半導体層と、該第１の半導体層の表面に設けら
れた上記光信号電荷を転送するための上記第１の半導体
層とは逆導電型の第２の半導体層と、上記第１の半導体
層の上記第２の半導体層の底面に接する領域内に設けら
れた上記第１の半導体層と同導電型でかつそれよりも不
純物濃度の高い第３の半導体層とから構成し、該第３の
半導体層内の不純物濃度が上記第２の半導体層の底面か
ら離れた位置にピーク値を有するようにするために、上
記第３の半導体層を集束イオン線を用いたイオン打ち込
み技術により形成することを特徴とする固体撮像装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161835A JPH0789581B2 (ja) | 1985-07-24 | 1985-07-24 | 固体撮像装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161835A JPH0789581B2 (ja) | 1985-07-24 | 1985-07-24 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223156A JPS6223156A (ja) | 1987-01-31 |
| JPH0789581B2 true JPH0789581B2 (ja) | 1995-09-27 |
Family
ID=15742832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161835A Expired - Lifetime JPH0789581B2 (ja) | 1985-07-24 | 1985-07-24 | 固体撮像装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789581B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042942A (ko) * | 1995-05-04 | 1996-12-21 | 빈센트 비.인그라시아 | 반도체 디바이스 형성 방법 |
| JP3457551B2 (ja) | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| JP4894102B2 (ja) * | 2001-07-23 | 2012-03-14 | タカタ株式会社 | 布シートの車体への取付構造 |
| JP5125010B2 (ja) | 2006-07-20 | 2013-01-23 | ソニー株式会社 | 固体撮像装置、及び制御システム |
| TW202218105A (zh) * | 2020-10-22 | 2022-05-01 | 日商索尼半導體解決方案公司 | 感測器裝置及感測模組 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4142973A (en) * | 1977-02-17 | 1979-03-06 | Facet Enterprises, Inc. | Valve with indicator circuit |
-
1985
- 1985-07-24 JP JP60161835A patent/JPH0789581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6223156A (ja) | 1987-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517714B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
| US7423305B2 (en) | Solid-state image sensing device having high sensitivity and camera system using the same | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| KR100262774B1 (ko) | 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기 | |
| US5043783A (en) | Solid state image sensor | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| JPH07202158A (ja) | Ｃｃｄ型固体撮像素子 | |
| KR100761824B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| JP3062010B2 (ja) | 固体撮像装置 | |
| JPS6217878B2 (ja) | ||
| US20080182354A1 (en) | Methods of fabricating cmos image sensors | |
| JPH0430192B2 (ja) | ||
| JPH01135184A (ja) | 固体撮像素子 | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3481654B2 (ja) | 固体撮像装置 | |
| KR100674917B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| JP2594923B2 (ja) | 固体撮像素子 | |
| JPH10116975A (ja) | 固体撮像装置及び固体撮像装置のオーバーフローバリア形成方法 | |
| JP3087718B2 (ja) | 固体撮像装置 | |
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JPH0480541B2 (ja) | ||
| JPH02119266A (ja) | 縦形オーバフロードレイン構造の固体撮像装置 | |
| JPH08330561A (ja) | 固体撮像装置 | |
| JPH0391263A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |