JPH0793001A - 制御演算装置 - Google Patents

制御演算装置

Info

Publication number
JPH0793001A
JPH0793001A JP23939193A JP23939193A JPH0793001A JP H0793001 A JPH0793001 A JP H0793001A JP 23939193 A JP23939193 A JP 23939193A JP 23939193 A JP23939193 A JP 23939193A JP H0793001 A JPH0793001 A JP H0793001A
Authority
JP
Japan
Prior art keywords
calculation
cascade
value
functional block
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23939193A
Other languages
English (en)
Inventor
Kohei Matsumoto
浩平 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP23939193A priority Critical patent/JPH0793001A/ja
Publication of JPH0793001A publication Critical patent/JPH0793001A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Control By Computers (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【目的】演算ブロックを調節計として機能する機能ブロ
ックの出力側に組み合わせたり、また、カスケード結合
させたりして制御系を構築できるようにする。 【構成】機能ブロックの中でカスケード結合される演算
ブロックに、所定の演算を行う演算手段と、入力用結合
端子を経由して1次側機能ブロックのカスケード状態を
示すステータス信号を監視し、ステータス信号がカスケ
ードクローズを示す場合、1次側機能ブロックの演算出
力値を演算手段の演算入力値として設定し、カスケード
オープンを示す場合、入力用結合端子に前記演算手段の
演算入力値を出力する1次側状態読み込み手段と、2次
側機能ブロックのカスケード状態を示すステータス信号
及び演算値を読み込むとともに、ステータス信号がカス
ケードオープンを示す場合、演算値に対して演算手段で
の演算の逆演算を行い、演算結果を演算手段の演算入力
値として設定するプッシュバック手段とを設けて構成さ
れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、計算機を用いてプロセ
ス制御を行うような制御演算装置に関し、更に詳しく
は、入力される信号に所定の演算を施し、その演算結果
を出力するようなソフトウェア要素からなる機能ブロッ
ク(これを一般に内部計器とも呼ぶ)を複数個適宜組み
合わせることで所望の制御系を構成する制御演算装置で
あって、カスケード結合(上流側である1次側から下流
側である2次側に向かっての結合)される数値演算機能
を持つ演算ブロック(例えば、一次遅れや折れ線近似演
算を行う演算機能ブロック)の構成に関する。
【0002】
【従来の技術】プロセスを制御する装置として、計算機
を利用した分散形制御システムが広く実用化されてい
る。この様な分散形制御システムは、マン・マシン・イ
ンターフェース機能を持つ操作監視装置(オペレータス
テーション)と、制御演算を担当する分散配置された制
御演算装置(制御ステーション)とで構成されており、
制御演算装置側には、入力される信号に対して所定の演
算を施し演算結果を出力するようなソフトウェア要素か
らなる機能ブロックを、制御対象であるプロセスに適合
するように適宜複数個ビルディングブロック式に組み合
わせて構築した制御系がダウンロードされる。
【0003】ここで、制御系を構成する各機能ブロック
の中には、従来より、数値演算用の内部計器が用意され
ているが、それらは、プロセスからの入力値に対して一
次遅れや折れ線近似等の演算を行うことを想定した演算
器であった。このために、基本的にPID制御演算を行
うような調節計として機能する内部計器の出力側に、こ
の様な数値演算用内部計器を組み合わせ、PID調節計
の出力値に演算を加えるような制御系(ループ)を構築
することはできなかった。
【0004】
【発明が解決しようとする課題】図4は、従来より用意
されている数値演算用の内部計器とPID調節計とを組
み合わせて、カスケード制御系を構築する場合、その問
題点を説明するための図である。ここで、C1は1次側
PID調節計、C2は2次側のPID調節計で、これら
の各調節計を、折れ線関数演算器FAを介してカスケー
ド接続する場合を想定している。即ち、1次調節計C1
の出力を折れ線関数により加工し、2次調節計C2の設
定値として設定しようとするものであるが、以下のよう
な問題点が発生する。 (a)折れ線関数演算器FAは、入力先としてプロセス
または他の内部計器のデータのみ定義できるが、カスケ
ード結合できるようには構成されていない。このため
に、1次側PID調節計C1は、出力を折れ線関数演算
器FAに直接出力することができず、1次側PID調節
計C1は出力結合未定義のまま、折れ線関数演算器FG
が入力値として1次側PID調節計C1の操作出力値を
参照することとなる。 (b)1次側PID調節計C1は、出力端子の出力結合
を通じて2次側PID調節計C2にカスケード状態が伝
達されるが、1次側PID調節計C1は出力結合未定義
のために、2次側PID調節計C2がカスケードオープ
ンとなっても、その状態が1次側PID調節計C1にフ
ィードバックされない。 (c)2次側PID調節計C2のカスケードオープン状
態が、1次側PID調節計C1にフィードバックされな
いと、1次側PID調節計C1で、PID演算の初期化
が行われない。このために、1次側PID調節計C1で
積分項のワイドアップが発生する。 (d)折れ線関数演算器FAは、2次側PID調節計C
2のカスケードオープン状態を検出しないので、その様
な状態でも自身の演算結果を設定値として出力し続け
る。この為に、2次側PID調節計C2の設定値をオペ
レータが変更したとしても、折れ線関数演算器FAの出
力値により上書きされる形となり、結果として2次側P
ID調節計C2の設定値をオペレータが変更できない。
【0005】本発明は、このような点に鑑みてなされた
もので、折れ線関数演算器のような数値演算専用内部計
器(演算ブロック)を、PID調節計のような制御用ブ
ロック(PID調節計用内部計器)の出力側に任意に組
み合わせて制御系を構築することのできる制御演算装置
を提供することを目的とする。
【0006】
【課題を解決するための手段】このような目的を達成す
る本発明は、入力される信号に所定の演算を施し演算結
果を出力するソフトウェア要素からなる機能ブロックを
複数個組み合わせて制御系を構成する制御演算装置であ
って、前記機能ブロックの中でカスケード結合される演
算ブロックに、1次側機能ブロックの出力端子と結合す
る入力用結合端子と、所定の演算を行う演算手段と、入
力用結合端子に結合される1次側機能ブロックのカスケ
ード状態を示すステータス信号を監視しそのステータス
信号がカスケードクローズを示す場合、1次側機能ブロ
ックの演算出力値を前記演算手段の演算入力値として設
定し、カスケードオープンを示す場合、入力用結合端子
に前記演算手段の演算入力値を出力する1次側状態読み
込み手段と、演算手段による演算結果を出力する出力用
結合端子と、この出力結合端子に結合される2次側機能
ブロックのカスケード状態を示すステータス信号及び演
算値を読み込むとともに、ステータス信号がカスケード
オープンを示す場合、当該演算値に対して前記演算手段
での演算の逆演算を行い、その演算結果を演算手段の演
算入力値として設定するプッシュバック手段とを設けた
ことを特徴とする制御演算装置である。
【0007】
【作用】演算ブロツク内の1次側状態読み込み手段は、
入力用結合端子に1次側機能ブロックが結合した場合、
1次側機能ブロックのカスケード状態を示すステータス
信号を監視していて、それがカスケードクローズを示す
場合、1次側機能ブロックの演算出力値を自身の演算手
段の演算入力値として設定する。また、カスケードオー
プンを示す場合、入力用結合端子に自身の演算手段に与
えられている演算入力値を出力する。
【0008】プッシュバック手段は、出力用結合端子に
2次側機能ブロックが結合した場合、2次側機能ブロッ
クのカスケード状態を示すステータス信号を監視し、こ
のステータス信号がカスケードオープンを示す場合、2
次側機能ブロックが扱っている演算値を読み込みその値
に対して演算手段での演算の逆演算を行い、演算結果を
自身の演算手段の演算入力値として設定する。
【0009】これにより、2次側機能ブロックにおい
て、カスケードオープン状態からカスケードクローズ状
態にした場合のバンプ防止が可能となる。
【0010】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は、本発明の一実施例を示す構成ブロッ
ク図である。この図では、PID等の制御演算を行う調
節計として機能する2つの機能ブロックと、折れ線関数
演算等の数値演算を行う演算ブロックとを結合してカス
ケード制御系を構成した場合を例示する。なお、この様
に幾つかの機能ブロックをビルデイング式に組み合わせ
て所望の制御系を構築するような作業は、図示してない
が、ビルダー機能を有するワークステーションやエンジ
ニアリングステーション等を用いて行われるものとす
る。
【0011】図において、FCは計算機を用いた制御演
算装置、PRはこの制御演算装置によって制御されてい
るプロセスを示している。制御演算装置FCにおいて、
1は第1の機能ブロックで、ここでは1次調節計として
機能するもので、プロセスPRに設置してあるセンサS
N1からの信号PV1を入力する。2は第2の機能ブロ
ックで、2次調節計として機能するもので、プロセスP
Rに設置してあるセンサSN2からの信号PV2を入力
する。3は折れ線関数演算等を行う演算ブロックで、1
次調節計として機能する第1の機能ブロック1と2次調
節計として機能する第2の機能ブロック2との間に設け
られていて、この演算ブロック3を介してこれらがカス
ケード結合されている。
【0012】第1の機能ブロック1内の演算処理手段1
0は、カスケードクローズ状態では、プロセスPRに設
置されているセンサSN1からのプロセス信号PV1と
設定値SV1との偏差にPID制御演算を行い、演算結
果MV1を演算ブロック3に出力している。また、第2
の機能ブロック2内の演算処理手段20は、センサSN
2からのプロセス信号PV2と演算ブロック3からの演
算結果CPVをその設定値SV2として受け、それらの
偏差にPID制御演算を行い、演算結果MV2をバルブ
のような操作端VAに出力するように構成してある。
【0013】演算ブロック3において、31は1次側機
能ブロック1の出力端子と結合する入力用結合端子、3
2は2次側機能ブロック2の端子(設定値が印加される
端子)と結合する出力用結合端子で、ここに演算結果C
PVが出力される。これらの入出力用端子は、データや
ステータス信号の受渡しを行う端子を想定しており、ソ
フトウェアによって実現されるものとする。33は折れ
線関数演算等の所定の演算(f)を行う演算手段、34
は1次側状態読み込み手段である。
【0014】1次側状態読み込み手段34は、入力用結
合端子31に結合された1次側機能ブロック1のカスケ
ード状態を示すステータス信号を監視し、そのステータ
ス信号がカスケードクローズを示す場合、1次側機能ブ
ロック1の出力端子から出力される演算出力値MV1
が、自身の演算手段33の演算入力値RVとして設定す
る。また、カスケードオープンを示す場合は、入力用結
合端子31に自身の演算手段33に与えられている演算
入力値RVを出力するようになっている。
【0015】35はプッシュバック手段で、出力用結合
端子32を経由して2次側機能ブロック2のカスケード
状態を示すステータス信号及び演算値を読み込むととも
に、ステータス信号がカスケードオープンを示す場合、
その演算値に対して演算手段33での演算の逆演算(f
-1)を行い、その演算結果を演算手段33の演算入力値
RVとして設定するように構成してある。なお、ステー
タス信号がカスケードクローズを示す場合は、なにもし
ない。
【0016】図2は、演算ブロック3の入力用結合端子
31と1次側機能ブロック1とを直接結合した場合の両
者間の動作概念図である。演算ブロック3には、入力用
結合端子31に結合された1次側機能ブロック1のカス
ケード状態が伝達される。カスケードクローズの場合、
1次側機能ブロック1では、PID制御演算結果を操作
出力値MV1として出力すると共に、この操作出力値M
V1を演算ブロック3の演算入力値RVとして設定す
る。また、カスケードオープンの場合は、演算ブロック
3の演算入力値RVを読み込み、操作出力値MV1に設
定して、操作出力値MV1を演算入力値RVに追従させ
る。
【0017】図3は、演算ブロック3の出力用結合端子
32と2次側機能ブロック2とを直接結合した場合の両
者間の動作概念図である。演算ブロック3には、出力用
結合端子32に結合された2次側機能ブロック2のカス
ケード状態が伝達される。カスケードオープンの場合、
演算ブロック3のプッシュバック手段35は、2次側機
能ブロック2の設定値SV2を読み込み、演算手段33
の演算出力値CPVに設定し、演算出力値CPVを2次
側機能ブロック2で扱っている設定値SV2に追従させ
る。そして、この演算出力値CPVに演算処理の逆演算
を行い、その演算結果を演算入力値RVに設定する。
【0018】2次側機能ブロック2がカスケードクロー
ズであれば、演算手段33は、演算入力値RVに対して
演算処理を行って、演算結果CPVを出力先である2次
側機能ブロック2の設定値入力端子SETに設定する。
図1に戻り、1次側機能ブロックと2次側機能ブロック
とを演算ブロック3を介してカスケード結合した場合の
動作を、次に、カスケードクローズの場合と、カスケー
ドオープンの場合とに分けて説明する。
【0019】(カスケードクローズモードの場合)各機
能ブロック1,2において、カスケードクローズモード
では、各機能ブロック1,2はカスケードクローズを示
すステータス信号を出力している。演算ブロック3内の
1次側状態読み込み手段34は、1次側機能ブロック1
がカスケードクローズモードであることを、入力用結合
端子31を経由して判断し、1次側機能ブロック1が出
力している演算結果MV1を自身の演算手段33の演算
入力値RVに設定する。また、プッシュバック手段35
は2次側機能ブロック2がカスケードクローズモードで
あることを出力用結合端子32を経由して読み込み、こ
の場合なにもしない。
【0020】演算手段33は、演算入力値RVに対して
所定の折れ線関数演算を行い、演算結果CPVを出力用
結合端子32に出力し、2次側機能ブロック2の設定値
SV2として設定する。これにより、2次側機能ブロッ
ク2では、演算ブロック3で1次側機能ブロツク1の演
算結果に対して折れ線関数演算が施された値を設定値と
し、この設定値とセンサSN2からの信号PV2との偏
差に対してPID制御演算を行い、その演算結果を操作
端VAに出力する動作を行う。
【0021】(カスケードオープンモードの場合)2次
側機能ブロック2の設定値SV2を、例えば手動設定器
にて設定するような場合に、このカスケードオープンモ
ード(この様なモードへの切換は、図示していないが、
各機能ブロックに備えられているモード選択用の手段に
より行われる)になる。この様なモードが選択される
と、各機能ブロック1,2は、カスケードオープンを示
すステータス信号を出力し、その状態が演算ブロック3
に入出力用端子31,32を経由して伝達される。即
ち、プッシュバック手段35は2次側機能ブロック2が
カスケードオープンモードであることを認識すると、2
次側機能ブロック2が扱っている演算値(この場合、機
能ブロック2に与えられている設定値SV2)を読み込
み、その値に対して演算手段33での演算(f)の逆演
算(f-1)を行い、演算結果を自身の演算手段33の演
算入力値RVとして設定する。一方、演算ブロック3内
の1次側状態読み込み手段34は、1次側機能ブロック
1がカスケードオープンモードであることを認識する
と、演算手段33に与えられている演算入力値RVを入
力用結合端子31に出力する。
【0022】これにより、演算手段33の演算結果CP
Vは、2次側機能ブロック2に与えられている設定値S
V2に追従(トラッキング)することとなる。また、1
次側機能ブロック1は、演算ブロック3の入力用結合端
子31に出力されている演算手段33の演算入力値RV
を読み込み、自身の操作出力値MV1に設定すること
で、この操作出力値MV1を2次側機能ブロック2に与
えられている設定値SV2に追従させる。
【0023】この様な動作により、機能ブロック1にお
いて、PID制御演算の初期化が可能となり、積分項の
ワイドアップを防止することができる。また、各機能ブ
ロック1,2において、カスケードクローズモードに切
り換えられた時点で、バンプの発生を防止することがで
きる。なお、上記の実施例では1次側,2次側の各機能
ブロックとして、PID制御演算機能を持つものとし、
また、演算ブロックとして、折れ線関数演算機能を持つ
ものについてそれぞれ例示したが、機能ブロックとして
は、シーケンス制御演算機能やスイッチ機能を持つも
の、更に新しく開発される各種の機能を持つ機能ブロッ
ク等でもよい。また、演算ブロックについても、折れ線
関数演算以外の他の数値演算を行うものについて同様に
適用することができる。
【0024】
【発明の効果】以上詳細に説明したように、本発明は、
演算ブロックをそれぞれ規格化された入出力用結合端子
に結合される他の各機能ブロック側のカスケード状態を
示すステータス情報を監視できるように構成するととも
に、カスケードオープン時に、2次側機能ブロックで扱
っている設定値のような値を自身の演算出力値とした上
に、演算処理の逆演算を行いその演算結果を自身の演算
入力値として設定するプッシュバック手段を設けたもの
である。
【0025】従って、本発明によれば、演算ブロックを
調節計として機能するような機能ブロックの出力側に組
み合わせたり、また、調節計としての機能を持つ複数の
機能ブロックの間にカスケード結合させたりして制御系
を構築することの可能な制御演算装置が実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成ブロック図であ
る。
【図2】演算ブロック3の入力用結合端子31と1次側
機能ブロック1とを直接結合した場合の両者間の動作概
念図である。
【図3】演算ブロック3の出力用結合端子32と2次側
機能ブロック2とを直接結合した場合の両者間の動作概
念図である。
【図4】従来より用意されている数値演算用の内部計器
とPID調節器とを組み合わせて、カスケード制御系を
構築する場合の問題点を説明するための図である。
【符号の説明】
FC 制御演算装置 PR プロセス 1,2 機能ブロック 3 演算ブロック 10,20 演算処理手段 31 入力用結合端子 32 出力用結合端子 33 演算手段 34 1次側状態読み込み手段 35 プッシュバック手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力される信号に所定の演算を施し演算結
    果を出力するソフトウェア要素からなる機能ブロックを
    複数個組み合わせて制御系を構成する制御演算装置であ
    って、 前記機能ブロックの中でカスケード結合される演算ブロ
    ックに、 1次側機能ブロックの出力端子と結合する入力用結合端
    子と、 所定の演算を行う演算手段と、 入力用結合端子に結合される1次側機能ブロックのカス
    ケード状態を示すステータス信号を監視しそのステータ
    ス信号がカスケードクローズを示す場合、1次側機能ブ
    ロックの演算出力値を前記演算手段の演算入力値として
    設定し、カスケードオープンを示す場合、入力用結合端
    子に前記演算手段の演算入力値を出力する1次側状態読
    み込み手段と、 演算手段による演算結果を出力する出力用結合端子と、 この出力結合端子に結合される2次側機能ブロックのカ
    スケード状態を示すステータス信号及び演算値を読み込
    むとともに、ステータス信号がカスケードオープンを示
    す場合、当該演算値に対して前記演算手段での演算の逆
    演算を行い、その演算結果を演算手段の演算入力値とし
    て設定するプッシュバック手段とを設けたことを特徴と
    する制御演算装置。
JP23939193A 1993-09-27 1993-09-27 制御演算装置 Pending JPH0793001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23939193A JPH0793001A (ja) 1993-09-27 1993-09-27 制御演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23939193A JPH0793001A (ja) 1993-09-27 1993-09-27 制御演算装置

Publications (1)

Publication Number Publication Date
JPH0793001A true JPH0793001A (ja) 1995-04-07

Family

ID=17044091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23939193A Pending JPH0793001A (ja) 1993-09-27 1993-09-27 制御演算装置

Country Status (1)

Country Link
JP (1) JPH0793001A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122973A (ja) * 2007-11-15 2009-06-04 Nireco Corp 走行ウェブ位置制御装置及びその方法
JP2010118057A (ja) * 2008-11-14 2010-05-27 General Electric Co <Ge> 制御システムをグラフィカルに表示することに関するシステムおよび方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009122973A (ja) * 2007-11-15 2009-06-04 Nireco Corp 走行ウェブ位置制御装置及びその方法
JP2010118057A (ja) * 2008-11-14 2010-05-27 General Electric Co <Ge> 制御システムをグラフィカルに表示することに関するシステムおよび方法

Similar Documents

Publication Publication Date Title
US20170185055A1 (en) Process control system
JPH0793001A (ja) 制御演算装置
JPH10177401A (ja) フィールドバスシステム
CN116719270A (zh) 一种工控领域plc系统热备冗余控制系统及方法
JP3079885B2 (ja) 制御演算装置
JP3356268B2 (ja) 制御システム装置
JPH10191546A (ja) 電力系統保護制御システム
CN115714796B (zh) 一种具有逻辑关系电力开关量的智能边缘处理方法
CN110895501A (zh) 串口切换方法及其系统
JPH06161502A (ja) 制御演算装置
JPH0212402A (ja) 工作機械における制御用通信システム
JPS58146918A (ja) プログラマブルコントロ−ラ装置
US10789095B2 (en) Data processing system and data processing method
JPH08123503A (ja) プラント制御装置
KR101857922B1 (ko) 산업 자동화에서의 데이터 수집 처리를 위한 동적 아키텍처 시스템
JPS6389902A (ja) 操作端の制御装置
JPH02295264A (ja) 一次局用の通信状態監視装置
JPH08185203A (ja) 制御システムのシミュレーション方法
CN114327676A (zh) 一种面向卷积神经网络的高可靠加速器
CN114625035A (zh) 混合精度的人工智能处理器及其操作方法
JPS6258375A (ja) ネットワ−クデ−タ自動変換方式
JPH03284125A (ja) 配電線系統自動操作装置
JPH0193941A (ja) リモートダイレクトバス伝送方法
JPS60217450A (ja) プラント監視制御装置
JPS634341A (ja) 遠隔保守診断方式