JPH0793548B2 - 標本化周波数変換回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタル機器の出力あるいは入力デジタル
データの標本化周波を、元の周波数より高い周波数に変
換する標本化周波数変換回路に関する。

〔従来の技術〕

従来、映像機器，音響機器の分野では、再生画面，音声
の向上などを図るため、アナログの映像，音声信号をデ
ジタルデータに変換して処理することが望まれ、デジタ
ルテレビジョン受像機，デジタルビデオテープレコーダ
などのデジタル映像機器，およびコンパクトデイスクプ
レーヤ，デジタルオーデイオテープレコーダなどのデジ
タル音響機器が考案されている。

そして、この種デジタル映像機器，テジタル音響機器
は、デジタルデータに変換する際の標本化周波数が機器
枚あるいはメーカ毎に異なり、たとえばデジタルテレビ
ジョ受像機の標本化周波数は、多くの場合、3fsc（fsc
は色副搬送周波数）あるいは4fscになる。

したがつて、異なる機器間などでデータをやりとりする
場合、入力または出力データの標本化周波数を変換する
必要が生じる。

ところで、標本化定理によれば、つぎの（１）式にもと
づき、原信号が標本値から復元される。

なお、（１）式において、ｇ（ｔ）は時間ｔに依存して
変化する原信号、ｇ（iT）は周期Ｔの標本化によつて、
得られた標本化番号ｉの標本値のデジタルデータ、Ｓ
（ｔ−iT）は帯域Ｗの理想低減フイルタのインパルス応
答を示し、 で示される。

そして、たとえば第３図に示すように、標本化周波数3f
scの標本化によつて形成された時系列の各データQ₀,Q₁,
Q₂,…をデジタル処理し、標本化周波数4fscによつて形
成される時系列の各データP₀,P₁,P₂,…に変換する場
合、原理的には、まず、各データQ₀,Q₁,Q₂,…をｇ
（０）,g（Ｔ）,g（2T），…（ただしＴ＝1/3fsc）に代
入して（１）式の演算をくり返し、原信号ｇ（ｔ）を求
め、つぎに、求めた原信号ｇ（ｔ）に各データP₀,P₁,
P₂,…の時刻ｔを代入し、各データQ₀,Q₁,Q₂,…を求めれ
ばよい。

しかし、元の標本化周波数と変換後の標本化周波数を任
意に設定して前述の演算を行なうことは、実際には、回
路構成上からも非常に困難である。

一方、たとえば“昭和54年度電子通信学会総合全国大会
予稿集”（昭和54年３月，電子通信学会発行）の発表番
号1080の「NTSC信号の標本化周波数デジタル変換の一方
式」にも記載されているように、元の標本化周波数fmと
変換後の標本化周波数fnとがm:nの整数比で示される場
合，すなわち前述の3fscと4fscのように3:4などの整数
比で示される場合は、元の各データと変換後の各データ
とが特定の位相関係になるため、標本化周波数fm,fnの
最小公倍数で動作する補間フイルタを用いれば、比較的
簡単に標本化周波数の変換が行なえる。

すなわち、第３図のように標本化周波数3fscを標本化周
波数4fscに変換する場合は3fscと4fscとの最小公倍数12
fscで動作する補間フイルタによつて元の標本化周波数3
fscを12fscに変換し、その後、標本化周波数4fscで再標
本化すれば、標本化周波数の3fscから4fscへの変換が行
なえる。

ところで、変換後のデータを基準にし、元のデータQi
（＝…,Q_-1,Q₀,Q₁,…）から変換後のデータPj（＝P₀,
P₁,…）を得る場合、周波数12fscで動作する帯域Ｗの理
想低減フイルタのインパルス応答データをSh（＝…,
S_-1,S₀,S₁,…）とすれば、各データPjと各データQiとの
間には、その位相関係にもとづき、一般式として、つぎ
の（２）式が成立する。

なお、P₄k,…,P₄k₊₃は4k,…,₄k＋_３番目（ｋ＝0,1,2,
…）のデータPjを示し、同様に、S₄l,…,S₄l_-9は4l,…,
4l_-9番目のデータShを示し、Q₃k＋ｌは3k＋ｌ番目のデ
ータQjを示す。

そして、（２）式からも明らかように、周波数3fscから
4fscに標本化周波数を変換する場合、前述の補間フイル
タを、４個のトランスバーサルフイルタ型のデジタルフ
イルタに分割することができるため、従来は、第４図に
示すように、（２）式のΣS₄l,…，Σ₄l_-9をそれぞれタ
ツプ係数データとして周波数3fscで動作する４個のデジ
タルフイルタ（1a），（1b），（1c），（1d）と、各フ
イルタ（1a）〜（1d）の出力データP₄k,…P₄k₊₃を周波
数4fscで順次に選択するサンプリング用のスイツチ
（２）とを用いて、周波数3fscから周波数4fscに標本化
周波数を変換する標本化周波数変換回路が形成されてい
る。

なお、第４図の（３）は標本化周波数3fscの元の各デー
タQiの入力端子、（４）は変換後の標本化周波数4fscの
各データPjの出力端子である。

ところで、（２）式のようにｌ＝−∞〜∞の無限回の加
算を行なつて各データPjを求めれば、理想的な変換が行
なえるが、実際の回路上では、無限回の加算を行なうこ
とは不可能である。

そして、フイルタ（1a）〜（1d）の加算回数は要求され
るフイルタ精度などにもとづく補間フイルタの周波数特
性から決まり、たとえば補間フイルタとしてタツプ数25
の25次フイルタが必要な場合は、タツプ数25のトランス
バーサルフイルタのインパルス応答を25元連立方程式か
ら算出することにより、（２）式に相当する式として
（３）式が求まる。

さらに、（３）式を行列式に変換することにより、つぎ
の（４）式が得られる。

したがつて、（４）式からも明らかなように、フイルタ
（1a）〜（1d）は、それぞれ〔S_-12,…,S₁₂〕，〔S_-11,
…,S₉〕，〔S_-10,…,S₁₀〕〔S_-9,…,S₁₁〕のタツプ係数
７または６のトランスサーバルフイルタを用いて形成す
ることができ、この場合、フイルタ（1a）〜（1d）の加
算回数は７回または６回になる。

すなわち、従来のこの種標本化周波数変換回路は、元の
標本化周波数fmと変換後の標本化周波数fnとが整数比m:
nになる場合、両周波数fm,fnの最小公倍数の周波数でサ
ンプリングして得られる各データshにもとづき、（２）
式と同様の６個の補間フイルタの式が得られるため、第
４図と同様に、周波数fmで動作するｎ個のトランスバー
サルフイルタ型のデジタルフイルタと、該各デジタルフ
イルタの出力データを周波数fnで順次にサンプリングす
るサンプリグ用のスイツチとを設けて形成されている。

〔発明が解決しようとする問題点〕

ところで、前記従来の標本化周波数変換回路では、標本
化周波数をfmからfnに変換する場合、前述したようにｎ
個のデジタルフイルタを要し、部品点数が多くなつて複
雑かつ高価になる問題点がある。

〔問題点を解決するための手段〕

この発明は、前記の点に留意してなされたものであり、
標本化周波数fmで形成された時系列の入力データをデジ
タルフイルタ処理し、前記標本化周波数fmより高い標本
化周波数fn（fm,fnは整数比m:nで示される周波数）の時
系列の変換データを形成して出力する標本化周波数変換
回路において、 この発明では、前記入力データがｍ個入力される枚にｍ
個の前記入力データにｎ−ｍ個のすきま用のダミーデー
タを付加し、標本化周波数fnの時系列のｎ個の時間圧縮
データを形成して出力する時間軸変換回路と、 前記時間圧縮データをデジタルフイルタ処理するトラン
スバーサルフイルタ型の１個のデジタルフイルタとを備
え、 かつ、前記デジタルフイルタに、前記時間圧縮データを
順次に遅延する多段の遅延回路と、該各遅延回路の出力
データそれぞれにフイルタ用の各タップ係数データをそ
れぞれを乗算する複数の乗算器と、前記各タップ係数デ
ータを標本化周波数fnで切換え可変し，前記デジタルフ
イルタをｎ個のフイルタに時分割可変する係数制御回路
と、前記各乗算器の出力データを加算して前記変換デー
タを出力する加算器とを設ける。

〔作用〕

したがつて、この発明によると、時間軸変換回路によ
り、標本化周波数fmの入力データが標本化周波数fnのデ
ータに時間圧縮されるとともに、ｍ個の入力データ毎に
ｎ−ｍ個のすきま用のダミーデータが付加され、時間軸
変換回路からデジタルフイルタに、周波数fnの時間圧縮
データが出力される。

さらに、周波数fnの各タツプ係数データの切換え可変に
もとづき、デジタルフイルタが周波数fnでｎ個のフイル
タに時分割可変され、デジタルフイルタによつて入力さ
れたデータが時分割多重処理され、このとき、ダミーデ
ータが周期的に入力されるため、各タツプ係数データの
設定にもとづき、ダミーデータを無効にすることによ
り、標本化周波数fmの入力データにもとづく標本化周波
数fnの変換データが形成される。

そのため、１個のデジタルフイルタを設けた構成で標本
化周波数のfmからfnへの変換が行なえる。

〔実施例〕

つぎに、この発明を、その１実施例を示した第１図およ
び第２図とともに詳細に説明する。

第１図は標本化周波数fm,fnを3fsc,4fscとし、m:n＝3:4
とした場合の構成を示し、同図において、（５）は標本
化周波数fmの時系列の入力データQiの入力端子、（６）
は入力端子（５）に接続された時間軸変換回路，（7
a），…，（7i）は変換回路（６）に直列接続された９
個の遅延回路であり、それぞれ入力データを１クロツク
だけ遅延する１クロツク遅延回路からなり、多段の遅延
回路を形成する。

（8a），…，（8i）は遅延回路（7a）〜（7i）それぞれ
の出力データが入力される９個の乗算器であり、それぞ
れデジタル乗算器からなり、入力データにフイルタ用の
タツプ係数データβ_４…,0,…，β_４…,0,…，β_-4それ
ぞれを乗算して出力する。（９）は各乗算器（8a）〜
（8i）の出力データを加算する加算器であり、デジタル
加算器からなり、加算結果のデータを標本化周波数fnの
時系列の変換データPjとして出力端子（10）に順次に出
力する。

（11）は各タツプ係数データβ_４〜β_-4を形成して出力
する係数制御回路であり、たとえば、各タツプ係数デー
タβ_-4〜β_４それぞれの４種の値を順次にくり返し出力
する９個のレジスタと、該各レジスタの出力データを変
換回路（６）のデータ出力に同期して周波数fnで順次切
換える出力タイミング切換回路とからなる。

（12）は各遅延回路（7a）〜（7i），各乗算器（8a）〜
（8i），加算器（９）および制御回路（11）からなるト
ランスバーサルフイルタ型の１個のデジタルフイルタで
ある。

そして、変換回路（６）は、FIFO型のメモリなどを用い
て形成され、周波数3fscの入力クロツクで入力データQi
を順次に取込んで周波数4fscの出力クロツクで出力し、
入力データQiの時間軸を周波数4fscのレートに圧縮する
とともに、３個の入力データQiが入力される毎に、出力
クロツクを１クロツクだけ停止してすきま用の（ｎ−ｍ
＝）１個のダミーデータを形成し、周波数4fscのレート
で、３個の入力データ毎に１個のダミーデータが付加さ
れた時間圧縮データをフイルタ（２）に出力する。

このとき、フイルタ（12）により、第４図の場合と同
様、等価的に25次の補間フイルタで標本化周波数の変換
を行なう場合、フイルタ（12）の入力データが（４）式
の右辺のQ₃k_-1とQ₃kとの間,Q₃k₊₂とQ₃k₊₃との間，およ
びQ₃k₊₅の後それぞれに１個のダミーデータを挿入した
周波数fnのデータになるため挿入される各ダミーデータ
をD_-1,D₀,D₁とすれば、（４）式に相当する行列式とし
て、つぎの（５）式の行列式が成立する。

さらに、（５）式をＺ演算子を用いて書き換えると、フ
イルタ（12）に入力される時系列のデータＱ′と変換後
のデータPjとしてフイルタ（12）から出力される時系列
のデータＰ′との間につぎの（６）式が成立する。

ところで、各遅延回路（7a）〜（7i）は、たとえば制御
回路（11）の出力タイミング切換回路のクロツクにもと
づき、変換回路（６）のデータ出力に同期して周波数4f
scで動作し、入力されたデータを周波数4fscの１クロツ
クだけ遅延する そのため、変換回路（６）から出力されたデータは、１
クロツク毎に遅延回路（7a）から遅延回路（7i）の方向
に移動する。

そして、変換回路（６）から出力されるデータが４個毎
に１個だけダミーデータとなるため、（６）式からも明
らかなように、各タツプ係数データβ_４〜β_-4の値を
〔S₁₂,0,0,0〕，…，〔S_-12,S_-11,S_-10,0〕それぞれの
４種類に１クロツクずつ順次に切換え可変し、フイルタ
（12）を（６）式にしたがつた４種類のフイルタに時分
割可変することにより、ダミーデータの項が無効とな
り、出力端子（10）に標本化周波数4fscの変換データPj
が得られる。

そこで、制御回路（11）は、タツプ係数データβ_４〜β
_-4それぞれを出力する９個のシフトレジスタに〔S₁₂,0,
0,0〕，…，〔S_-12,S_-11,S_-10,0〕それぞれを保持する
とともに、変換回路（11）のデータ出力に同期した出力
タイミング切換回路のクロツクにもとづき、タツプ係数
データβ_４〜β_-4を１クロツク毎に切換える。

したがつて、第２図に示すように、変換回路（６）に標
本化周波数3fscで入力データQ₀,Q₁,…が順に入力される
と、変換回路（６）からフイルタ（12）に周波数4fscで
時間圧縮データQ_-3,Q_-2,Q_-1,D_-1,…が順に出力され、こ
のとき、遅延回路（7a），（7b），…，（7h），（7i）
の出力データがそれぞれ周波数4fscで図示のように変化
するとともに、タツプ係数データβ₄,β₃,…，β_-3,β
_-4も、それぞれ周波数4fscで図示のように変化し、フイ
ルタ（12）によつて（６）式にしたがつた演算が行なわ
れ、出力端子（10）から、標本化周波数4fscの変換デー
タP₀,P₁,P₂,…が出力される。

そして、前記実施例の場合は、第４図の従来の変換回路
を形成する４個のフイルタ（1a）〜（1d）の代わりに、
周波数4fsc毎にタツプ係数データが切換わる１個のフイ
ルタ（12）を設け、該フイルタ（12）によつて変換回路
（６）のデータを時分割多重処理するため、１個のデジ
タルフイルタを設けた部品点数の少ない構成で標本化周
波数の変換が行なえ、簡単かつ安価に形成することがで
きる。

なお、前記実施例では標本化周波数をfm＝3fscからfn＝
4fscに変換する場合について説明したが、fm,fnを整数
比m:nになる任意の標本化周波数fmから、標本化周波fn
に変換する場合（ただし、fm＜fn）に適用できるは勿論
であり、このとき、変換回路（11）により、周波数fmで
入力したデータがｍ個入力される毎に、ｎ−ｍ個のフイ
ルタ用のダミーデータを付加して周波数fnで出力すると
ともに、デジタルフイルタを、周波数fnのレートでｎ個
のフイルタに時分割可変すればよい。

また、前記実施例では、25次の補間フイルタにもとづ
き、（６）式からフイルタ（12）のタツプ数を９とした
が、要求される精度などにもとづき、補間フイルタの次
数を変更してフイルタ（12）のタツプ数を実施例と異な
る数に設定することもでき、この場合は、タツプ数に応
じてフイルタ（12）の遅延回路の個数などを可変すれば
よい。

〔発明の効果〕

以上のように、この発明の標本化周波数変換回路による
と、時間軸圧縮回路により、標本化周波数fmの入力デー
タを変換すべき標本化周波数fnのデータに時間圧縮する
とともに、ｍ個の入力データの毎にｎ−ｍ個のすきま用
のダミーデータを付加し、周波数fnの時間圧縮データを
形成してデジタルフイルタに出力し、かつ、該フイルタ
により、周波数fnで入力された時間圧縮データを、周波
数fnで各タツプ係数データを切換え可変して時分割多重
処理し、周波数fnの変換データを形成したことにより、
１個のデジタルフイルタを用いた部品数の少ない簡単か
つ安価な構成で標本化周波数のfmからfnへの変換が行な
えるものである。

【図面の簡単な説明】

第１図はこの発明の標本化周波数変換回路の１実施例の
ブロツク図、第２図は第１図の動作説明用のタイミング
チヤート、第３図は標本化周波数の変換説明図、第４図
は従来の標本化周波数変換回路のブロツク図である。 （５）……入力端子、（６）……時間軸変換回路、（7
a）〜（7i）……遅延回路、（8a）〜（8i）……乗算
器、（９）……加算器、（10）……出力端子、（11）…
…係数制御回路、（12）……デジタルフイルタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】標本化周波数fmで構成された時系列の入力
   データをデジタルフィルタ処理し、前記標本化周波数fm
   より高い標本化周波数fn（fm,fnは整数比m:nで示される
   周波数）の時系列の変換データを形成して出力する標本
   化周波数変換回路において、 前記入力データがｍ個入力される毎にｍ個の前記入力デ
   ータにｎ−ｍ個のすきま用のダミーデータを付加し、標
   本化周波数fnの時系列のｎ個の時間軸圧縮データを形成
   して出力する時間軸変換回路と、 前記時間軸圧縮データをデジタルフィルタ処理するトラ
   ンスバーサルフィルタ型の１個のデジタルフィルタとを
   備え、 かつ、前記デジタルフィルタに、前記時間軸圧縮データ
   を順次に遅延する多段の遅延回路と、該各遅延回路の出
   力データそれぞれにフィルタ用の各タップ係数データを
   それぞれを乗算する複数の乗算器と、前記各タップ係数
   データをダミーデータの挿入パターンに合わせて標本化
   周波数fnで切換え、ダミーデータが出力に影響を及ぼさ
   ないように制御する係数制御回路と、前記各乗算器の出
   力データを加算して前記変換データを出力する加算器と
   を設けた ことを特徴とする標本化周波数変換回路。