JPH0793643B2 - キヤリア信号の再生回路 - Google Patents
キヤリア信号の再生回路Info
- Publication number
- JPH0793643B2 JPH0793643B2 JP59199881A JP19988184A JPH0793643B2 JP H0793643 B2 JPH0793643 B2 JP H0793643B2 JP 59199881 A JP59199881 A JP 59199881A JP 19988184 A JP19988184 A JP 19988184A JP H0793643 B2 JPH0793643 B2 JP H0793643B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- supplied
- period
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、16QAM（16値直交振幅変調）におけるキャ
リア信号の再生回路に関する。
リア信号の再生回路に関する。
CATVの信号ラインのように、比較的C/Nが良好な信号ラ
インを使用して高速のデータ、例えばデジタル化された
ビデオ信号を伝送する技術として16QAMがある（例え
ば、特公昭58−23022号公報）。
インを使用して高速のデータ、例えばデジタル化された
ビデオ信号を伝送する技術として16QAMがある（例え
ば、特公昭58−23022号公報）。
そして、この16QAMは、帯域利用効率の点で優れてい
る。また、基準位相を固定してデータの伝送を行う16QA
Mでは、ハードウェアの構成が簡単になる。
る。また、基準位相を固定してデータの伝送を行う16QA
Mでは、ハードウェアの構成が簡単になる。
基準位相を固定してデータの伝送を行う16QAMにおい
て、受信側での符号誤りを最小にするには、キャリア信
号を再生した場合、その再生されたキャリア信号の基準
位相に厳密さが要求されるので、キャリア信号の再生回
路が複雑になってしまう。
て、受信側での符号誤りを最小にするには、キャリア信
号を再生した場合、その再生されたキャリア信号の基準
位相に厳密さが要求されるので、キャリア信号の再生回
路が複雑になってしまう。
所定の期間Thごとに、所定の値の同期データ00Hが付加
されたデジタルデータSdにより、同期データ00Hの期間T
hには、キャリア信号Soのレベル及び位相が所定の基準
値となるように16QAMが行われた16QAM信号Smからキャリ
ア信号を再生するにあたり、16QAM信号Smから同期デー
タ00Hの期間Thを検出し、この検出された同期データ00H
の期間Thにおいてのみ16QAM信号Smを参照してPLL（70）
をロックし、このロックしたPLL（70）からキャリア信
号Soを取り出すように構成したものである。
されたデジタルデータSdにより、同期データ00Hの期間T
hには、キャリア信号Soのレベル及び位相が所定の基準
値となるように16QAMが行われた16QAM信号Smからキャリ
ア信号を再生するにあたり、16QAM信号Smから同期デー
タ00Hの期間Thを検出し、この検出された同期データ00H
の期間Thにおいてのみ16QAM信号Smを参照してPLL（70）
をロックし、このロックしたPLL（70）からキャリア信
号Soを取り出すように構成したものである。
16QAM信号Smから同期データ00Hの期間Thが検出され、こ
の検出された同期データ00Hの期間Thにおいてのみ16QAM
信号Smが参照されてPLL（70）がロックされ、このロッ
クされたPLL（70）からキャリア信号Soが取り出され
る。
の検出された同期データ00Hの期間Thにおいてのみ16QAM
信号Smが参照されてPLL（70）がロックされ、このロッ
クされたPLL（70）からキャリア信号Soが取り出され
る。
まず、前提の技術として、基準位相を固定してデータの
伝送を行う16QAMの送信回路及び受信回路の一例につい
て説明しよう。
伝送を行う16QAMの送信回路及び受信回路の一例につい
て説明しよう。
第２図は送信回路、第３図は受信回路を示す。
そして、送信回路において、例えばNTSC方式のカラービ
デオ信号Saが、端子（11）を通じてA/Dコンバータ（1
2）に供給されると共に、クロック発生回路（31）に供
給されて信号Saに含まれるバースト信号Sbからその周波
数fb（3.58MHz）の３倍の周波数3fbで、かつ、そのバ
ースト信号Sbに同期したクロックCK3が形成され、この
クロックCK3がコンバータ（12）に供給されて信号Saは
サンプリング周波数が3fbで、１サンプルが８ビットの
デジタル信号Sdに変換される。なお、このとき、第４図
に実線で示すように、信号Saのペデスタルレベル（０
IRE）が信号Sdの40H、シンクチップレベル（−40 IR
E）が08Hとなるような極性及び比率でA/D変換される。
デオ信号Saが、端子（11）を通じてA/Dコンバータ（1
2）に供給されると共に、クロック発生回路（31）に供
給されて信号Saに含まれるバースト信号Sbからその周波
数fb（3.58MHz）の３倍の周波数3fbで、かつ、そのバ
ースト信号Sbに同期したクロックCK3が形成され、この
クロックCK3がコンバータ（12）に供給されて信号Saは
サンプリング周波数が3fbで、１サンプルが８ビットの
デジタル信号Sdに変換される。なお、このとき、第４図
に実線で示すように、信号Saのペデスタルレベル（０
IRE）が信号Sdの40H、シンクチップレベル（−40 IR
E）が08Hとなるような極性及び比率でA/D変換される。
さらに、この信号Sdが補正回路（13）に供給されると共
に、クロックCK3が補正回路（13）に供給されて同図に
破線で示すようにシンクチップ期間Thには、信号Sdのシ
ンクチップレベルは08Hから00Hに補正され、この補正後
の信号Sdが加算回路（14）に供給されると共に、クロッ
クCK3がＭ系列発生回路（32）に供給されてＭ系列のス
クランブル信号Ssが形成され、この信号Ssが加算回路
（14）に供給されて信号Sdはシンクチップ部分（期間T
h）を除いた区間がスクランブルされる。信号Ssによる
スクランブルは、信号Sd（Sa）の相関をなくすための操
作である。
に、クロックCK3が補正回路（13）に供給されて同図に
破線で示すようにシンクチップ期間Thには、信号Sdのシ
ンクチップレベルは08Hから00Hに補正され、この補正後
の信号Sdが加算回路（14）に供給されると共に、クロッ
クCK3がＭ系列発生回路（32）に供給されてＭ系列のス
クランブル信号Ssが形成され、この信号Ssが加算回路
（14）に供給されて信号Sdはシンクチップ部分（期間T
h）を除いた区間がスクランブルされる。信号Ssによる
スクランブルは、信号Sd（Sa）の相関をなくすための操
作である。
そして、このスクランブルされた信号Sdが、変換回路
（15）に供給されると共に、クロック発生回路（31）か
らバースト信号Sbの６倍の周波数で、かつ、この信号Sb
に同期したクロックCK6が取り出され、このクロックCK3
とクロックCK3とが変換回路（15）に供給されて信号Sd
は、その１サンプル８ビットが４ビットづつに分割され
る。すなわち、信号Sdの１サンプルのMSBからLSBを順に
ビットb7〜b0とすると、信号Sdの１サンプル期間（クロ
ックCK3の周期）に、ビットb7とb3、b6とb2、b5とb1、b
4とb0とがそれぞれ1/2サンプル期間（クロックCK6の周
期）ごとに取り出される。
（15）に供給されると共に、クロック発生回路（31）か
らバースト信号Sbの６倍の周波数で、かつ、この信号Sb
に同期したクロックCK6が取り出され、このクロックCK3
とクロックCK3とが変換回路（15）に供給されて信号Sd
は、その１サンプル８ビットが４ビットづつに分割され
る。すなわち、信号Sdの１サンプルのMSBからLSBを順に
ビットb7〜b0とすると、信号Sdの１サンプル期間（クロ
ックCK3の周期）に、ビットb7とb3、b6とb2、b5とb1、b
4とb0とがそれぞれ1/2サンプル期間（クロックCK6の周
期）ごとに取り出される。
そして、この取り出されたビットb7とb3、b6とb2、b5と
b1、b4とb0とが、バイナリートランスバーサルフィルタ
（16A）〜（16D）にそれぞれ供給されて受信側で復調さ
れるベースバンド信号が正確にナイキストの第１基準
（インパルス応答波形の軸との等間隔交差）を満たすよ
うにスペクトラムの補正が時間領域で行われる。なお、
このとき、クロック発生回路（31）において、バースト
信号Sb12倍の周波数で、かつ、この信号Sbに同期したク
ロックCK12が形成され、このクロックCK12がフィルタ
（16A）〜（16D）に供給される。
b1、b4とb0とが、バイナリートランスバーサルフィルタ
（16A）〜（16D）にそれぞれ供給されて受信側で復調さ
れるベースバンド信号が正確にナイキストの第１基準
（インパルス応答波形の軸との等間隔交差）を満たすよ
うにスペクトラムの補正が時間領域で行われる。なお、
このとき、クロック発生回路（31）において、バースト
信号Sb12倍の周波数で、かつ、この信号Sbに同期したク
ロックCK12が形成され、このクロックCK12がフィルタ
（16A）〜（16D）に供給される。
そして、このフィルタ（16A）〜（16D）の出力信号をそ
れぞれ信号Ba〜Bdとすると、信号Baが加算回路（17A）
に供給されると共に、信号Bbがアッテネータ（17B）に
供給されて1/2のレベルとされてから加算回路（17A）に
供給されて加算回路（17A）からは、Bi＝Ba＋1/2Bbで示
される加算信号Biが取り出される。この場合、簡単のた
め、フィルタ（17A），（17B）からの信号Ba,Bbが矩形
波信号であるとすると、第５図に示すように、加算回路
（17A）に供給される信号Baのレベル（ピーク値）は＋
１または−１であり、信号Bbのレベルは＋1/2または−1
/2であるから、加算信号Biのレベルは、信号Ba,Bbのレ
ベルに対応して＋1.5,＋0.5,−0.5,−1.5のいずれかの
値となる。
れぞれ信号Ba〜Bdとすると、信号Baが加算回路（17A）
に供給されると共に、信号Bbがアッテネータ（17B）に
供給されて1/2のレベルとされてから加算回路（17A）に
供給されて加算回路（17A）からは、Bi＝Ba＋1/2Bbで示
される加算信号Biが取り出される。この場合、簡単のた
め、フィルタ（17A），（17B）からの信号Ba,Bbが矩形
波信号であるとすると、第５図に示すように、加算回路
（17A）に供給される信号Baのレベル（ピーク値）は＋
１または−１であり、信号Bbのレベルは＋1/2または−1
/2であるから、加算信号Biのレベルは、信号Ba,Bbのレ
ベルに対応して＋1.5,＋0.5,−0.5,−1.5のいずれかの
値となる。
また、フィルタ（16C）からの信号Bcが加算回路（17C）
に供給されると共に、フィルタ（16D）からの信号Bbが
アッテネータ（17D）により1/2のレベルとされてから加
算回路（17C）に供給されてBq＝Bc＋1/2Bdで示される加
算信号Bqが取り出される。なお、この信号Bqも信号Biと
同様に４値のうちのいずれかの値となる。
に供給されると共に、フィルタ（16D）からの信号Bbが
アッテネータ（17D）により1/2のレベルとされてから加
算回路（17C）に供給されてBq＝Bc＋1/2Bdで示される加
算信号Bqが取り出される。なお、この信号Bqも信号Biと
同様に４値のうちのいずれかの値となる。
そして、これら信号Bi,Bqがローパスフィルタ（18A），
（18C）に供給されて不要成分が除去されてからダブル
バランス型の平衡変調回路（21A），（21C）に変調入力
として供給されると共に、発振回路（35）において所定
の周波数、例えば130MHzの発振信号Soが形成され、この
発振信号Soが移相回路（36）に供給されて位相が互いに
90゜異なるキャリア信号Ci,Cqとされ、これら信号Ci,Cq
が変調回路（21A），（21C）に供給されて信号Bi,Bqに
より平衡変調されて被変調信号Si,Sqが取り出され、こ
の信号Si,Sqが加算回路（22）に供給されてSm＝Si＋Sq
で示される加算信号Smが取り出される。
（18C）に供給されて不要成分が除去されてからダブル
バランス型の平衡変調回路（21A），（21C）に変調入力
として供給されると共に、発振回路（35）において所定
の周波数、例えば130MHzの発振信号Soが形成され、この
発振信号Soが移相回路（36）に供給されて位相が互いに
90゜異なるキャリア信号Ci,Cqとされ、これら信号Ci,Cq
が変調回路（21A），（21C）に供給されて信号Bi,Bqに
より平衡変調されて被変調信号Si,Sqが取り出され、こ
の信号Si,Sqが加算回路（22）に供給されてSm＝Si＋Sq
で示される加算信号Smが取り出される。
この場合、信号Smは第６図のように示すことができる。
すなわち、信号Ci,Cqは互いに90゜の位相差を有してい
るので、信号Ci,Cqの位相軸をＩ軸及びＱ軸とすれば、
これらＩ軸及びＱ軸は互いに直交する。そして、信号C
i,Cqを変調している信号Bi,Bqのレベル（ピーク値）
は、Ｉ軸上及びＱ軸上の±1.5,±0.5のいずれかの値し
かとらない。従って、×印をつけた点が信号Smのとり得
る点（有意な点）となる。また、この信号Smのとり得る
点（×印）を、もとの信号Ba〜Bdにより示すと、すなわ
ち、符号配置を示すと、第７図のようになる。従って、
信号Smは、16QAMによる被変調信号である。
すなわち、信号Ci,Cqは互いに90゜の位相差を有してい
るので、信号Ci,Cqの位相軸をＩ軸及びＱ軸とすれば、
これらＩ軸及びＱ軸は互いに直交する。そして、信号C
i,Cqを変調している信号Bi,Bqのレベル（ピーク値）
は、Ｉ軸上及びＱ軸上の±1.5,±0.5のいずれかの値し
かとらない。従って、×印をつけた点が信号Smのとり得
る点（有意な点）となる。また、この信号Smのとり得る
点（×印）を、もとの信号Ba〜Bdにより示すと、すなわ
ち、符号配置を示すと、第７図のようになる。従って、
信号Smは、16QAMによる被変調信号である。
そして、この信号Smにおいて、Ba〜Bd＝“0000"の点Ｒ
は、Ｉ軸に対して位相が255゜で、レベルが となるが、続けてBa〜Bd＝“0000"となるのは、Sd＝00H
のとき、すなわち、ビデオ信号Saのシンクチップ期間Th
のときである。つまり、この点Ｒは同期パルスに相当す
る。
は、Ｉ軸に対して位相が255゜で、レベルが となるが、続けてBa〜Bd＝“0000"となるのは、Sd＝00H
のとき、すなわち、ビデオ信号Saのシンクチップ期間Th
のときである。つまり、この点Ｒは同期パルスに相当す
る。
また、ビデオ信号Saのシンクチップ部分は、00Hとして
いるので、シンクチップ期間Thには、点Ｒが連続するこ
とになる。従って、信号Smにおいて、点Ｒのレベル及び
位相が期間Th連続したらそれはシンクチップ部分であ
る。
いるので、シンクチップ期間Thには、点Ｒが連続するこ
とになる。従って、信号Smにおいて、点Ｒのレベル及び
位相が期間Th連続したらそれはシンクチップ部分であ
る。
そして、この信号Smがバンドパスフィルタ（23）に供給
されて不要成分が除去されてから端子（24）に取り出さ
れ、さらに例えばCATVライン（25）に送り出される。
されて不要成分が除去されてから端子（24）に取り出さ
れ、さらに例えばCATVライン（25）に送り出される。
また、受信回路において、ライン（25）からの信号Sm
が、端子（41）を通じ、さらにバンドパスフィルタ（4
2）を通じてAGC回路（43）に供給されて一定レベルの信
号Smとされ、この信号Smが同期検波回路（44A），（44
C）に供給されると共に、基準キャリア再生回路（61）
に供給されて基準キャリア信号Soが再生され（詳細は後
述する）、この信号Soが移相回路（62）に供給されて復
調用キャリア信号Ci,Cqとされ、これら信号Ci,Cqが検波
回路（44A），（44C）に供給されて信号Smから信号Bi,B
qが復調され、信号Biが電圧比較回路（51A）〜（51C）
に供給されて第８図に示すようにレベルが1,0,−１の基
準電圧Va〜Vcとそれぞれ電圧比較され、比較回路（51
A）〜（51C）からはBi≧Va,Bi≧Vb,Bi≧Vcのときそれぞ
れ“1"になる比較出力が取り出され、この比較出力が変
換回路（52A）に供給されてもとの２ビットの信号Ba,Bb
に変換され、この信号Ba,Bbが変換回路（53）に供給さ
れる。
が、端子（41）を通じ、さらにバンドパスフィルタ（4
2）を通じてAGC回路（43）に供給されて一定レベルの信
号Smとされ、この信号Smが同期検波回路（44A），（44
C）に供給されると共に、基準キャリア再生回路（61）
に供給されて基準キャリア信号Soが再生され（詳細は後
述する）、この信号Soが移相回路（62）に供給されて復
調用キャリア信号Ci,Cqとされ、これら信号Ci,Cqが検波
回路（44A），（44C）に供給されて信号Smから信号Bi,B
qが復調され、信号Biが電圧比較回路（51A）〜（51C）
に供給されて第８図に示すようにレベルが1,0,−１の基
準電圧Va〜Vcとそれぞれ電圧比較され、比較回路（51
A）〜（51C）からはBi≧Va,Bi≧Vb,Bi≧Vcのときそれぞ
れ“1"になる比較出力が取り出され、この比較出力が変
換回路（52A）に供給されてもとの２ビットの信号Ba,Bb
に変換され、この信号Ba,Bbが変換回路（53）に供給さ
れる。
さらに、同様に、検波回路（44C）からの信号Bqが、電
圧比較回路（51D）〜（51F）に供給されて電圧Va〜Vcと
電圧比較され、その比較出力が変換回路（52C）に供給
されてもとの信号Bc,Bdに変換され、この信号Bc,Bdが変
換回路（53）に供給される。
圧比較回路（51D）〜（51F）に供給されて電圧Va〜Vcと
電圧比較され、その比較出力が変換回路（52C）に供給
されてもとの信号Bc,Bdに変換され、この信号Bc,Bdが変
換回路（53）に供給される。
そして、例えば比較回路（51E）の比較出力がクロック
再生回路（65）に供給されてクロックCK6が形成され、
このクロックCK6が変換回路（53）に供給されて信号Ba
〜Bdは信号Sdに変換され、この信号Sdがデスクランブル
回路（54）に供給されると共に、クロック再生回路（6
5）からクロックCK3が供給されて信号Sdにデスクランブ
ルが行われ、このデスクランブルされた信号SdがD/Aコ
ンバータ（55）に供給されると共に、クロック再生回路
（65）からクロックCK3が供給されて信号SdはもとのNTS
Cカラービデオ信号Saに変換され、この信号Saが端子（5
6）に取り出される。
再生回路（65）に供給されてクロックCK6が形成され、
このクロックCK6が変換回路（53）に供給されて信号Ba
〜Bdは信号Sdに変換され、この信号Sdがデスクランブル
回路（54）に供給されると共に、クロック再生回路（6
5）からクロックCK3が供給されて信号Sdにデスクランブ
ルが行われ、このデスクランブルされた信号SdがD/Aコ
ンバータ（55）に供給されると共に、クロック再生回路
（65）からクロックCK3が供給されて信号SdはもとのNTS
Cカラービデオ信号Saに変換され、この信号Saが端子（5
6）に取り出される。
第１図はこの発明によるキャリア再生回路（61）の一例
を示し、第９図はその各部の波形を示す（以下この図を
波形図と呼ぶ）。
を示し、第９図はその各部の波形を示す（以下この図を
波形図と呼ぶ）。
そして、このキャリア再生回路（61）において、（70）
はPLLを示し、AGC回路（43）からの信号Smが位相比較回
路（71）に供給されると共に、VCO（74）から自走周波
数が信号Smのキャリア周波数に等しい発振信号S0が取り
出され、この信号S0が比較回路（71）に供給されて信号
SmとS0とが位相比較され、その比較出力S1がゲート回路
（72）に供給される。
はPLLを示し、AGC回路（43）からの信号Smが位相比較回
路（71）に供給されると共に、VCO（74）から自走周波
数が信号Smのキャリア周波数に等しい発振信号S0が取り
出され、この信号S0が比較回路（71）に供給されて信号
SmとS0とが位相比較され、その比較出力S1がゲート回路
（72）に供給される。
この場合、信号Smは、シンクチップ部分では、期間Thに
わたって上述した点Ｒのレベル及び位相に固定されてい
るが、他の期間には信号Saのレベルに対応した×点のレ
ベル及び位相となっている。従って、波形図のＡに信号
Smの波形を示すが、これは、シンクチップ期間Thには一
定のレベルで一定の位相の正弦波であり、他の期間Tdに
は信号Saのレベルに対応したレベル及び位相である。
わたって上述した点Ｒのレベル及び位相に固定されてい
るが、他の期間には信号Saのレベルに対応した×点のレ
ベル及び位相となっている。従って、波形図のＡに信号
Smの波形を示すが、これは、シンクチップ期間Thには一
定のレベルで一定の位相の正弦波であり、他の期間Tdに
は信号Saのレベルに対応したレベル及び位相である。
そして、比較回路（71）においては、そのような信号Sm
と信号S0とが位相比較されるのであるから、期間Thにお
ける位相比較出力S1は、信号S0が信号Smにロックしてい
れば、一定のレベルの直流信号となり、ロックしていな
ければ、波形図のＢに示すように、信号SmとS0との位相
差に対応した速度で極性及びレベルが変化していく直流
信号となる。また期間Tdは、信号Smに対応した交番信号
となる。
と信号S0とが位相比較されるのであるから、期間Thにお
ける位相比較出力S1は、信号S0が信号Smにロックしてい
れば、一定のレベルの直流信号となり、ロックしていな
ければ、波形図のＢに示すように、信号SmとS0との位相
差に対応した速度で極性及びレベルが変化していく直流
信号となる。また期間Tdは、信号Smに対応した交番信号
となる。
そこで、ゲート回路（72）において、後述するパルスPh
により期間Thにおける信号S1だけが取り出され、この取
り出された信号S1がローパスフィルタ（73）に供給され
て期間Thにおける信号SmとS0との位相差に対応した極性
及びレベルの直流信号とされ、この信号がVCO（74）に
その制御信号として供給される。従って、定常時には、
VCO（74）の発振信号S0は、期間Thにおける信号Smに位
相ロックし、すなわち、上述した点Ｒに対して90゜の位
相差を有する一定の位相の発振信号となる。
により期間Thにおける信号S1だけが取り出され、この取
り出された信号S1がローパスフィルタ（73）に供給され
て期間Thにおける信号SmとS0との位相差に対応した極性
及びレベルの直流信号とされ、この信号がVCO（74）に
その制御信号として供給される。従って、定常時には、
VCO（74）の発振信号S0は、期間Thにおける信号Smに位
相ロックし、すなわち、上述した点Ｒに対して90゜の位
相差を有する一定の位相の発振信号となる。
そして、この信号S0が位相回路（62）に供給されてキャ
リア信号Ci,Cqとされ、さらに、この信号Ci,Cqが検波回
路（44A），（44C）に供給されて信号Smから信号Bi,Bq
が復調される。
リア信号Ci,Cqとされ、さらに、この信号Ci,Cqが検波回
路（44A），（44C）に供給されて信号Smから信号Bi,Bq
が復調される。
さらに、（80）はシンクチップ期間の検出回路を示し、
AGC回路（43）からの信号Smが位相比較回路（81）に供
給されると共に、信号S0が比較回路（81）に供給されて
比較回路（81）からも信号S1が取り出され、この信号S1
がリミッタアンプ（82）に供給されてリミットされるこ
とにより波形図のＣに示すように期間Thにおける直流信
号Shのレベルが＋１（最大値）または−１（最小値）に
固定された信号S2とされ、この信号S2が二乗回路（83）
に供給されて二乗されることにより波形図のＤに示すよ
うに期間Thにおける直流信号Shが“1"レベルの信号S3と
される。なお、この信号S3は、期間Tdには、信号Saに対
応して“0"または“1"のいずれかのレベルである。
AGC回路（43）からの信号Smが位相比較回路（81）に供
給されると共に、信号S0が比較回路（81）に供給されて
比較回路（81）からも信号S1が取り出され、この信号S1
がリミッタアンプ（82）に供給されてリミットされるこ
とにより波形図のＣに示すように期間Thにおける直流信
号Shのレベルが＋１（最大値）または−１（最小値）に
固定された信号S2とされ、この信号S2が二乗回路（83）
に供給されて二乗されることにより波形図のＤに示すよ
うに期間Thにおける直流信号Shが“1"レベルの信号S3と
される。なお、この信号S3は、期間Tdには、信号Saに対
応して“0"または“1"のいずれかのレベルである。
そして、この信号S3がカウンタ（84）のクリア入力CLに
供給されると共に、クロック再生回路（65）からクロッ
クCK3がカウンタ（84）にカウント入力として供給され
る。従って、カウンタ（84）はクロックCK3ををカウン
トするが、期間Tdには信号S3はひんぱんに“0"と“1"と
を繰り返すと共に、S3＝“0"のとき、カウンタ（84）は
クリアされるので、波形図のＥに示すように、カウンタ
（84）のカウント値はあまり増加することがなく、その
キャリ出力CYは、“0"のままである。しかし、期間Thに
は、20サンプル期間にわたってS3＝“1"の状態が続いて
カウンタ（84）がクリアされることがないので、カウン
タ（84）のカウント値は次第に増加し、期間Thにおける
ある時点にキャリ出力CYが“1"となる。
供給されると共に、クロック再生回路（65）からクロッ
クCK3がカウンタ（84）にカウント入力として供給され
る。従って、カウンタ（84）はクロックCK3ををカウン
トするが、期間Tdには信号S3はひんぱんに“0"と“1"と
を繰り返すと共に、S3＝“0"のとき、カウンタ（84）は
クリアされるので、波形図のＥに示すように、カウンタ
（84）のカウント値はあまり増加することがなく、その
キャリ出力CYは、“0"のままである。しかし、期間Thに
は、20サンプル期間にわたってS3＝“1"の状態が続いて
カウンタ（84）がクリアされることがないので、カウン
タ（84）のカウント値は次第に増加し、期間Thにおける
ある時点にキャリ出力CYが“1"となる。
そして、このキャリ出力CYが整形回路（85）に供給され
て波形図のＦに示すように次の期間Thに所定のパルス幅
を有するパルスPhとされ、このパルスPhがゲート回路
（72）にその制御出力として供給されて信号Smのうち期
間Thの直流信号がフィルタ（73）に供給される。従っ
て、PLL（70）においては、上述のように、信号S0が期
間Thの信号Smに位相ロックする。
て波形図のＦに示すように次の期間Thに所定のパルス幅
を有するパルスPhとされ、このパルスPhがゲート回路
（72）にその制御出力として供給されて信号Smのうち期
間Thの直流信号がフィルタ（73）に供給される。従っ
て、PLL（70）においては、上述のように、信号S0が期
間Thの信号Smに位相ロックする。
そして、この場合、この発明によれば、上述からも明ら
かなように、キャリア再生回路（61）の構成が簡単であ
る。また、送信回路及び受信回路も全体として簡単であ
る。
かなように、キャリア再生回路（61）の構成が簡単であ
る。また、送信回路及び受信回路も全体として簡単であ
る。
なお、同期検波回路と位相比較回路とは本質的に同一で
あるから、上述において、比較回路（81）を回路（31）
あるいは（44C）と兼用にできる。
あるから、上述において、比較回路（81）を回路（31）
あるいは（44C）と兼用にできる。
また、連続した情報信号、例えば音声信号の場合には、
送信回路においては、デジタル信号Sdとしたのち、単位
期間ごとに時間軸圧縮してシンクチップ期間Thに相当す
る同期期間を形成し、この期間のレベルを00Hとすると
共に、受信回路において、信号Sdの時間軸伸張を行えば
よい。
送信回路においては、デジタル信号Sdとしたのち、単位
期間ごとに時間軸圧縮してシンクチップ期間Thに相当す
る同期期間を形成し、この期間のレベルを00Hとすると
共に、受信回路において、信号Sdの時間軸伸張を行えば
よい。
さらに、カウンタ（84）のキャリ出力CYの代わりに、カ
ウンタ（84）のカウント値をデコードしてそのカウント
値が所定値になったとき、キャリ出力CYに相当するパル
スを得ることもできる。あるいは、カウンタ（84）の代
わりに信号S3を積分し、その積分出力のレベルを判別す
ることによりアナログ的にキャリ出力CYに相当するパル
スを得ることもできる。
ウンタ（84）のカウント値をデコードしてそのカウント
値が所定値になったとき、キャリ出力CYに相当するパル
スを得ることもできる。あるいは、カウンタ（84）の代
わりに信号S3を積分し、その積分出力のレベルを判別す
ることによりアナログ的にキャリ出力CYに相当するパル
スを得ることもできる。
16QAM信号Smから同期データ00Hの期間Thを検出し、この
検出された同期データ00Hの期間Thにおいてのみ16QAM信
号Smを参照してPLL（70）をロックし、このロックしたP
LL（70）からキャリア信号Soが取り出しているので、そ
の構成が簡単である。
検出された同期データ00Hの期間Thにおいてのみ16QAM信
号Smを参照してPLL（70）をロックし、このロックしたP
LL（70）からキャリア信号Soが取り出しているので、そ
の構成が簡単である。
第１図はこの発明の一例の系統図、第２図〜第９図はそ
の説明のための図である。 （12）はA/Dコンバータ、（15），（52A），（52C），
（53）は変換回路、（21A），（21C）は平衡変調回路、
（31）はクロック発生回路、（65）はクロック再生回
路、（44A），（44C）は同期検波回路、（51A）〜（51
F）は電圧比較回路、（55）はD/Aコンバータ、（61）は
キャリア再生回路、（70）はPLL、（71），（81）は位
相比較回路、（80）は検出回路、（82）はリミッタアン
プ、（83）は二乗回路、（84）はカウンタである。
の説明のための図である。 （12）はA/Dコンバータ、（15），（52A），（52C），
（53）は変換回路、（21A），（21C）は平衡変調回路、
（31）はクロック発生回路、（65）はクロック再生回
路、（44A），（44C）は同期検波回路、（51A）〜（51
F）は電圧比較回路、（55）はD/Aコンバータ、（61）は
キャリア再生回路、（70）はPLL、（71），（81）は位
相比較回路、（80）は検出回路、（82）はリミッタアン
プ、（83）は二乗回路、（84）はカウンタである。
Claims (1)
- 【請求項１】所定の期間ごとに、所定の値の同期データ
が付加されたデジタルデータにより、上記同期データの
期間には、被変調信号のレベル及び位相が所定の基準値
となるように16QAMが行われた16QAM信号から上記被変調
信号のキャリア信号を再生するにあたり、上記同期デー
タの期間においてのみ上記16QAM信号を参照してPLLをロ
ックし、このロックしたPLLから上記キャリア信号を取
り出すようにしたキャリア信号の再生回路において、 上記PLL中に含まれるVCOの出力と上記被変調信号との位
相を比較する比較器と、 上記比較器の出力を所定値に制限するリミッタと、 上記リミッタの出力を２乗する２乗回路と、 上記２乗回路の出力が０の時にクリアされ、かつ所定の
クロックを上記同期データの期間分カウントした時にキ
ャリ出力を発生するカウンタと、 上記キャリ出力を所定のパルス幅を有するパルスに整形
する整形回路と、 上記PLL中に含まれる位相比較器の出力の上記VCOへの供
給を上記パルスに応じて制御するゲート回路と を有することを特徴とするキャリア信号の再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59199881A JPH0793643B2 (ja) | 1984-09-25 | 1984-09-25 | キヤリア信号の再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59199881A JPH0793643B2 (ja) | 1984-09-25 | 1984-09-25 | キヤリア信号の再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6177455A JPS6177455A (ja) | 1986-04-21 |
| JPH0793643B2 true JPH0793643B2 (ja) | 1995-10-09 |
Family
ID=16415162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59199881A Expired - Lifetime JPH0793643B2 (ja) | 1984-09-25 | 1984-09-25 | キヤリア信号の再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793643B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140746A (en) * | 1980-04-02 | 1981-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Carrier wave reproducing circuit for multi-value qam |
-
1984
- 1984-09-25 JP JP59199881A patent/JPH0793643B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6177455A (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2296855C (en) | Receiving and demodulating a digital television signal | |
| JP3490186B2 (ja) | 高品位テレビジョン受信機において、記号レートの約数で最後の中間周波数搬送波を有するディジタル残留側波帯（ｖｓｂ）検出器 | |
| JPH0693670B2 (ja) | スペクトラム拡散通信システム | |
| EP0193396B1 (en) | Optical signal transmission system including pulsed fm modulator/demodulator | |
| JPH069359B2 (ja) | 位相変調データ復調装置 | |
| KR910002610B1 (ko) | 디지탈 텔레비젼 신호 처리 시스템 | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| US5621483A (en) | Polarity selection circuit for bi-phase stable FPLL | |
| JPH11284932A (ja) | ディジタルテレビジョン信号受信器のチャンネル等化前基底帯ｄｔｖ信号デシメーション装置 | |
| JPS6157755B2 (ja) | ||
| US4592071A (en) | Recovery of carrier and clock frequencies in a phase or amplitude state modulation and coherent demodulation digital transmission system | |
| JPH0793643B2 (ja) | キヤリア信号の再生回路 | |
| JP3359927B2 (ja) | 直交振幅変調方式ディジタル無線装置の復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JPS6177453A (ja) | １６ｑａｍ回路 | |
| JPS6177454A (ja) | １６ｑａｍの送信回路 | |
| JP2934587B2 (ja) | 多重伝送信号の受信再生装置 | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPH02192368A (ja) | 波形等化器 | |
| KR200173911Y1 (ko) | 디지탈 변조신호 수신장치의 씨엔알(cnr) 검출장치 | |
| JPH07226782A (ja) | 復調装置 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 | |
| JPH05244137A (ja) | タイミング抽出方法及びタイミング抽出回路 | |
| JPH0563746A (ja) | Ｐｓｋ変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |