JPH0794445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794445A JPH0794445A JP23704693A JP23704693A JPH0794445A JP H0794445 A JPH0794445 A JP H0794445A JP 23704693 A JP23704693 A JP 23704693A JP 23704693 A JP23704693 A JP 23704693A JP H0794445 A JPH0794445 A JP H0794445A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- conductive layer
- semiconductor device
- metal element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】本発明は、半導体基板１上のコンタクト領域等
において全面或いは所望の領域に金属薄膜を膜厚制御性
良く形成する半導体装置の製造方法を提供することを目
的とする。 【構成】本発明では、シリコン基板１に形成されるｐ+
拡散層３に対してコンタクトをとるに際し、基板１表面
にＴｉＣｌ4 を吸着させてＴｉＣｌ4 膜８を形成し、こ
の後、ＴｉＣｌ4 膜８をフッ素プラズマ処理する事によ
りＴｉＣｌ4 よりも蒸気圧が低いＴｉＦX 膜９ａに改質
する。さらに、熱処理によりｐ+ 拡散層３表面に選択的
にチタンシリサイド膜１０を形成することができる。ま
た、同様の方法によりチタンシリサイド膜を全面に形成
することも可能である。
において全面或いは所望の領域に金属薄膜を膜厚制御性
良く形成する半導体装置の製造方法を提供することを目
的とする。 【構成】本発明では、シリコン基板１に形成されるｐ+
拡散層３に対してコンタクトをとるに際し、基板１表面
にＴｉＣｌ4 を吸着させてＴｉＣｌ4 膜８を形成し、こ
の後、ＴｉＣｌ4 膜８をフッ素プラズマ処理する事によ
りＴｉＣｌ4 よりも蒸気圧が低いＴｉＦX 膜９ａに改質
する。さらに、熱処理によりｐ+ 拡散層３表面に選択的
にチタンシリサイド膜１０を形成することができる。ま
た、同様の方法によりチタンシリサイド膜を全面に形成
することも可能である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、金属化合物薄膜をコンタクト領域に選
択的に、或いは全面にブランケット状に形成する方法に
関する。
に係わり、特に、金属化合物薄膜をコンタクト領域に選
択的に、或いは全面にブランケット状に形成する方法に
関する。
【０００２】
【従来の技術】近年、大規模集積回路（ＬＳＩ）の基本
素子である電界効果トランジスタ（ＦＥＴ）の更なる微
細化が必要となってきている。これまでのＡｌ配線に対
し、金属シリサイドはＳｉ基板への密着性が良く、熱や
腐食に対しても安定でショットキー障壁やオーミック接
触ができるうえ、導電率が高く固相反応を利用しても比
較的容易に形成できるので配線材料や電極材料として利
用されている。その中でもデバイス構造の多層化に伴
い、高温で安定なＴｉＳｉ2 などの耐熱金属シリサイド
が注目されている。
素子である電界効果トランジスタ（ＦＥＴ）の更なる微
細化が必要となってきている。これまでのＡｌ配線に対
し、金属シリサイドはＳｉ基板への密着性が良く、熱や
腐食に対しても安定でショットキー障壁やオーミック接
触ができるうえ、導電率が高く固相反応を利用しても比
較的容易に形成できるので配線材料や電極材料として利
用されている。その中でもデバイス構造の多層化に伴
い、高温で安定なＴｉＳｉ2 などの耐熱金属シリサイド
が注目されている。
【０００３】しかし、この耐熱金属シリサイドを形成す
るためには基板Ｓｉの消費が必要であり、素子サイズの
微細化に伴う浅い拡散層を実現するためには、基板Ｓｉ
の消費量を低減しなければならず、金属シリサイドの薄
膜化が必要となってくる。薄い金属シリサイド膜を選択
的に、或いはブランケット状に形成する方法として、ス
パッタ法、ＣＶＤ法、電子ビーム蒸着法等を用いた方法
が知られているが、近年特に化学気相成長（ＣＶＤ）法
が注目を集めている。
るためには基板Ｓｉの消費が必要であり、素子サイズの
微細化に伴う浅い拡散層を実現するためには、基板Ｓｉ
の消費量を低減しなければならず、金属シリサイドの薄
膜化が必要となってくる。薄い金属シリサイド膜を選択
的に、或いはブランケット状に形成する方法として、ス
パッタ法、ＣＶＤ法、電子ビーム蒸着法等を用いた方法
が知られているが、近年特に化学気相成長（ＣＶＤ）法
が注目を集めている。
【０００４】ＣＶＤ法の長所は、凹凸部においても段差
被覆性良く成膜が可能な点や下地を選ばせて選択的に成
長せしめること（selective ＣＶＤ）が可能な点であ
る。また、ブランケット（blanket ）状に成膜すること
もでき、形成した金属膜や金属化合物膜は、高融点金属
配線、ゲート電極、コンタクトホール埋め込み配線など
の応用が試みられている。
被覆性良く成膜が可能な点や下地を選ばせて選択的に成
長せしめること（selective ＣＶＤ）が可能な点であ
る。また、ブランケット（blanket ）状に成膜すること
もでき、形成した金属膜や金属化合物膜は、高融点金属
配線、ゲート電極、コンタクトホール埋め込み配線など
の応用が試みられている。
【０００５】このＣＶＤ法をチタンシリサイド（ＴｉＳ
ｉ2 ）の選択成長を例にとって図４（ａ）及び図４
（ｂ）を参照しつつ説明する。まず（００１）を主面と
するｎ型シリコン基板４１表面に熱酸化により８００ｎ
ｍのフィールド酸化膜４２を形成する。この酸化膜４２
に囲まれた素子形成領域にＢＦ2 + イオンを３５ｅＶで
５×１０15ｃｍ-2注入し、Ｎ2 雰囲気中で１０００℃、
２０秒の熱処理を加える事により約０．１μｍの浅いｐ
+ 拡散層４３を形成する。次に層間絶縁膜としてＣＶＤ
−ＳｉＯ2 膜４４、ＢＰＳＧ膜４５の積層膜を１．０μ
ｍの膜厚にて全面に堆積した後、拡散層４３上にコンタ
クトホールを設ける（図４（ａ））。この基板を希弗酸
水溶液で洗浄することでｐ+ 拡散層４３表面の自然酸化
膜を剥離した後、真空装置内に導入し７００℃に昇温す
る。この時チャンバー内の圧力は常に１×１０-6Ｔｏｒ
ｒ以下に保持した。この後チャンバー内にＴｉＣｌ4 ガ
スを２ｓｃｃｍ導入し、装置内の圧力を１×１０-3Ｔｏ
ｒｒとした。この結果、前記ｐ+ 拡散層４３表面に約５
０ｎｍのＴｉＳｉ2膜４６を形成する（図４（ｂ））。
ｉ2 ）の選択成長を例にとって図４（ａ）及び図４
（ｂ）を参照しつつ説明する。まず（００１）を主面と
するｎ型シリコン基板４１表面に熱酸化により８００ｎ
ｍのフィールド酸化膜４２を形成する。この酸化膜４２
に囲まれた素子形成領域にＢＦ2 + イオンを３５ｅＶで
５×１０15ｃｍ-2注入し、Ｎ2 雰囲気中で１０００℃、
２０秒の熱処理を加える事により約０．１μｍの浅いｐ
+ 拡散層４３を形成する。次に層間絶縁膜としてＣＶＤ
−ＳｉＯ2 膜４４、ＢＰＳＧ膜４５の積層膜を１．０μ
ｍの膜厚にて全面に堆積した後、拡散層４３上にコンタ
クトホールを設ける（図４（ａ））。この基板を希弗酸
水溶液で洗浄することでｐ+ 拡散層４３表面の自然酸化
膜を剥離した後、真空装置内に導入し７００℃に昇温す
る。この時チャンバー内の圧力は常に１×１０-6Ｔｏｒ
ｒ以下に保持した。この後チャンバー内にＴｉＣｌ4 ガ
スを２ｓｃｃｍ導入し、装置内の圧力を１×１０-3Ｔｏ
ｒｒとした。この結果、前記ｐ+ 拡散層４３表面に約５
０ｎｍのＴｉＳｉ2膜４６を形成する（図４（ｂ））。
【０００６】しかしながら最近の研究により、この方法
も次のような問題があることがわかった。例えば、供給
ガスの微小流量制御が難しいために、形成されるＴｉＳ
ｉ2 の膜厚の再現性が悪い事が挙げられる。また、反応
開始からの膜成長速度があまりに急峻なことや、基板表
面の自然酸化膜が完全に剥離されていない場合、シリコ
ン基板の表面状態により反応開始時間が変化することの
ために、微細なデバイス上に例えば５０ｎｍ以下の薄い
ＴｉＳｉ2 膜を膜厚制御性良く形成する事が困難であっ
た。
も次のような問題があることがわかった。例えば、供給
ガスの微小流量制御が難しいために、形成されるＴｉＳ
ｉ2 の膜厚の再現性が悪い事が挙げられる。また、反応
開始からの膜成長速度があまりに急峻なことや、基板表
面の自然酸化膜が完全に剥離されていない場合、シリコ
ン基板の表面状態により反応開始時間が変化することの
ために、微細なデバイス上に例えば５０ｎｍ以下の薄い
ＴｉＳｉ2 膜を膜厚制御性良く形成する事が困難であっ
た。
【０００７】
【発明が解決しようとする課題】このように従来の半導
体装置製造工程では、薄いシリサイド膜をＣＶＤ法を用
いて制御性良く形成する事が困難であった。本発明は、
前記実情に鑑みてなされたもので、薄い金属化合物膜や
合金膜を基板上に制御性良く形成する方法を提供するこ
とを目的とする。
体装置製造工程では、薄いシリサイド膜をＣＶＤ法を用
いて制御性良く形成する事が困難であった。本発明は、
前記実情に鑑みてなされたもので、薄い金属化合物膜や
合金膜を基板上に制御性良く形成する方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】前述した問題を解決する
ために本発明は、基板表面に形成される半導体からなる
第１の導電層表面に金属元素を含む原料を吸着せしめる
工程と、この吸着せしめられた金属元素を含む原料を該
原料より蒸気圧が低い物質に改質する工程と、前記蒸気
圧が低い物質を前記第１の導電層を構成する半導体元素
と反応せしめることにより、前記第１の導電層表面に前
記金属元素を含む第２の導電層を形成する工程とを含む
ことを特徴とする半導体装置の製造方法を提供する。
ために本発明は、基板表面に形成される半導体からなる
第１の導電層表面に金属元素を含む原料を吸着せしめる
工程と、この吸着せしめられた金属元素を含む原料を該
原料より蒸気圧が低い物質に改質する工程と、前記蒸気
圧が低い物質を前記第１の導電層を構成する半導体元素
と反応せしめることにより、前記第１の導電層表面に前
記金属元素を含む第２の導電層を形成する工程とを含む
ことを特徴とする半導体装置の製造方法を提供する。
【０００９】好ましくは、前記金属元素を含む原料を前
記第１の導電層表面に吸着せしめる工程は、前記基板の
温度を該基板以外の部分の温度以下に制御することによ
り行う。
記第１の導電層表面に吸着せしめる工程は、前記基板の
温度を該基板以外の部分の温度以下に制御することによ
り行う。
【００１０】また、好ましくは、前記吸着せしめられた
金属元素を含む原料を該原料より蒸気圧が低い物質に改
質する工程は、還元性ガス或いは酸化性ガス雰囲気中で
前記基板に対して、加熱処理、プラズマ処理、或いは紫
外線処理を施すことにより行う。
金属元素を含む原料を該原料より蒸気圧が低い物質に改
質する工程は、還元性ガス或いは酸化性ガス雰囲気中で
前記基板に対して、加熱処理、プラズマ処理、或いは紫
外線処理を施すことにより行う。
【００１１】また、好ましくは、前記プラズマ処理は、
フッ素雰囲気で行う。さらに、好ましくは、前記基板表
面に絶縁膜が選択的に形成されるとともに、この絶縁膜
に囲まれた領域に前記半導体からなる第１の導電層が選
択的に形成され、前記金属元素を含む第２の導電層を形
成する工程は、該第２の導電層を前記第１の導電層表面
に選択的に形成する工程である。
フッ素雰囲気で行う。さらに、好ましくは、前記基板表
面に絶縁膜が選択的に形成されるとともに、この絶縁膜
に囲まれた領域に前記半導体からなる第１の導電層が選
択的に形成され、前記金属元素を含む第２の導電層を形
成する工程は、該第２の導電層を前記第１の導電層表面
に選択的に形成する工程である。
【００１２】さらに、前記金属元素を含む第２の導電層
を形成する工程は、前記基板全面に対して行う工程であ
る。さらにまた、前記金属元素を含む第２の導電層を形
成する工程は、熱処理によって行う。
を形成する工程は、前記基板全面に対して行う工程であ
る。さらにまた、前記金属元素を含む第２の導電層を形
成する工程は、熱処理によって行う。
【００１３】
【作用】本発明の半導体装置の製造方法によれば、半導
体からなる第１の導電層表面に吸着せしめる金属元素を
含む原料の吸着量を制御することにより、この原料の改
質により形成される蒸気圧が低い物質の量を制御し、さ
らにこの蒸気圧が低い物質を前記第１の導電層を構成す
る半導体元素と反応せしめることにより形成される前記
金属元素を含む第２の導電層の量、即ち膜厚を制御する
ことができる。ここで、前記蒸気圧が低い物質は、この
物質と前記半導体元素間の反応の温度においてもほとん
ど蒸発しないので、上記膜厚の制御は容易である。した
がって、浅い拡散層上にも再現性良く薄い金属化合物膜
や合金膜を形成する事が可能となる。さらに今までのＣ
ＶＤ法に比べ基板表面の不純物の影響が減少し、オーミ
ック接触性が良好で、凝集のない平坦な界面を得ること
ができ、半導体素子の信頼性が向上する。
体からなる第１の導電層表面に吸着せしめる金属元素を
含む原料の吸着量を制御することにより、この原料の改
質により形成される蒸気圧が低い物質の量を制御し、さ
らにこの蒸気圧が低い物質を前記第１の導電層を構成す
る半導体元素と反応せしめることにより形成される前記
金属元素を含む第２の導電層の量、即ち膜厚を制御する
ことができる。ここで、前記蒸気圧が低い物質は、この
物質と前記半導体元素間の反応の温度においてもほとん
ど蒸発しないので、上記膜厚の制御は容易である。した
がって、浅い拡散層上にも再現性良く薄い金属化合物膜
や合金膜を形成する事が可能となる。さらに今までのＣ
ＶＤ法に比べ基板表面の不純物の影響が減少し、オーミ
ック接触性が良好で、凝集のない平坦な界面を得ること
ができ、半導体素子の信頼性が向上する。
【００１４】
【実施例】以下、本発明による半導体装置の製造方法の
実施例を図面を参照しつつ詳細に説明する。図１は本発
明の第１の実施例に係わる半導体装置の製造工程を示す
断面図である。この第１の実施例では、シリコン基板表
面に選択的にＴｉＳｉ2 膜を形成する場合について説明
する。
実施例を図面を参照しつつ詳細に説明する。図１は本発
明の第１の実施例に係わる半導体装置の製造工程を示す
断面図である。この第１の実施例では、シリコン基板表
面に選択的にＴｉＳｉ2 膜を形成する場合について説明
する。
【００１５】まず、（００１）を主面とするｎ型シリコ
ン基板１表面に熱酸化により８００ｎｍのフィールド酸
化膜２を選択的に形成する。この酸化膜２に囲まれた素
子形成領域にＢＦ2 + イオンを３５ｅＶで５×１０15ｃ
ｍ-2注入し、Ｎ2 雰囲気中で１０００℃、２０秒の熱処
理を加える事により約０．１μｍの浅いｐ+ 拡散層３を
形成する。次に、層間絶縁膜としてＣＶＤ−ＳｉＯ2 膜
４、ＢＰＳＧ膜５の積層膜を１．０μｍ膜厚にて全面に
堆積した後、拡散層３上にコンタクトホールを設ける
（図１（ａ））。この基板を希弗酸水溶液で洗浄するこ
とでｐ+ 拡散層３表面の自然酸化膜を剥離した後、図示
しない真空容器内に導入する。この時チャンバー内の圧
力は常に１×１０-6Ｔｏｒｒ以下に保持した。
ン基板１表面に熱酸化により８００ｎｍのフィールド酸
化膜２を選択的に形成する。この酸化膜２に囲まれた素
子形成領域にＢＦ2 + イオンを３５ｅＶで５×１０15ｃ
ｍ-2注入し、Ｎ2 雰囲気中で１０００℃、２０秒の熱処
理を加える事により約０．１μｍの浅いｐ+ 拡散層３を
形成する。次に、層間絶縁膜としてＣＶＤ−ＳｉＯ2 膜
４、ＢＰＳＧ膜５の積層膜を１．０μｍ膜厚にて全面に
堆積した後、拡散層３上にコンタクトホールを設ける
（図１（ａ））。この基板を希弗酸水溶液で洗浄するこ
とでｐ+ 拡散層３表面の自然酸化膜を剥離した後、図示
しない真空容器内に導入する。この時チャンバー内の圧
力は常に１×１０-6Ｔｏｒｒ以下に保持した。
【００１６】次に、基板設置台６中を液体窒素７が流れ
るようにすることにより、基板温度を−３０℃乃至−２
０℃まで下げるとともに、図示しないＴｉＣｌ4 導入ラ
イン並びに真空容器壁のような基板１の周辺部を６０℃
乃至８０℃に保つようにした。この後、チャンバー内に
ＴｉＣｌ4 ガスを１ｓｃｃｍ導入し、基板１よりもその
周辺部を高くすることで基板１表面にＴｉＣｌ4 膜８を
吸着させる事が出来た（図１（ｂ））。この時のチャン
バー内の圧力は０．１Ｔｏｒｒに設定した。
るようにすることにより、基板温度を−３０℃乃至−２
０℃まで下げるとともに、図示しないＴｉＣｌ4 導入ラ
イン並びに真空容器壁のような基板１の周辺部を６０℃
乃至８０℃に保つようにした。この後、チャンバー内に
ＴｉＣｌ4 ガスを１ｓｃｃｍ導入し、基板１よりもその
周辺部を高くすることで基板１表面にＴｉＣｌ4 膜８を
吸着させる事が出来た（図１（ｂ））。この時のチャン
バー内の圧力は０．１Ｔｏｒｒに設定した。
【００１７】次いで、基板１表面に吸着しているＴｉＣ
ｌ4 膜８に、フッ素プラズマ処理Ａを行うことによりＴ
ｉＣｌ4 をＴｉＦX （Ｘの値はほぼ４）膜９ａに改質し
た（図１（ｃ））。この時フッ素を２００ｓｃｃｍチャ
ンバー内に導入し、圧力０．１Ｔｏｒｒ、１５０Ｗで５
分間処理を行った。なお、基板温度は−３０℃乃至−２
０℃に限ることはなく、例えば室温程度に維持しても良
い。また、前記プラズマ処理中は、なるべく前記基板温
度を保持するように基板を冷却することが好ましい。
ｌ4 膜８に、フッ素プラズマ処理Ａを行うことによりＴ
ｉＣｌ4 をＴｉＦX （Ｘの値はほぼ４）膜９ａに改質し
た（図１（ｃ））。この時フッ素を２００ｓｃｃｍチャ
ンバー内に導入し、圧力０．１Ｔｏｒｒ、１５０Ｗで５
分間処理を行った。なお、基板温度は−３０℃乃至−２
０℃に限ることはなく、例えば室温程度に維持しても良
い。また、前記プラズマ処理中は、なるべく前記基板温
度を保持するように基板を冷却することが好ましい。
【００１８】次に、ＴｉＣｌ4 の改質によって形成され
たＴｉＦX 膜９ａを、基板１下部からの赤外線加熱Ｂに
より、約７００℃、３分間熱処理することにより、ＢＰ
ＳＧ膜５上のＴｉＦX 膜９ａを９ｂとして蒸発させると
同時に、拡散層３表面においてＴｉＦX 膜９ａと拡散層
３のＳｉとを反応させる。チャンバー内の圧力は常に１
×１０-6Ｔｏｒｒ以下に保持した。これにより、約２０
ｎｍ以下のチタンシリサイド膜１０を選択的に形成する
ことができた（図１（ｄ））。
たＴｉＦX 膜９ａを、基板１下部からの赤外線加熱Ｂに
より、約７００℃、３分間熱処理することにより、ＢＰ
ＳＧ膜５上のＴｉＦX 膜９ａを９ｂとして蒸発させると
同時に、拡散層３表面においてＴｉＦX 膜９ａと拡散層
３のＳｉとを反応させる。チャンバー内の圧力は常に１
×１０-6Ｔｏｒｒ以下に保持した。これにより、約２０
ｎｍ以下のチタンシリサイド膜１０を選択的に形成する
ことができた（図１（ｄ））。
【００１９】この結果，絶縁膜上の吸着物質の除去とシ
リサイド形成とを同時に単一行程で行う事が可能であっ
た。更に上記吸着気体（ＴｉＣｌ4 ）の導入量、導入時
間、及び温度条件を制御することにより、最終的に形成
される膜の膜厚を容易に制御することができる。
リサイド形成とを同時に単一行程で行う事が可能であっ
た。更に上記吸着気体（ＴｉＣｌ4 ）の導入量、導入時
間、及び温度条件を制御することにより、最終的に形成
される膜の膜厚を容易に制御することができる。
【００２０】また、基板温度とその周辺部の温度を制御
することで様々なガスを基板表面に吸着させることも可
能である。例えば、ＴｉＣｌ4 の代わりにＴｉＩX を気
相より基板上に供給し、同様の行程を経ることでＴｉＳ
ｉ2 を形成することも可能であった。また上記赤外線加
熱処理以外にも、プラズマ処理、紫外線処理などの方法
を様々に組み合わせる事でチタンシリサイド膜１０の形
成は可能である。
することで様々なガスを基板表面に吸着させることも可
能である。例えば、ＴｉＣｌ4 の代わりにＴｉＩX を気
相より基板上に供給し、同様の行程を経ることでＴｉＳ
ｉ2 を形成することも可能であった。また上記赤外線加
熱処理以外にも、プラズマ処理、紫外線処理などの方法
を様々に組み合わせる事でチタンシリサイド膜１０の形
成は可能である。
【００２１】本実施例ではＴｉＣｌ4 膜８をフッ素プラ
ズマ処理する事によりＴｉＣｌ4 よりも蒸気圧が低いＴ
ｉＦX 膜９ａにする。上記方法において、ＴｉＣｌ4 膜
８を全てＴｉＦX に変える必要はなく、少なくともＴｉ
Ｃｌ4 よりも蒸気圧の低い物質であれば問題はない。こ
のため、ＴｉＣｌ4 膜８を直接加熱した場合にはすぐ蒸
発してしまうため成膜できないが、これをＴｉＦX など
の蒸気圧の低い物質に改質することにより成膜を容易に
行う事ができる。以上の方法によれば、従来のＣＶＤ法
等に比べて膜厚の制御が容易である。さらに、ＴｉＦX
膜等の改質された膜と基板半導体とはより低温において
反応し、プロセスの低温化を促す。さらにまた、半導体
基板とシリサイド膜との界面における不純物の混入が避
けられる。
ズマ処理する事によりＴｉＣｌ4 よりも蒸気圧が低いＴ
ｉＦX 膜９ａにする。上記方法において、ＴｉＣｌ4 膜
８を全てＴｉＦX に変える必要はなく、少なくともＴｉ
Ｃｌ4 よりも蒸気圧の低い物質であれば問題はない。こ
のため、ＴｉＣｌ4 膜８を直接加熱した場合にはすぐ蒸
発してしまうため成膜できないが、これをＴｉＦX など
の蒸気圧の低い物質に改質することにより成膜を容易に
行う事ができる。以上の方法によれば、従来のＣＶＤ法
等に比べて膜厚の制御が容易である。さらに、ＴｉＦX
膜等の改質された膜と基板半導体とはより低温において
反応し、プロセスの低温化を促す。さらにまた、半導体
基板とシリサイド膜との界面における不純物の混入が避
けられる。
【００２２】次に、本発明の第２の実施例である blank
et状の金属薄膜形成法について述べる。図２は本発明の
第２の実施例に係わる半導体装置の製造工程を示す断面
図である。
et状の金属薄膜形成法について述べる。図２は本発明の
第２の実施例に係わる半導体装置の製造工程を示す断面
図である。
【００２３】まず、（００１）を主面とするｎ型シリコ
ン基板１にフィールド酸化膜２、ｐ+ 拡散層３を形成す
る。次に層間絶縁膜としてＣＶＤ−ＳｉＯ2 膜４、ＢＰ
ＳＧ膜５の積層膜を全面に堆積した後、拡散層上にコン
タクトホールを設ける（図２（ａ））。この基板１を希
弗酸水溶液で洗浄することによりｐ+ 拡散層３表面の自
然酸化膜を剥離した後、図示しない真空容器内に導入す
る。チャンバー内の圧力は常に１×１０-6Ｔｏｒｒ以下
に保持した。
ン基板１にフィールド酸化膜２、ｐ+ 拡散層３を形成す
る。次に層間絶縁膜としてＣＶＤ−ＳｉＯ2 膜４、ＢＰ
ＳＧ膜５の積層膜を全面に堆積した後、拡散層上にコン
タクトホールを設ける（図２（ａ））。この基板１を希
弗酸水溶液で洗浄することによりｐ+ 拡散層３表面の自
然酸化膜を剥離した後、図示しない真空容器内に導入す
る。チャンバー内の圧力は常に１×１０-6Ｔｏｒｒ以下
に保持した。
【００２４】この後、真空容器内にＴｉ｛Ｎ（Ｃ2 Ｈ
5 ）2 ｝4 （テトラキス−ジエチルアミノチタン＝ＴＤ
ＥＡＴ）を５ｓｃｃｍ、５分間導入することにより基板
１表面にＴＤＥＡＴ膜１１ａを吸着させた（図２
（ｂ））。このとき、基板設置台６中を液体窒素７が流
れるようにすることにより基板温度を−３０℃乃至−２
０℃まで下げた。ここで、チャンバー内の圧力は０．１
Ｔｏｒｒに設定した。また、導入ライン並びに真空容器
壁は室温状態のままとした。更に、ＮＨ3 ガス雰囲気
（圧力０．１Ｔｏｒｒ）中で紫外線Ｃを照射することに
よってＴＤＥＡＴ膜１１ａ表面の改質を行った（図２
（ｃ））。これにより改質層１１ｂを形成し、後工程で
ある熱処理における低温化を促す。
5 ）2 ｝4 （テトラキス−ジエチルアミノチタン＝ＴＤ
ＥＡＴ）を５ｓｃｃｍ、５分間導入することにより基板
１表面にＴＤＥＡＴ膜１１ａを吸着させた（図２
（ｂ））。このとき、基板設置台６中を液体窒素７が流
れるようにすることにより基板温度を−３０℃乃至−２
０℃まで下げた。ここで、チャンバー内の圧力は０．１
Ｔｏｒｒに設定した。また、導入ライン並びに真空容器
壁は室温状態のままとした。更に、ＮＨ3 ガス雰囲気
（圧力０．１Ｔｏｒｒ）中で紫外線Ｃを照射することに
よってＴＤＥＡＴ膜１１ａ表面の改質を行った（図２
（ｃ））。これにより改質層１１ｂを形成し、後工程で
ある熱処理における低温化を促す。
【００２５】次に、Ｈ2 雰囲気（０．１Ｔｏｒｒ）中で
基板下部に対して赤外線加熱Ｄを行い、基板温度３００
℃においてブランケット状に４０ｎｍのチタンナイトラ
イド膜１２を形成することができた（図２（ｄ））。上
記実施例方法においてＴＤＥＡＴ膜は、改質工程を行わ
ない場合には高温における蒸気圧が高い。したがって、
赤外線加熱Ｄを行った場合に基板表面より蒸発しＴｉＮ
膜の堆積は生じない。これに対し本発明では、ＴＤＥＡ
Ｔ膜を吸着させた後、ＮＨ3 中での紫外線照射Ｃを行う
事で、膜の表面をＮリッチで且つＴｉＮの組成比に近い
アモルファス状の層に改質するため、その蒸気圧を低下
せしめることができ、後の加熱工程においてＴｉＮ膜を
形成できるものと考えられる。なお、加熱工程において
上記アモルファス状の層から不純物のみが蒸発除去され
るので、形成されるＴｉＮ膜の膜質は良好なものとな
る。
基板下部に対して赤外線加熱Ｄを行い、基板温度３００
℃においてブランケット状に４０ｎｍのチタンナイトラ
イド膜１２を形成することができた（図２（ｄ））。上
記実施例方法においてＴＤＥＡＴ膜は、改質工程を行わ
ない場合には高温における蒸気圧が高い。したがって、
赤外線加熱Ｄを行った場合に基板表面より蒸発しＴｉＮ
膜の堆積は生じない。これに対し本発明では、ＴＤＥＡ
Ｔ膜を吸着させた後、ＮＨ3 中での紫外線照射Ｃを行う
事で、膜の表面をＮリッチで且つＴｉＮの組成比に近い
アモルファス状の層に改質するため、その蒸気圧を低下
せしめることができ、後の加熱工程においてＴｉＮ膜を
形成できるものと考えられる。なお、加熱工程において
上記アモルファス状の層から不純物のみが蒸発除去され
るので、形成されるＴｉＮ膜の膜質は良好なものとな
る。
【００２６】また、Ｔｉ｛Ｎ（ＣＨ3 ）2 ｝4 （テトラ
キス−ジメチルアミノチタン＝ＴＤＭＡＴ）を用いた場
合や、ＴｉＣｌX （Ｘ＝２，３，４）吸着工程とＮ2 プ
ラズマ改質工程との組み合わせを用いた場合でも同様の
効果が得られた。
キス−ジメチルアミノチタン＝ＴＤＭＡＴ）を用いた場
合や、ＴｉＣｌX （Ｘ＝２，３，４）吸着工程とＮ2 プ
ラズマ改質工程との組み合わせを用いた場合でも同様の
効果が得られた。
【００２７】上記方法により、選択的金属薄膜形成だけ
でなくブランケット状金属薄膜形成においても膜厚制御
が可能となる。また、同じチャンバー内において選択成
長による成膜とブランケット状成膜のプロセスができる
ため、工程数の削減につながり信頼性が向上する。
でなくブランケット状金属薄膜形成においても膜厚制御
が可能となる。また、同じチャンバー内において選択成
長による成膜とブランケット状成膜のプロセスができる
ため、工程数の削減につながり信頼性が向上する。
【００２８】更にまた、基板吸着物改質法の一つとし
て、還元性ガス雰囲気処理による改質を行うことも可能
である。この方法（本発明の第３の実施例）について、
選択的ＴｉＳｉ2 膜形成を例として説明する。
て、還元性ガス雰囲気処理による改質を行うことも可能
である。この方法（本発明の第３の実施例）について、
選択的ＴｉＳｉ2 膜形成を例として説明する。
【００２９】図３は本発明の第３の実施例に係わる半導
体装置の製造工程を示す断面図である。まず、第１の実
施例と同様にしてｎ型シリコン基板１表面に形成された
ｐ+拡散層３表面にＴｉＣｌ4 膜８を吸着させた後（図
３（ａ））、水銀中をバブリングさせた水素（水銀増感
水素）を１０ｓｃｃｍ、１０分間供給しながら紫外線照
射Ｅを行うことで、ＴｉＣｌ4 ＋２Ｈ2 →Ｔｉ＋４ＨＣ
ｌ↑の還元反応を生じさせ、塩素を含まない純粋なチタ
ン膜１３を基板１表面に吸着させることができた（図３
（ｂ））。この後、チタン膜１３に対して基板下部より
３分間赤外線加熱Ｆを行うことにより、約８００℃の温
度において拡散層３表面に約２０ｎｍ以下のチタンシリ
サイド膜１４を選択的に形成した。この後、ＣＶＤ−Ｓ
ｉＯ2 膜４、ＢＰＳＧ膜５の積層膜上の未反応のチタン
膜１３をエッチング除去した（図３（ｃ））。
体装置の製造工程を示す断面図である。まず、第１の実
施例と同様にしてｎ型シリコン基板１表面に形成された
ｐ+拡散層３表面にＴｉＣｌ4 膜８を吸着させた後（図
３（ａ））、水銀中をバブリングさせた水素（水銀増感
水素）を１０ｓｃｃｍ、１０分間供給しながら紫外線照
射Ｅを行うことで、ＴｉＣｌ4 ＋２Ｈ2 →Ｔｉ＋４ＨＣ
ｌ↑の還元反応を生じさせ、塩素を含まない純粋なチタ
ン膜１３を基板１表面に吸着させることができた（図３
（ｂ））。この後、チタン膜１３に対して基板下部より
３分間赤外線加熱Ｆを行うことにより、約８００℃の温
度において拡散層３表面に約２０ｎｍ以下のチタンシリ
サイド膜１４を選択的に形成した。この後、ＣＶＤ−Ｓ
ｉＯ2 膜４、ＢＰＳＧ膜５の積層膜上の未反応のチタン
膜１３をエッチング除去した（図３（ｃ））。
【００３０】上記実施例方法において、水銀増感水素導
入と紫外線処理Ｅを行う事で、ＴｉＣｌ4 の還元を促進
させ、蒸気圧の低いチタンにすることで成膜を容易にす
ることができた。また、上記第１の実施例と同様にＴｉ
Ｃｌ4 を全てチタンに変える必要はなく、ＴｉＣｌ4 よ
りも蒸気圧の低い物質であれば問題はない。以上の方法
により、従来のスパッタ法によるチタン膜形成における
ダメージを考えなくても良いことになる。また界面の不
純物の影響が減少し、凝集のない平坦な界面を得る事が
出来る。なお、本発明は上記実施例方法に限るものでは
なく、本発明の主旨を逸脱しない範囲で種々変形して利
用可能である事は言うまでもない。
入と紫外線処理Ｅを行う事で、ＴｉＣｌ4 の還元を促進
させ、蒸気圧の低いチタンにすることで成膜を容易にす
ることができた。また、上記第１の実施例と同様にＴｉ
Ｃｌ4 を全てチタンに変える必要はなく、ＴｉＣｌ4 よ
りも蒸気圧の低い物質であれば問題はない。以上の方法
により、従来のスパッタ法によるチタン膜形成における
ダメージを考えなくても良いことになる。また界面の不
純物の影響が減少し、凝集のない平坦な界面を得る事が
出来る。なお、本発明は上記実施例方法に限るものでは
なく、本発明の主旨を逸脱しない範囲で種々変形して利
用可能である事は言うまでもない。
【００３１】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、半導体からなる第１の導電層表面に金属元素を含む
第２の導電層を膜厚制御性良く形成することができ、浅
い拡散層上にも再現性良く薄い金属化合物膜や合金膜を
形成する事が可能となるので、信頼性の高い半導体素子
を形成することができる。
ば、半導体からなる第１の導電層表面に金属元素を含む
第２の導電層を膜厚制御性良く形成することができ、浅
い拡散層上にも再現性良く薄い金属化合物膜や合金膜を
形成する事が可能となるので、信頼性の高い半導体素子
を形成することができる。
【図１】本発明の第１の実施例に係わる半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図２】本発明の第２の実施例に係わる半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図３】本発明の第３の実施例に係わる半導体装置の製
造工程を示す断面図。
造工程を示す断面図。
【図４】従来例の半導体装置の製造工程を示す断面図。
１ シリコン基板 ２ フィ−ルド酸化膜 ３ ｐ+ 拡散層 ４ ＣＶＤ−ＳｉＯ2 膜 ５ ＢＰＳＧ膜 ６ 基板設置台 ７ 液体窒素 ８ ＴｉＣｌ4 膜 ９ ＴｉＦX 膜 １０ チタンシリサイド膜 １１ ＴＤＥＡＴ膜 １２ チタンナイトライド膜 １３ チタン膜 １４ チタンシリサイド膜 ４１ シリコン基板 ４２ フィールド酸化膜 ４３ ｐ+ 拡散層 ４４ ＣＶＤ−ＳｉＯ2 膜 ４５ ＢＰＳＧ膜 ４６ チタンシリサイド膜
Claims (7)
- 【請求項１】 基板表面に形成される半導体からなる第
１の導電層表面に金属元素を含む原料を吸着せしめる工
程と、この吸着せしめられた金属元素を含む原料を該原
料より蒸気圧が低い物質に改質する工程と、前記蒸気圧
が低い物質を前記第１の導電層を構成する半導体元素と
反応せしめることにより、前記第１の導電層表面に前記
金属元素を含む第２の導電層を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属元素を含む原料を前記第１の導
電層表面に吸着せしめる工程は、前記基板の温度を該基
板以外の部分の温度以下に制御することにより行うこと
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記吸着せしめられた金属元素を含む原
料を該原料より蒸気圧が低い物質に改質する工程は、還
元性ガス或いは酸化性ガス雰囲気中で前記基板に対し
て、加熱処理、プラズマ処理、或いは紫外線処理を施す
ことにより行うことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】 前記プラズマ処理は、フッ素雰囲気で行
うことを特徴とする請求項３記載の半導体装置の製造方
法。 - 【請求項５】 前記基板表面に絶縁膜が選択的に形成さ
れるとともに、この絶縁膜に囲まれた領域に前記半導体
からなる第１の導電層が選択的に形成され、前記金属元
素を含む第２の導電層を形成する工程は、該第２の導電
層を前記第１の導電層表面に選択的に形成する工程であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項６】 前記金属元素を含む第２の導電層を形成
する工程は、前記基板全面に対して行う工程であること
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項７】 前記金属元素を含む第２の導電層を形成
する工程は、熱処理によって行うことを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23704693A JPH0794445A (ja) | 1993-09-24 | 1993-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23704693A JPH0794445A (ja) | 1993-09-24 | 1993-09-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794445A true JPH0794445A (ja) | 1995-04-07 |
Family
ID=17009609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23704693A Pending JPH0794445A (ja) | 1993-09-24 | 1993-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794445A (ja) |
-
1993
- 1993-09-24 JP JP23704693A patent/JPH0794445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847111A (en) | Plasma-nitridated self-aligned tungsten system for VLSI interconnections | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JPH0697111A (ja) | バリアメタルの形成方法 | |
| JP2677168B2 (ja) | 半導体装置の製造方法 | |
| JP2006511946A (ja) | 高品質の低温窒化シリコン膜を形成するための方法及び装置 | |
| JPH05182982A (ja) | 半導体装置およびその製造方法 | |
| KR20030027392A (ko) | 티타늄 실리사이드 박막 형성방법 | |
| US7172967B2 (en) | Methods for forming cobalt layers including introducing vaporized cobalt precursors and methods for manufacturing semiconductor devices using the same | |
| US20040058557A1 (en) | Method of forming and/or modifying a dielectric film on a semiconductor surface | |
| JP3297291B2 (ja) | 半導体装置の製造方法 | |
| JPH11150084A (ja) | 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 | |
| KR19990022508A (ko) | 실리사이드를 형성하는 방법 | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JP2004153256A (ja) | シリコン基板の複合面に酸化膜を形成する方法 | |
| US6174805B1 (en) | Titanium film forming method | |
| JP2000195820A (ja) | 金属窒化物膜の形成方法およびこれを用いた電子装置 | |
| US6004872A (en) | Method of manufacturing semiconductor device | |
| KR20050013669A (ko) | 반도체장치의 제조방법 | |
| JPH0661181A (ja) | バリアメタルの形成方法 | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| JPS63204743A (ja) | 半導体装置の製造方法 | |
| JP2518406B2 (ja) | 容量絶縁膜の形成方法 | |
| JPH0794445A (ja) | 半導体装置の製造方法 | |
| JPH0794727A (ja) | 半導体装置の製造方法 |