JPH0794473A - 導電層成膜の前処理方法 - Google Patents
導電層成膜の前処理方法Info
- Publication number
- JPH0794473A JPH0794473A JP26185493A JP26185493A JPH0794473A JP H0794473 A JPH0794473 A JP H0794473A JP 26185493 A JP26185493 A JP 26185493A JP 26185493 A JP26185493 A JP 26185493A JP H0794473 A JPH0794473 A JP H0794473A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- chamber
- plasma
- etching
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ダメージを加えることなく半導体基材の表面
をドライエッチングする前処理方法を提供し、設計ルー
ルに基づく半導体装置の製造を可能にすることを目的と
する。 【構成】 チャンバ12の外部にプラズマ発生源となる
コイル13を設けたエッチング装置1を用い、チャンバ
12内に半導体基材10を配置してチャンバ12内を非
酸化性の雰囲気にし、半導体基材10に10V〜250
Vの電圧を印加すると共にチャンバ12内にエッチング
ガス14を導入してチャンバ12内に密度が1×1011
〜1×1014cm-3のプラズマを発生させ、そのプラズ
マによって半導体基材10の表面をエッチングする。こ
れによって、プラズマの半導体基材10表面への入射エ
ネルギーを低く抑え、半導体基材10にダメージが加わ
らないように半導体基材10表面をドライエッチングす
る。
をドライエッチングする前処理方法を提供し、設計ルー
ルに基づく半導体装置の製造を可能にすることを目的と
する。 【構成】 チャンバ12の外部にプラズマ発生源となる
コイル13を設けたエッチング装置1を用い、チャンバ
12内に半導体基材10を配置してチャンバ12内を非
酸化性の雰囲気にし、半導体基材10に10V〜250
Vの電圧を印加すると共にチャンバ12内にエッチング
ガス14を導入してチャンバ12内に密度が1×1011
〜1×1014cm-3のプラズマを発生させ、そのプラズ
マによって半導体基材10の表面をエッチングする。こ
れによって、プラズマの半導体基材10表面への入射エ
ネルギーを低く抑え、半導体基材10にダメージが加わ
らないように半導体基材10表面をドライエッチングす
る。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造にお
いて半導体基材上に導電層を成膜する際の前処理方法に
関する。
いて半導体基材上に導電層を成膜する際の前処理方法に
関する。
【0002】
【従来の技術】半導体装置製造のプロセスでは、半導体
基板と導電層との間の良好なコンタクトを得るために、
半導体基板上に導電層を成膜する際の前処理として、半
導体基板表面の自然酸化膜の除去を行っている。
基板と導電層との間の良好なコンタクトを得るために、
半導体基板上に導電層を成膜する際の前処理として、半
導体基板表面の自然酸化膜の除去を行っている。
【0003】以下に、コンタクトホールが形成された半
導体基材における導電層成膜の前処理方法を図5によっ
て説明する。図5(1)に示すように、半導体基板50
1上にはゲート絶縁膜502を介してゲート電極503
が形成されている。このゲート電極503の両側におけ
る半導体基板501の上層には拡散層504が形成され
ている。そして、半導体基板501の上面にはゲート電
極503を覆う状態に層間絶縁膜505が成膜されてい
る。層間絶縁膜505の上面にはレジストパターン50
6が形成されている。そして、このレジストパターン5
06をマスクにしたエッチングによって、拡散層504
の上方には内径r1 のコンタクトホール507が形成さ
れ、ゲート電極503の上方には内径r2 の接続孔50
8が形成されている。上記のように形成されたコンタク
トホール507の底部にあたる半導体基板501の表面
には、自然酸化膜509が形成される。
導体基材における導電層成膜の前処理方法を図5によっ
て説明する。図5(1)に示すように、半導体基板50
1上にはゲート絶縁膜502を介してゲート電極503
が形成されている。このゲート電極503の両側におけ
る半導体基板501の上層には拡散層504が形成され
ている。そして、半導体基板501の上面にはゲート電
極503を覆う状態に層間絶縁膜505が成膜されてい
る。層間絶縁膜505の上面にはレジストパターン50
6が形成されている。そして、このレジストパターン5
06をマスクにしたエッチングによって、拡散層504
の上方には内径r1 のコンタクトホール507が形成さ
れ、ゲート電極503の上方には内径r2 の接続孔50
8が形成されている。上記のように形成されたコンタク
トホール507の底部にあたる半導体基板501の表面
には、自然酸化膜509が形成される。
【0004】そして、コンタクトホール507の内部に
導電層を成膜する前には、図5(2)に示すように、先
ず、レジストパターン506をアッシング除去する。次
に、希フッ酸洗浄によってコンタクトホール507の底
部の自然酸化膜509を除去する。これによって、次の
工程でコンタクトホール507の内部に導電層(図示せ
ず)を成膜した場合には、当該導電層と拡散層504と
の良好なコンタクトが得られる。
導電層を成膜する前には、図5(2)に示すように、先
ず、レジストパターン506をアッシング除去する。次
に、希フッ酸洗浄によってコンタクトホール507の底
部の自然酸化膜509を除去する。これによって、次の
工程でコンタクトホール507の内部に導電層(図示せ
ず)を成膜した場合には、当該導電層と拡散層504と
の良好なコンタクトが得られる。
【0005】
【発明が解決しようとする課題】しかしながら上記の方
法には、以下のような課題があった。すなわち、希フッ
酸洗浄では、酸化膜のエッチングが等方的に進行する。
このため、図5に示したように、コンタクトホール50
7の底部にあたる半導体基板501表面の自然酸化膜5
09を除去する場合にはコンタクトホール507及び接
続孔508の側壁の層間絶縁膜505もエッチングされ
る。したがって、自然酸化膜509の除去を行った後に
は、コンタクトホール507及び接続孔508の内径r
1 ,r2 がR1 ,R2 に拡大する。特に近年では、半導
体装置の高集積化に伴って半導体プロセスの寸法ルール
は微細化し、コンタクトホールの径も微細化している。
このため、微細化が進んだデバイスにおいては、上記の
コンタクトホール507及び接続孔508の内径R1 ,
R2 の拡大は寸法ルールの精度の低下に大きな影響を与
える。
法には、以下のような課題があった。すなわち、希フッ
酸洗浄では、酸化膜のエッチングが等方的に進行する。
このため、図5に示したように、コンタクトホール50
7の底部にあたる半導体基板501表面の自然酸化膜5
09を除去する場合にはコンタクトホール507及び接
続孔508の側壁の層間絶縁膜505もエッチングされ
る。したがって、自然酸化膜509の除去を行った後に
は、コンタクトホール507及び接続孔508の内径r
1 ,r2 がR1 ,R2 に拡大する。特に近年では、半導
体装置の高集積化に伴って半導体プロセスの寸法ルール
は微細化し、コンタクトホールの径も微細化している。
このため、微細化が進んだデバイスにおいては、上記の
コンタクトホール507及び接続孔508の内径R1 ,
R2 の拡大は寸法ルールの精度の低下に大きな影響を与
える。
【0006】さらに、微細化したコンタクトホール50
7では、その底部での希フッ酸洗浄の効果が低下する。
このため、充分に自然酸化膜509が除去できなかった
り、または、自然酸化膜509を除去するのに充分な洗
浄を行うことによってコンタクトホール507及び接続
孔508の内径R1 ,R2 がさらに拡大する。
7では、その底部での希フッ酸洗浄の効果が低下する。
このため、充分に自然酸化膜509が除去できなかった
り、または、自然酸化膜509を除去するのに充分な洗
浄を行うことによってコンタクトホール507及び接続
孔508の内径R1 ,R2 がさらに拡大する。
【0007】以上の理由から、寸法ルールの微細化には
導電層成膜の前処理のドライプロセス化が切望されてい
る。しかし、ドライプロセスによる異方性エッチングに
よって、半導体基板501表面の自然酸化膜509を除
去する場合には、半導体基板501表面へのプラズマの
衝突によって半導体基板501にダメージが加わり接合
リークが増大する。さらにこのプロセスでは、ゲート電
極503が直接プラズマにさらされる。そして、このゲ
ート電極503は絶縁状態であるために電荷が蓄積され
る。蓄積された電荷は、微細化によって薄膜化したゲー
ト酸化膜502において、絶縁耐圧を劣化させる原因に
なる。
導電層成膜の前処理のドライプロセス化が切望されてい
る。しかし、ドライプロセスによる異方性エッチングに
よって、半導体基板501表面の自然酸化膜509を除
去する場合には、半導体基板501表面へのプラズマの
衝突によって半導体基板501にダメージが加わり接合
リークが増大する。さらにこのプロセスでは、ゲート電
極503が直接プラズマにさらされる。そして、このゲ
ート電極503は絶縁状態であるために電荷が蓄積され
る。蓄積された電荷は、微細化によって薄膜化したゲー
ト酸化膜502において、絶縁耐圧を劣化させる原因に
なる。
【0008】そこで本発明では、上記の課題を解決する
導電層成膜の前処理方法を提供する。そして、微細化の
進んだプロセスにおいて寸法ルールに基づく半導体装置
の製造を可能にすることを目的とする。
導電層成膜の前処理方法を提供する。そして、微細化の
進んだプロセスにおいて寸法ルールに基づく半導体装置
の製造を可能にすることを目的とする。
【0009】
【課題を解決するための手段】本発明は、半導体基材に
導電層を成膜する前に行う前処理方法である。先ず第1
の発明では、チャンバの外部にプラズマ発生源を設けた
エッチング装置を用い、上記チャンバ内に半導体基材を
配置して当該チャンバ内を非酸化性の雰囲気にし、当該
半導体基材に10V〜250Vの電圧を印加すると共に
当該チャンバ内にエッチングガスを導入してプラズマを
発生させ、そのプラズマによって上記半導体基材の表面
をエッチングする。そして、上記第2の発明において、
チャンバ内で発生させるプラズマの密度は1×1011〜
1×1014cm-3である。
導電層を成膜する前に行う前処理方法である。先ず第1
の発明では、チャンバの外部にプラズマ発生源を設けた
エッチング装置を用い、上記チャンバ内に半導体基材を
配置して当該チャンバ内を非酸化性の雰囲気にし、当該
半導体基材に10V〜250Vの電圧を印加すると共に
当該チャンバ内にエッチングガスを導入してプラズマを
発生させ、そのプラズマによって上記半導体基材の表面
をエッチングする。そして、上記第2の発明において、
チャンバ内で発生させるプラズマの密度は1×1011〜
1×1014cm-3である。
【0010】次に第2の発明は、対向電極型のエッチン
グ装置のチャンバ内に半導体基材を配置して当該チャン
バ内を非酸化性の雰囲気にし、当該半導体基材に100
V〜250Vの電圧を印加すると共に当該チャンバ内に
エッチングガスを導入してプラズマを発生させ、そのプ
ラズマによって上記半導体基材の表面をエッチングす
る。そして、上記第1の発明において、チャンバ内で発
生させるプラズマの密度は1×108 〜1×1011cm
-3である。
グ装置のチャンバ内に半導体基材を配置して当該チャン
バ内を非酸化性の雰囲気にし、当該半導体基材に100
V〜250Vの電圧を印加すると共に当該チャンバ内に
エッチングガスを導入してプラズマを発生させ、そのプ
ラズマによって上記半導体基材の表面をエッチングす
る。そして、上記第1の発明において、チャンバ内で発
生させるプラズマの密度は1×108 〜1×1011cm
-3である。
【0011】
【作用】上記第1の発明では、エッチングの際に半導体
基材に印加される電圧が10〜250Vであり、半導体
基材へのプラズマの入射エネルギーが低く抑えられる。
したがって、半導体基材にダメージを加えることなく半
導体基材の表面がエッチングされ、ゲート電極上に接続
孔を形成しかつコンタクトホールを形成した半導体基材
においては、ゲート電極へのプラズマの入射による電荷
の蓄積量が低下する。さらに、このエッチングではチャ
ンバの外部にプラズマ発生源を設けたエッチング装置を
用いているため、半導体基板に印加する電圧によらずチ
ャンバ内のプラズマ密度が設定される。そして、プラズ
マ密度を1×1011〜1×1014cm-3の高密度に設定
することによってエッチング速度が速められる。
基材に印加される電圧が10〜250Vであり、半導体
基材へのプラズマの入射エネルギーが低く抑えられる。
したがって、半導体基材にダメージを加えることなく半
導体基材の表面がエッチングされ、ゲート電極上に接続
孔を形成しかつコンタクトホールを形成した半導体基材
においては、ゲート電極へのプラズマの入射による電荷
の蓄積量が低下する。さらに、このエッチングではチャ
ンバの外部にプラズマ発生源を設けたエッチング装置を
用いているため、半導体基板に印加する電圧によらずチ
ャンバ内のプラズマ密度が設定される。そして、プラズ
マ密度を1×1011〜1×1014cm-3の高密度に設定
することによってエッチング速度が速められる。
【0012】次に、上記第2の発明では、エッチングの
際に半導体基材に印加される電圧が100〜250Vで
あり、上記第1の実施例と同様に半導体基材へのプラズ
マの入射エネルギーが低く抑えられる。そして、エッチ
ングに用いる対向電極型のエッチング装置では、上記範
囲の電圧の印加によってチャンバ内のプラズマ密度が1
×108 〜1×1011cm-3になる。このプラズマによ
って半導体基材にダメージを加えることなく半導体基材
の表面がエッチングされる。さらに、ゲート電極上に接
続孔を形成しかつコンタクトホールを形成した半導体基
材においては、ゲート電極へのプラズマの入射による電
荷の蓄積量が低下する。
際に半導体基材に印加される電圧が100〜250Vで
あり、上記第1の実施例と同様に半導体基材へのプラズ
マの入射エネルギーが低く抑えられる。そして、エッチ
ングに用いる対向電極型のエッチング装置では、上記範
囲の電圧の印加によってチャンバ内のプラズマ密度が1
×108 〜1×1011cm-3になる。このプラズマによ
って半導体基材にダメージを加えることなく半導体基材
の表面がエッチングされる。さらに、ゲート電極上に接
続孔を形成しかつコンタクトホールを形成した半導体基
材においては、ゲート電極へのプラズマの入射による電
荷の蓄積量が低下する。
【0013】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。先ず、第1の実施例では、図1に示すICP
(Inductively Coupled Plasma)方式のプラズマ源を用
いたICPエッチング装置1によって、導電層成膜の前
処理として半導体基材表面の自然酸化膜の除去を行う場
合を説明する。図1に示すように、ICPエッチング装
置1は処理を行う半導体基材10を載置する電極11
と、電極11を収納し内部を非酸化性の雰囲気に保つこ
とのできるチャンバ12と、チャンバ12の外周に巻き
付けられプラズマ発生源となるコイル13とで構成され
ている。チャンバ12には、内部にエッチングガス14
を導入するガス導入管15が接続されている。電極11
にはRF電源16が接続されている。そしてコイル13
にはRF電源17が接続されている。
明する。先ず、第1の実施例では、図1に示すICP
(Inductively Coupled Plasma)方式のプラズマ源を用
いたICPエッチング装置1によって、導電層成膜の前
処理として半導体基材表面の自然酸化膜の除去を行う場
合を説明する。図1に示すように、ICPエッチング装
置1は処理を行う半導体基材10を載置する電極11
と、電極11を収納し内部を非酸化性の雰囲気に保つこ
とのできるチャンバ12と、チャンバ12の外周に巻き
付けられプラズマ発生源となるコイル13とで構成され
ている。チャンバ12には、内部にエッチングガス14
を導入するガス導入管15が接続されている。電極11
にはRF電源16が接続されている。そしてコイル13
にはRF電源17が接続されている。
【0014】上記のように構成されたICPエッチング
装置1を作動させる場合には、電極11に半導体基材1
0を載置し、チャンバ12内を非酸化性の雰囲気に保
つ。そして、ガス導入管15からチャンバ12内にエッ
チングガス14を導入し、RF電源16から電極11に
RF電圧を印加する共にRF電源17からコイル13に
RF電力を供給する。これによって、基板10にRF電
圧が印加されると共に、コイル13に供給されたRF電
力によってチャンバ12内ではエッチングガス14がプ
ラズマ化する。そして、RF電圧が印加された半導体基
材10の表面にこのプラズマが入射し、半導体基材10
の表面をエッチングする。ここで、半導体基材10に印
加するRF電圧の制御はRF電源16に設けられた制御
系(図示せず)によって行われる。そして、チャンバ1
2内で生成するプラズマ密度の制御は、RF電源17に
設けられた制御系(図示せず)によって行われる。この
ICPエッチング装置1では、上記のように半導体基材
10に印加するRF電圧の制御とプラズマ生成の制御と
が独立して行われる。このため、チャンバ12内のプラ
ズマ密度を1×1011〜1×1014cm-3 と高密度に
設定することが可能である。
装置1を作動させる場合には、電極11に半導体基材1
0を載置し、チャンバ12内を非酸化性の雰囲気に保
つ。そして、ガス導入管15からチャンバ12内にエッ
チングガス14を導入し、RF電源16から電極11に
RF電圧を印加する共にRF電源17からコイル13に
RF電力を供給する。これによって、基板10にRF電
圧が印加されると共に、コイル13に供給されたRF電
力によってチャンバ12内ではエッチングガス14がプ
ラズマ化する。そして、RF電圧が印加された半導体基
材10の表面にこのプラズマが入射し、半導体基材10
の表面をエッチングする。ここで、半導体基材10に印
加するRF電圧の制御はRF電源16に設けられた制御
系(図示せず)によって行われる。そして、チャンバ1
2内で生成するプラズマ密度の制御は、RF電源17に
設けられた制御系(図示せず)によって行われる。この
ICPエッチング装置1では、上記のように半導体基材
10に印加するRF電圧の制御とプラズマ生成の制御と
が独立して行われる。このため、チャンバ12内のプラ
ズマ密度を1×1011〜1×1014cm-3 と高密度に
設定することが可能である。
【0015】上記構成のICPエッチング装置1によっ
て、導電層成膜の前処理として半導体基材10表面の自
然酸化膜を除去する場合には以下のようにする。先ず、
エッチングガス14にはアルゴン(Ar)ガスを用い
る。そして、エッチング条件の一例としては、エッチン
グガス14の流量をAr=25sccm,チャンバ12
内の雰囲気を0.13Pa,RF電源16に印加する電
圧を100V,コイル13に供給する電力を1kWに設
定する。
て、導電層成膜の前処理として半導体基材10表面の自
然酸化膜を除去する場合には以下のようにする。先ず、
エッチングガス14にはアルゴン(Ar)ガスを用い
る。そして、エッチング条件の一例としては、エッチン
グガス14の流量をAr=25sccm,チャンバ12
内の雰囲気を0.13Pa,RF電源16に印加する電
圧を100V,コイル13に供給する電力を1kWに設
定する。
【0016】上記の導電層成膜の前処理方法では、半導
体基材に100Vの電圧が印加される。このため、半導
体基材へのプラズマの入射エネルギーが低く抑られる。
したがって、半導体基材にダメージを加えることなく半
導体基材の表面の自然酸化膜がエッチング除去される。
さらに、チャンバ内のプラズマ密度が高いのである程度
のエッチング速度を保った前処理を行うことができる。
体基材に100Vの電圧が印加される。このため、半導
体基材へのプラズマの入射エネルギーが低く抑られる。
したがって、半導体基材にダメージを加えることなく半
導体基材の表面の自然酸化膜がエッチング除去される。
さらに、チャンバ内のプラズマ密度が高いのである程度
のエッチング速度を保った前処理を行うことができる。
【0017】次に、第2の実施例では、上記第1の実施
例で図1に示したICPエッチング装置1によって導電
層成膜の前処理として半導体基材10表面の自然酸化膜
を除去する他の例を説明する。この実施例では、エッチ
ングガス14にHFガスを用いる。エッチング条件の一
例としては、エッチングガス14の流量をHF=25s
ccm,チャンバ12内の雰囲気を0.13Pa,RF
電源16に印加する電圧を50V,コイル13に供給す
る電力を1kWに設定する。
例で図1に示したICPエッチング装置1によって導電
層成膜の前処理として半導体基材10表面の自然酸化膜
を除去する他の例を説明する。この実施例では、エッチ
ングガス14にHFガスを用いる。エッチング条件の一
例としては、エッチングガス14の流量をHF=25s
ccm,チャンバ12内の雰囲気を0.13Pa,RF
電源16に印加する電圧を50V,コイル13に供給す
る電力を1kWに設定する。
【0018】上記の導電層成膜の前処理方法では、半導
体基材に50Vの電圧が印加される。このため、半導体
基材へのプラズマの入射エネルギーが上記第1の実施例
よりもさらに低く抑られる。そして、エッチングガスに
ハロゲンガスを用いているため、半導体基材表面では化
学的なエッチングが行われる。したがって、半導体基材
にダメージを加えることなく半導体基材の表面の自然酸
化膜がエッチング除去されると共に、ある程度のエッチ
ング速度を保った前処理が行われる。
体基材に50Vの電圧が印加される。このため、半導体
基材へのプラズマの入射エネルギーが上記第1の実施例
よりもさらに低く抑られる。そして、エッチングガスに
ハロゲンガスを用いているため、半導体基材表面では化
学的なエッチングが行われる。したがって、半導体基材
にダメージを加えることなく半導体基材の表面の自然酸
化膜がエッチング除去されると共に、ある程度のエッチ
ング速度を保った前処理が行われる。
【0019】第3の実施例では、図2に示すTCP(Tr
ansfer Coupled Plasma)方式のプラズマ源を用いたTC
Pエッチング装置2によって導電層成膜の前処理として
半導体基材表面の自然酸化膜の除去を行う場合を説明す
る。図2に示すように、TCPエッチング装置2は処理
を行う半導体基材10を載置する電極21と、電極21
を収納し内部を非酸化性の雰囲気に保つことのできるチ
ャンバ22と、チャンバ22の外側上部において電極2
1と対向する状態で平板渦巻き状に設けられプラズマ発
生源となるコイル23とで構成されている。チャンバ2
2には、内部にエッチングガス24を導入するガス導入
管25が接続されている。電極21にはRF電源26が
接続されている。そして、コイル23にはRF電源27
が接続されている。
ansfer Coupled Plasma)方式のプラズマ源を用いたTC
Pエッチング装置2によって導電層成膜の前処理として
半導体基材表面の自然酸化膜の除去を行う場合を説明す
る。図2に示すように、TCPエッチング装置2は処理
を行う半導体基材10を載置する電極21と、電極21
を収納し内部を非酸化性の雰囲気に保つことのできるチ
ャンバ22と、チャンバ22の外側上部において電極2
1と対向する状態で平板渦巻き状に設けられプラズマ発
生源となるコイル23とで構成されている。チャンバ2
2には、内部にエッチングガス24を導入するガス導入
管25が接続されている。電極21にはRF電源26が
接続されている。そして、コイル23にはRF電源27
が接続されている。
【0020】上記のように構成されたTCPエッチング
装置2を作動させる場合には、電極21に半導体基材1
0を載置し、チャンバ22内を非酸化性の雰囲気に保
つ。そして、ガス導入管25からチャンバ22内にエッ
チングガス24を導入し、RF電源26から電極21に
RF電圧を印加すると共にRF電源27からコイル23
にRF電力を供給する。これによって、基板10にRF
電圧が印加されると共に、コイル23に供給されたRF
電力によってチャンバ22内ではエッチングガス24が
プラズマ化する。そしてRF電圧が印加された半導体基
材10の表面にこのプラズマが入射し、半導体基材10
の表面をエッチングする。ここで、半導体基材10に印
加するRF電圧の制御はRF電源26に設けられた制御
系(図示せず)によって行われる。そして、チャンバ2
2内で生成するプラズマ密度の制御は、RF電源27に
設けられた制御系(図示せず)によって行われる。この
TCPエッチング装置2では、上記図1で示したICP
エッチング装置と同様にプラズマ生成の制御が独立して
行われる。このため、チャンバ22内のプラズマ密度を
1×1011〜1×1014cm-3 と高密度に設定するこ
とが可能である。
装置2を作動させる場合には、電極21に半導体基材1
0を載置し、チャンバ22内を非酸化性の雰囲気に保
つ。そして、ガス導入管25からチャンバ22内にエッ
チングガス24を導入し、RF電源26から電極21に
RF電圧を印加すると共にRF電源27からコイル23
にRF電力を供給する。これによって、基板10にRF
電圧が印加されると共に、コイル23に供給されたRF
電力によってチャンバ22内ではエッチングガス24が
プラズマ化する。そしてRF電圧が印加された半導体基
材10の表面にこのプラズマが入射し、半導体基材10
の表面をエッチングする。ここで、半導体基材10に印
加するRF電圧の制御はRF電源26に設けられた制御
系(図示せず)によって行われる。そして、チャンバ2
2内で生成するプラズマ密度の制御は、RF電源27に
設けられた制御系(図示せず)によって行われる。この
TCPエッチング装置2では、上記図1で示したICP
エッチング装置と同様にプラズマ生成の制御が独立して
行われる。このため、チャンバ22内のプラズマ密度を
1×1011〜1×1014cm-3 と高密度に設定するこ
とが可能である。
【0021】上記構成のTCPエッチング装置2によっ
て、導電層成膜の前処理として半導体基材10表面の自
然酸化膜を除去する場合には、エッチングガス24に三
フッ化窒素(NF3 )と水素ガス(H2 )との混合ガス
を用る。エッチング条件の一例としては、エッチングガ
ス24の流量をNF3 /H2 =25/25sccm,チ
ャンバ22内の雰囲気を0.13Pa,RF電源26に
印加する電圧を50V,コイル23に供給する電力を1
kWに設定する。
て、導電層成膜の前処理として半導体基材10表面の自
然酸化膜を除去する場合には、エッチングガス24に三
フッ化窒素(NF3 )と水素ガス(H2 )との混合ガス
を用る。エッチング条件の一例としては、エッチングガ
ス24の流量をNF3 /H2 =25/25sccm,チ
ャンバ22内の雰囲気を0.13Pa,RF電源26に
印加する電圧を50V,コイル23に供給する電力を1
kWに設定する。
【0022】上記の導電層成膜の前処理方法では、半導
体基材に50Vの電圧が印加される。このため、半導体
基材へのプラズマの入射エネルギーが低く抑られる。さ
らに、チャンバ内のプラズマ密度が高くかつエッチング
はハロゲンガスを用いたことによって化学的に進行する
ため、上記第2の実施例と同様に半導体基材にダメージ
を加えることなく、ある程度のエッチング速度を保って
半導体基材表面の自然酸化膜のエッチング除去を行うこ
とができる。
体基材に50Vの電圧が印加される。このため、半導体
基材へのプラズマの入射エネルギーが低く抑られる。さ
らに、チャンバ内のプラズマ密度が高くかつエッチング
はハロゲンガスを用いたことによって化学的に進行する
ため、上記第2の実施例と同様に半導体基材にダメージ
を加えることなく、ある程度のエッチング速度を保って
半導体基材表面の自然酸化膜のエッチング除去を行うこ
とができる。
【0023】第4の実施例では、図3に示すECR(El
ectron Cyclotoron Resonance)方式のプラズマ発生源を
用いたECRプラズマエッチング装置3によって導電層
成膜の前処理として半導体基材表面の自然酸化膜の除去
を行う場合を説明する。図3に示すように、ECRプラ
ズマエッチング装置3は処理を行う半導体基材10を載
置する電極31と、電極31を収納し内部を非酸化性の
雰囲気に保つことのできるチャンバ32と、チャンバ3
2に石英窓33を介して接続しチャンバ32の内部にマ
イクロ波34を伝える導波管35と、チャンバ32の外
周に配置された電磁石36とで構成されている。チャン
バ32には、内部にエッチングガス37を導入するガス
導入管38が接続されている。電極31には半導体基材
10に電圧を印加するRF電源39が接続されている。
ectron Cyclotoron Resonance)方式のプラズマ発生源を
用いたECRプラズマエッチング装置3によって導電層
成膜の前処理として半導体基材表面の自然酸化膜の除去
を行う場合を説明する。図3に示すように、ECRプラ
ズマエッチング装置3は処理を行う半導体基材10を載
置する電極31と、電極31を収納し内部を非酸化性の
雰囲気に保つことのできるチャンバ32と、チャンバ3
2に石英窓33を介して接続しチャンバ32の内部にマ
イクロ波34を伝える導波管35と、チャンバ32の外
周に配置された電磁石36とで構成されている。チャン
バ32には、内部にエッチングガス37を導入するガス
導入管38が接続されている。電極31には半導体基材
10に電圧を印加するRF電源39が接続されている。
【0024】上記のように構成されたECRプラズマエ
ッチング装置3を作動させる場合には、電極31に半導
体基材10を載置し、チャンバ32内を非酸化性の雰囲
気に保つ。次いで、ガス導入管38からチャンバ32内
にエッチングガス37を導入する。そして、RF電源3
9から電極31にRF電圧を印加すると共に導波管35
からチャンバ32内にマイクロ波34を供給し、電磁石
36によってチャンバ32内に電界を形成する。これに
よって、半導体基材10にRF電圧が印加されると共
に、電磁石36によって形成された電界と導波管35か
ら供給されたマイクロ波34とによって、チャンバ32
内ではエッチングガス37がプラズマ化する。そして、
RF電圧が印加された半導体基材10の表面にこのプラ
ズマが入射し、半導体基材10の表面をエッチングす
る。ここで、半導体基材10に印加するRF電圧の制御
はRF電源39に設けられた制御系(図示せず)によっ
て行われる。そして、チャンバ32内で生成するプラズ
マ密度の制御は、導波管35に設けられたマイクロ波の
制御系(図示せず。)によって行われる。このECRプ
ラズマエッチング装置3では、上記ICPエッチング装
置及びTCPエッチング装置と同様にプラズマ生成の制
御が独立して行われる。このため、チャンバ32内のプ
ラズマ密度を1×1011〜1×1014cm-3 と高密度
に設定することが可能である。
ッチング装置3を作動させる場合には、電極31に半導
体基材10を載置し、チャンバ32内を非酸化性の雰囲
気に保つ。次いで、ガス導入管38からチャンバ32内
にエッチングガス37を導入する。そして、RF電源3
9から電極31にRF電圧を印加すると共に導波管35
からチャンバ32内にマイクロ波34を供給し、電磁石
36によってチャンバ32内に電界を形成する。これに
よって、半導体基材10にRF電圧が印加されると共
に、電磁石36によって形成された電界と導波管35か
ら供給されたマイクロ波34とによって、チャンバ32
内ではエッチングガス37がプラズマ化する。そして、
RF電圧が印加された半導体基材10の表面にこのプラ
ズマが入射し、半導体基材10の表面をエッチングす
る。ここで、半導体基材10に印加するRF電圧の制御
はRF電源39に設けられた制御系(図示せず)によっ
て行われる。そして、チャンバ32内で生成するプラズ
マ密度の制御は、導波管35に設けられたマイクロ波の
制御系(図示せず。)によって行われる。このECRプ
ラズマエッチング装置3では、上記ICPエッチング装
置及びTCPエッチング装置と同様にプラズマ生成の制
御が独立して行われる。このため、チャンバ32内のプ
ラズマ密度を1×1011〜1×1014cm-3 と高密度
に設定することが可能である。
【0025】上記構成のECRプラズマエッチング装置
3によって、導電層成膜の前処理として半導体基材10
表面の自然酸化膜を除去する場合には、エッチングガス
37に六フッ化硫黄(SF6 )と水素ガス(H2 )との
混合ガスを用る。エッチング条件の一例としては、エッ
チングガス37の流量をSF6 /H2 =25/25sc
cm,チャンバ32内の雰囲気を0.13Pa,RF電
源39に印加する電圧を50V,マイクロ波電力を90
0Wに設定する。
3によって、導電層成膜の前処理として半導体基材10
表面の自然酸化膜を除去する場合には、エッチングガス
37に六フッ化硫黄(SF6 )と水素ガス(H2 )との
混合ガスを用る。エッチング条件の一例としては、エッ
チングガス37の流量をSF6 /H2 =25/25sc
cm,チャンバ32内の雰囲気を0.13Pa,RF電
源39に印加する電圧を50V,マイクロ波電力を90
0Wに設定する。
【0026】上記の導電層成膜の前処理方法では、半導
体基材に50Vの電圧が印加される。このため、半導体
基材へのプラズマの入射エネルギーが低く抑られる。し
たがって、半導体基材にダメージを加えることなく半導
体基材の表面の自然酸化膜がエッチング除去される。さ
らに、チャンバ内のプラズマ密度が高く、ハロゲンガス
を用いた化学的エッチングであるため、ある程度のエッ
チング速度を保った前処理を行うことができる。
体基材に50Vの電圧が印加される。このため、半導体
基材へのプラズマの入射エネルギーが低く抑られる。し
たがって、半導体基材にダメージを加えることなく半導
体基材の表面の自然酸化膜がエッチング除去される。さ
らに、チャンバ内のプラズマ密度が高く、ハロゲンガス
を用いた化学的エッチングであるため、ある程度のエッ
チング速度を保った前処理を行うことができる。
【0027】上記第1〜第4の実施例で示した導電層成
膜の前処理方法は、半導体基材に100Vと50Vの電
圧が印加される様にエッチング条件を設定した。しか
し、本発明はこれに限定されず、半導体基材には10V
〜250Vの電圧が印加される様なエッチング条件であ
れば良い。
膜の前処理方法は、半導体基材に100Vと50Vの電
圧が印加される様にエッチング条件を設定した。しか
し、本発明はこれに限定されず、半導体基材には10V
〜250Vの電圧が印加される様なエッチング条件であ
れば良い。
【0028】第5の実施例では、図4に示す高周波(R
F)放電によるプラズマ源を用いた対向電極型プラズマ
エッチング装置4によって、導電層成膜の前処理として
半導体基材表面の自然酸化膜の除去を行う場合を説明す
る。図4に示すように、対向電極型プラズマエッチング
装置4は、処理を行う半導体基材10を載置する電極4
1と、この電極41と対向する状態でほぼ平行に配置さ
れる電極42と、電極41と電極42とを収納し内部を
非酸化性の雰囲気に保つことのできるチャンバ43とで
構成されている。チャンバ43には、内部にエッチング
ガス44を導入するガス導入管45が接続されている。
そして、電極41にはRF電源46が接続され、電極4
2は接地されている。
F)放電によるプラズマ源を用いた対向電極型プラズマ
エッチング装置4によって、導電層成膜の前処理として
半導体基材表面の自然酸化膜の除去を行う場合を説明す
る。図4に示すように、対向電極型プラズマエッチング
装置4は、処理を行う半導体基材10を載置する電極4
1と、この電極41と対向する状態でほぼ平行に配置さ
れる電極42と、電極41と電極42とを収納し内部を
非酸化性の雰囲気に保つことのできるチャンバ43とで
構成されている。チャンバ43には、内部にエッチング
ガス44を導入するガス導入管45が接続されている。
そして、電極41にはRF電源46が接続され、電極4
2は接地されている。
【0029】上記構成の対向電極型プラズマエッチング
装置4を作動させる場合には、電極41に半導体基材1
0を載置し、チャンバ43内を非酸化性の雰囲気に保
つ。そして、ガス導入管45からチャンバ43内にエッ
チングガス44を導入し、RF電源46から電極41に
RF電圧を印加する。これによって、半導体基材10に
RF電圧が印加されると共に、このRF電圧によってチ
ャンバ43内ではエッチングガス44が放電してプラズ
マが発生する。そして、RF電圧が印加された半導体基
材10の表面にこのプラズマが入射し、半導体基材10
の表面をエッチングする。ここで、基板10に印加する
RF電圧の制御とチャンバ43内で生成するプラズマ密
度の制御とは、RF電源46に設けた制御系(図示せ
ず)によって行われる。この対向電極型プラズマエッチ
ング装置4では、チャンバ43内のプラズマ密度は1×
108 〜1×1011cm-3 に設定される。
装置4を作動させる場合には、電極41に半導体基材1
0を載置し、チャンバ43内を非酸化性の雰囲気に保
つ。そして、ガス導入管45からチャンバ43内にエッ
チングガス44を導入し、RF電源46から電極41に
RF電圧を印加する。これによって、半導体基材10に
RF電圧が印加されると共に、このRF電圧によってチ
ャンバ43内ではエッチングガス44が放電してプラズ
マが発生する。そして、RF電圧が印加された半導体基
材10の表面にこのプラズマが入射し、半導体基材10
の表面をエッチングする。ここで、基板10に印加する
RF電圧の制御とチャンバ43内で生成するプラズマ密
度の制御とは、RF電源46に設けた制御系(図示せ
ず)によって行われる。この対向電極型プラズマエッチ
ング装置4では、チャンバ43内のプラズマ密度は1×
108 〜1×1011cm-3 に設定される。
【0030】上記構成の対向電極型プラズマエッチング
装置4によって、導電層成膜の前処理として半導体基材
10表面の自然酸化膜を除去する場合には以下のように
する。先ず、エッチングガス44にはアルゴン(Ar)
ガスを用いる。そして、エッチング条件の一例として
は、エッチングガス44の流量をAr=50sccm,
チャンバ43内の雰囲気を0.67Pa,RF電源46
に印加する電圧を200Vに設定する。
装置4によって、導電層成膜の前処理として半導体基材
10表面の自然酸化膜を除去する場合には以下のように
する。先ず、エッチングガス44にはアルゴン(Ar)
ガスを用いる。そして、エッチング条件の一例として
は、エッチングガス44の流量をAr=50sccm,
チャンバ43内の雰囲気を0.67Pa,RF電源46
に印加する電圧を200Vに設定する。
【0031】上記の導電層成膜の前処理方法では、半導
体基材に200Vの電圧が印加される。このため、半導
体基材表面へのプラズマの入射エネルギーが低く抑られ
る。したがって、半導体基材にダメージを加えることな
く半導体基材の表面の自然酸化膜がエッチング除去され
る。
体基材に200Vの電圧が印加される。このため、半導
体基材表面へのプラズマの入射エネルギーが低く抑られ
る。したがって、半導体基材にダメージを加えることな
く半導体基材の表面の自然酸化膜がエッチング除去され
る。
【0032】次に、第6の実施例では、上記第5の実施
例で図4に示した対向電極型プラズマエッチング装置4
によって導電層成膜の前処理として半導体基材10表面
の自然酸化膜を除去する他の例を説明する。第6の実施
例では、エッチングガス44にフッ化水素(HF)とメ
チルアルコール(CH3 OH)との混合ガスを用いる。
そして、エッチング条件の一例としては、エッチングガ
ス44の流量をHF/CH3 OH=25/25scc
m,チャンバ43内の雰囲気を0.67Pa,RF電源
46に印加する電圧を100Vに設定する。
例で図4に示した対向電極型プラズマエッチング装置4
によって導電層成膜の前処理として半導体基材10表面
の自然酸化膜を除去する他の例を説明する。第6の実施
例では、エッチングガス44にフッ化水素(HF)とメ
チルアルコール(CH3 OH)との混合ガスを用いる。
そして、エッチング条件の一例としては、エッチングガ
ス44の流量をHF/CH3 OH=25/25scc
m,チャンバ43内の雰囲気を0.67Pa,RF電源
46に印加する電圧を100Vに設定する。
【0033】上記の導電層成膜の前処理方法では、半導
体基材に100Vの電圧が印加される。このため、半導
体基材表面へのプラズマの入射エネルギーが上記第5の
実施例よりもさらに低く抑られる。そして、エッチング
ガスにハロゲンガスを用いているため、半導体基材表面
では化学的なエッチングが行われる。したがって、第5
の実施例と同様に半導体基材にダメージを加えることな
く表面の自然酸化膜がエッチング除去され、さらに化学
的なエッチングであるためエッチング速度を低下させる
ことなく前処理が行われる。
体基材に100Vの電圧が印加される。このため、半導
体基材表面へのプラズマの入射エネルギーが上記第5の
実施例よりもさらに低く抑られる。そして、エッチング
ガスにハロゲンガスを用いているため、半導体基材表面
では化学的なエッチングが行われる。したがって、第5
の実施例と同様に半導体基材にダメージを加えることな
く表面の自然酸化膜がエッチング除去され、さらに化学
的なエッチングであるためエッチング速度を低下させる
ことなく前処理が行われる。
【0034】上記第5及び第6の実施例で示した導電層
成膜の前処理方法では、半導体基材に200Vと100
Vの電圧が印加される様にエッチング条件を設定した。
しかし、本発明はこれに限定されず、半導体基材には1
00V〜250Vの電圧が印加される様なエッチング条
件であれば良い。その際、エッチングガスとしてハロゲ
ンガスを用いることによって、エッチング速度を向上さ
せることが可能である。
成膜の前処理方法では、半導体基材に200Vと100
Vの電圧が印加される様にエッチング条件を設定した。
しかし、本発明はこれに限定されず、半導体基材には1
00V〜250Vの電圧が印加される様なエッチング条
件であれば良い。その際、エッチングガスとしてハロゲ
ンガスを用いることによって、エッチング速度を向上さ
せることが可能である。
【0035】尚、上記第1〜第6の実施例で示した導電
層成膜の前処理が終了した後には、半導体基材が配置さ
れているチャンバ内を非酸化性の雰囲気にし、さらに連
続してこのチャンバ内に導電層を成膜するガスを導入す
るか、または、高真空下に接続した導電層成膜用のスパ
ッタリングチャンバに搬送して、このチャンバ内に成膜
ガスを導入し、半導体基材の表面に導電層を成膜する。
これによって、自然酸化膜が除去された半導体基材の上
面に導電層が成膜され、半導体基材と導電層との間に良
好なコンタクト性が得られる。
層成膜の前処理が終了した後には、半導体基材が配置さ
れているチャンバ内を非酸化性の雰囲気にし、さらに連
続してこのチャンバ内に導電層を成膜するガスを導入す
るか、または、高真空下に接続した導電層成膜用のスパ
ッタリングチャンバに搬送して、このチャンバ内に成膜
ガスを導入し、半導体基材の表面に導電層を成膜する。
これによって、自然酸化膜が除去された半導体基材の上
面に導電層が成膜され、半導体基材と導電層との間に良
好なコンタクト性が得られる。
【0036】
【発明の効果】以上説明したように、第1の発明の導電
層成膜の前処理方法では、10〜250Vの低電圧を半
導体基材に印加してドライエッチングを行うことによっ
て、エッチング面へのプラズマの入射エネルギーを低く
抑えることができる。このため、半導体基材にダメージ
を加えることなくその表面をエッチングすることが可能
であると共に、コンタクトホール及びゲート電極上の接
続孔を形成した基板においてはゲート電極への電荷の蓄
積量を低下させることができるためゲート絶縁膜の絶縁
耐圧の劣化を防止できる。さらに、1×1011〜1×1
014の高密度プラズマによってのドライエッチングを行
うことによって、エッチング速度をある程度の早さに保
つことが可能である。そして、第2の発明の導電層成膜
の前処理方法では、100〜250Vの低電圧を半導体
基材に印加してドライエッチングを行うことによって、
上記第1の発明と同様に半導体基材にダメージを加える
ことなくその表面をエッチングすることが可能であると
共に、コンタクトホール及びゲート電極上の接続孔を形
成した基板においてはゲート電極への電荷の蓄積量を低
下させることができるためゲート絶縁膜の絶縁耐圧の劣
化を防止できる。したがって、上記第1及び第2の発明
によれば、コンタクトホールの底部を含む半導体基材の
表面をドライプロセスでエッチングすることが可能とな
るため、微細化の進んだプロセスにおいて寸法ルールに
基づく半導体装置の製造が可能になる。
層成膜の前処理方法では、10〜250Vの低電圧を半
導体基材に印加してドライエッチングを行うことによっ
て、エッチング面へのプラズマの入射エネルギーを低く
抑えることができる。このため、半導体基材にダメージ
を加えることなくその表面をエッチングすることが可能
であると共に、コンタクトホール及びゲート電極上の接
続孔を形成した基板においてはゲート電極への電荷の蓄
積量を低下させることができるためゲート絶縁膜の絶縁
耐圧の劣化を防止できる。さらに、1×1011〜1×1
014の高密度プラズマによってのドライエッチングを行
うことによって、エッチング速度をある程度の早さに保
つことが可能である。そして、第2の発明の導電層成膜
の前処理方法では、100〜250Vの低電圧を半導体
基材に印加してドライエッチングを行うことによって、
上記第1の発明と同様に半導体基材にダメージを加える
ことなくその表面をエッチングすることが可能であると
共に、コンタクトホール及びゲート電極上の接続孔を形
成した基板においてはゲート電極への電荷の蓄積量を低
下させることができるためゲート絶縁膜の絶縁耐圧の劣
化を防止できる。したがって、上記第1及び第2の発明
によれば、コンタクトホールの底部を含む半導体基材の
表面をドライプロセスでエッチングすることが可能とな
るため、微細化の進んだプロセスにおいて寸法ルールに
基づく半導体装置の製造が可能になる。
【図1】ICPエッチング装置の構成図である。
【図2】TCPエッチング装置の構成図である。
【図3】ECRプラズマエッチング装置の構成図であ
る。
る。
【図4】対向電極型プラズマエッチング装置の構成図で
ある。
ある。
【図5】従来例の課題を説明する断面模式図である。
1 ICPエッチング装置 2 TCPエッチング装置 3 ECRプラズマエッチング装置 4 対向電極型プラズマエッチング装置 10 半導体基材 12,22,32,43 チャンバ 13,23 コイル(プラズマ発生源) 14,24,37,44 エッチングガス 35 導波管(プラズマ発生源) 41,42 電極
Claims (4)
- 【請求項1】 半導体基材上に導電層を成膜する前に、
チャンバの外部にプラズマ発生源が設けられたエッチン
グ装置によって行う前処理方法であって、 前記エッチング装置のチャンバ内に半導体基材を配置し
て当該チャンバ内を非酸化性の雰囲気にし、当該半導体
基材に10V〜250Vの電圧を印加すると共に当該チ
ャンバ内にエッチングガスを導入してプラズマを発生さ
せ、そのプラズマによって前記半導体基材の表面をエッ
チングすることを特徴とする導電層成膜の前処理方法。 - 【請求項2】 請求項1記載の導電層成膜の前処理方法
において、 前記チャンバ内で発生させるプラズマ密度は1×1011
〜1×1014cm-3であることを特徴とする導電層成膜
の前処理方法。 - 【請求項3】 半導体基材上に導電層を成膜する前に、
対向電極型のエッチング装置によって行う前処理方法で
あって、 前記エッチング装置のチャンバ内に半導体基材を配置し
て当該チャンバ内を非酸化性の雰囲気にし、当該半導体
基材に100V〜250Vの電圧を印加すると共に当該
チャンバ内にエッチングガスを導入してプラズマを発生
させ、そのプラズマによって前記半導体基材の表面をエ
ッチングすることを特徴とする導電層成膜の前処理方
法。 - 【請求項4】 請求項3記載の導電層成膜の前処理方法
において、 前記チャンバ内で発生させるプラズマの密度は1×10
8 〜1×1011cm-3であることを特徴とする導電層成
膜の前処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26185493A JPH0794473A (ja) | 1993-09-24 | 1993-09-24 | 導電層成膜の前処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26185493A JPH0794473A (ja) | 1993-09-24 | 1993-09-24 | 導電層成膜の前処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794473A true JPH0794473A (ja) | 1995-04-07 |
Family
ID=17367679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26185493A Pending JPH0794473A (ja) | 1993-09-24 | 1993-09-24 | 導電層成膜の前処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340146A (ja) * | 1998-05-25 | 1999-12-10 | Hitachi Ltd | プラズマ処理装置 |
-
1993
- 1993-09-24 JP JP26185493A patent/JPH0794473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340146A (ja) * | 1998-05-25 | 1999-12-10 | Hitachi Ltd | プラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| EP0049272B1 (en) | Fabrication of microminiature devices using plasma etching of silicon with fluorine-containing gaseous compounds | |
| US20040018738A1 (en) | Method for fabricating a notch gate structure of a field effect transistor | |
| US6235640B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
| CN1790626A (zh) | 在蚀刻浅沟槽之前预锥形硅或硅-锗的工艺 | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| JPS5941841A (ja) | デバイスの製造方法 | |
| US6325861B1 (en) | Method for etching and cleaning a substrate | |
| US20040077178A1 (en) | Method for laterally etching a semiconductor structure | |
| JPH09283503A (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| EP0933802A1 (en) | Process for the production of semiconductor device | |
| US20020192897A1 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| KR100838502B1 (ko) | 반도체 장치의 제조 방법 | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US6374832B2 (en) | Waferless seasoning process | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JP3397275B2 (ja) | トレンチの形成方法 | |
| JPH0794473A (ja) | 導電層成膜の前処理方法 | |
| US5940730A (en) | Method of forming a contact hole of a semiconductor device | |
| KR101711647B1 (ko) | 도전성 라인 사이의 유전 물질 제거 방법 | |
| JPH09162172A (ja) | エッチングダメージの除去方法 | |
| JP3732079B2 (ja) | 試料の表面加工方法 | |
| JPH09246253A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| US6403489B1 (en) | Method for removing polymer stacked on a lower electrode within an etching reaction chamber |