JPH0795662B2 - 演算増幅器及びその駆動方法 - Google Patents
演算増幅器及びその駆動方法Info
- Publication number
- JPH0795662B2 JPH0795662B2 JP5017977A JP1797793A JPH0795662B2 JP H0795662 B2 JPH0795662 B2 JP H0795662B2 JP 5017977 A JP5017977 A JP 5017977A JP 1797793 A JP1797793 A JP 1797793A JP H0795662 B2 JPH0795662 B2 JP H0795662B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- gate
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 39
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高精度、高帯域を必要
とされるシステムに用いる演算増幅器に関する。
とされるシステムに用いる演算増幅器に関する。
【０００２】
【従来の技術】増幅段が一段から構成され、高利得、高
帯域を実現する演算増幅器に於ける差動増幅段として、
出力電圧のスパンが広いことを特徴とするフォールデッ
ドカスコード回路が従来から用いられていた。例えば、
１９９２年電子情報通信学会春季大会のテクニカルダイ
ジェストのＰ９〜Ｐ１５に記載された四柳等による論文
“１０ビット・５０Ｍｓｐｓパイプライン型ＣＭＯＳＡ
／Ｄ変換器”に記載された汎用演算増幅器の増幅段には
フォールデッドカスコード回路が用いられている。この
フォールデッドカスコード回路で差動増幅段を構成した
従来の演算増幅器を図２に回路図で示す。本図におい
て、フォールデッドカスコード回路は斜線を施した部分
である。この回路の特徴は、増幅段に生じるミラー容量
を減少させることと、出力スパンを広くとれることにあ
る。
帯域を実現する演算増幅器に於ける差動増幅段として、
出力電圧のスパンが広いことを特徴とするフォールデッ
ドカスコード回路が従来から用いられていた。例えば、
１９９２年電子情報通信学会春季大会のテクニカルダイ
ジェストのＰ９〜Ｐ１５に記載された四柳等による論文
“１０ビット・５０Ｍｓｐｓパイプライン型ＣＭＯＳＡ
／Ｄ変換器”に記載された汎用演算増幅器の増幅段には
フォールデッドカスコード回路が用いられている。この
フォールデッドカスコード回路で差動増幅段を構成した
従来の演算増幅器を図２に回路図で示す。本図におい
て、フォールデッドカスコード回路は斜線を施した部分
である。この回路の特徴は、増幅段に生じるミラー容量
を減少させることと、出力スパンを広くとれることにあ
る。
【０００３】一方、高い出力インピーダンスを可能にす
る定電流回路が、１９９０年２月のジャーナルオブソリ
ッドステイトサーキッツのＰ２８９〜Ｐ２９８に記載さ
れたエドワード・ゼッキンジャー（Ｅｄｕａｒｄ・Ｓａ
ｃｋｉｎｇｅｒ）等による「ＡＨｉｇｈ−Ｓｗｉｎｇ，
Ｈｉｇｈ−Ｉｍｐｅｄａｎｃｅ ＭＯＳ Ｃａｓ−ｃｏ
ｄｅ Ｃｉｒｃｕｉｔ」に記載されている。この定電流
回路はレギュレーテッドカスコード回路（ＲＧＣ）で構
成されている。レギュレーテッドカスコード回路はフォ
ールデッドカスコード回路に比べて素子を余分に必要と
するが、より大きな出力インピーダンスを有することを
特徴としている。このように、レギュレーテッドカスコ
ード回路は公知であったが、従来は定電流回路として用
いられていた。
る定電流回路が、１９９０年２月のジャーナルオブソリ
ッドステイトサーキッツのＰ２８９〜Ｐ２９８に記載さ
れたエドワード・ゼッキンジャー（Ｅｄｕａｒｄ・Ｓａ
ｃｋｉｎｇｅｒ）等による「ＡＨｉｇｈ−Ｓｗｉｎｇ，
Ｈｉｇｈ−Ｉｍｐｅｄａｎｃｅ ＭＯＳ Ｃａｓ−ｃｏ
ｄｅ Ｃｉｒｃｕｉｔ」に記載されている。この定電流
回路はレギュレーテッドカスコード回路（ＲＧＣ）で構
成されている。レギュレーテッドカスコード回路はフォ
ールデッドカスコード回路に比べて素子を余分に必要と
するが、より大きな出力インピーダンスを有することを
特徴としている。このように、レギュレーテッドカスコ
ード回路は公知であったが、従来は定電流回路として用
いられていた。
【０００４】
【発明が解決しようとする課題】差動増幅段にフォール
デッドカスコード回路を用いた従来の演算増幅器では、
アクティブロードとしてウィルソンカレントミラー回路
を用いた場合でも帯域を数百ＭＨｚに選ぶと、約６０ｄ
Ｂ程度の利得しか得ることができなかった。また、従来
の演算増幅器では、５Ｖ以下の低電圧で駆動すると十分
な利得が得られなかった。そこで、本発明の目的は、利
得の高い演算増幅器を実現するとともに、５Ｖ以下の低
い電圧で駆動できる演算増幅器の提供にある。
デッドカスコード回路を用いた従来の演算増幅器では、
アクティブロードとしてウィルソンカレントミラー回路
を用いた場合でも帯域を数百ＭＨｚに選ぶと、約６０ｄ
Ｂ程度の利得しか得ることができなかった。また、従来
の演算増幅器では、５Ｖ以下の低電圧で駆動すると十分
な利得が得られなかった。そこで、本発明の目的は、利
得の高い演算増幅器を実現するとともに、５Ｖ以下の低
い電圧で駆動できる演算増幅器の提供にある。
【０００５】
【課題を解決するための手段】前述の課題を解決するた
めに本発明は次の手段を提供する。 本発明の演算増幅器は、１段の差動増幅段からなり、
差動増幅段が１段からなる演算増幅器において、前記差
動増幅段が差動入力回路、並びに第１及び第２のレギュ
レーテッドカスコード回路並びにウイルソンカレントミ
ラー回路等のカレントミラー回路で構成され、前記差動
入力回路は第１及び第２の入力並びに第１及び第２の出
力を有し、前記第１のレギュレーテッドカスコード回路
は、ソースが電源ラインに接続され、ゲートが電圧駆動
されたトランジスタＭＰ１と、前記トランジスタＭＰ１
のドレインにソースが接続されたトランジスタＭＰ５
と、前記トランジスタＭＰ１のドレイン及びソースにゲ
ート及びソースがそれぞれ接続されたトランジスタＭＰ
３からなり、前記第２のレギュレーテッドカスコード回
路は、ソースが電源ラインに接続され、ゲートが電圧駆
動されたトランジスタＭＰ２と、前記トランジスタＭＰ
２のドレインにソースが接続されたトランジスタＭＰ６
と、前記トランジスタＭＰ２のドレイン及びソースにゲ
ート及びソースがそれぞれ接続されたトランジスタＭＰ
４からなり、前記トランジスタＭＰ３のドレインと前記
トランジスタＭＰ５のゲートとは、短絡され、定電流を
供給されており、前記トランジスタＭＰ４のドレインと
前記トランジスタＭＰ６のゲートとは、短絡され、定電
流を供給されており、前記第１及び第２のレギュレーテ
ッドカスコード回路の入力は、前記差動入力回路の第１
及び第２の出力から前記トランジスタＭＰ３のゲート及
び前記トランジスタＭＰ４のゲートにそれぞれ電流変化
として与えられ、前記カレントミラー回路は第１及び第
２の入力並びに１つの出力を有し、前記第１及び第２の
レギュレーテッドカスコード回路の出力は、前記トラン
ジスタＭＰ５のドレイン及び前記トランジスタＭＰ６の
ドレインから前記カレントミラー回路の前記第１及び第
２の入力にそれぞれ電流変化として与えられることを特
徴とする演算増幅器。 差動増幅段が１段からなる演算増幅器の駆動方法にお
いて、前記差動増幅段が差動入力回路、並びに第１及び
第２のレギュレーテッドカスコード回路並びにウイルソ
ンカレントミラー回路等のカレントミラー回路で構成さ
れ、前記差動入力回路は第１及び第２の入力並びに第１
及び第２の出力を有し、前記第１のレギュレーテッドカ
スコード回路は、ソースが電源ラインに接続され、ゲー
トが電圧駆動されたトランジスタＭＰ１と、前記トラン
ジスタＭＰ１のドレインにソースが接続されたトランジ
スタＭＰ５と、前記トランジスタＭＰ１のドレイン及び
ソースにゲート及びソースがそれぞれ接続されたトラン
ジスタＭＰ３からなり、前記第２のレギュレーテッドカ
スコード回路は、ソースが電源ラインに接続され、ゲー
トが電圧駆動されたトランジスタＭＰ２と、前記トラン
ジスタＭＰ２のドレインにソースが接続されたトランジ
スタＭＰ６と、前記トランジスタＭＰ２のドレイン及び
ソースにゲート及びソースがそれぞれ接続されたトラン
ジスタＭＰ４からなり、前記トランジスタＭＰ３のドレ
インと前記トランジスタＭＰ５のゲートとは、短絡さ
れ、定電流を供給されており、前記トランジスタＭＰ４
のドレインと前記トランジスタＭＰ６のゲートとは、短
絡され、定電流を供給されており、前記第１及び第２の
レギュレーテッドカスコード回路の入力は、前記差動入
力回路の第１及び第２の出力から前記トランジスタＭＰ
３のゲート及び前記トランジスタＭＰ４のゲートにそれ
ぞれ電流変化として与えられ、前記カレントミラー回路
は第１及び第２の入力並びに１つの出力を有し、前記第
１及び第２のレギュレーテッドカスコード回路の出力
は、前記トランジスタＭＰ５のドレイン及び前記トラン
ジスタＭＰ６のドレインから前記カレントミラー回路の
前記第１及び第２の入力にそれぞれ電流変化として与え
られる演算増幅器の駆動方法であり、５Ｖ以下３Ｖ以上
の電源電圧で駆動することを特徴とする演算増幅器の駆
動の方法。
めに本発明は次の手段を提供する。 本発明の演算増幅器は、１段の差動増幅段からなり、
差動増幅段が１段からなる演算増幅器において、前記差
動増幅段が差動入力回路、並びに第１及び第２のレギュ
レーテッドカスコード回路並びにウイルソンカレントミ
ラー回路等のカレントミラー回路で構成され、前記差動
入力回路は第１及び第２の入力並びに第１及び第２の出
力を有し、前記第１のレギュレーテッドカスコード回路
は、ソースが電源ラインに接続され、ゲートが電圧駆動
されたトランジスタＭＰ１と、前記トランジスタＭＰ１
のドレインにソースが接続されたトランジスタＭＰ５
と、前記トランジスタＭＰ１のドレイン及びソースにゲ
ート及びソースがそれぞれ接続されたトランジスタＭＰ
３からなり、前記第２のレギュレーテッドカスコード回
路は、ソースが電源ラインに接続され、ゲートが電圧駆
動されたトランジスタＭＰ２と、前記トランジスタＭＰ
２のドレインにソースが接続されたトランジスタＭＰ６
と、前記トランジスタＭＰ２のドレイン及びソースにゲ
ート及びソースがそれぞれ接続されたトランジスタＭＰ
４からなり、前記トランジスタＭＰ３のドレインと前記
トランジスタＭＰ５のゲートとは、短絡され、定電流を
供給されており、前記トランジスタＭＰ４のドレインと
前記トランジスタＭＰ６のゲートとは、短絡され、定電
流を供給されており、前記第１及び第２のレギュレーテ
ッドカスコード回路の入力は、前記差動入力回路の第１
及び第２の出力から前記トランジスタＭＰ３のゲート及
び前記トランジスタＭＰ４のゲートにそれぞれ電流変化
として与えられ、前記カレントミラー回路は第１及び第
２の入力並びに１つの出力を有し、前記第１及び第２の
レギュレーテッドカスコード回路の出力は、前記トラン
ジスタＭＰ５のドレイン及び前記トランジスタＭＰ６の
ドレインから前記カレントミラー回路の前記第１及び第
２の入力にそれぞれ電流変化として与えられることを特
徴とする演算増幅器。 差動増幅段が１段からなる演算増幅器の駆動方法にお
いて、前記差動増幅段が差動入力回路、並びに第１及び
第２のレギュレーテッドカスコード回路並びにウイルソ
ンカレントミラー回路等のカレントミラー回路で構成さ
れ、前記差動入力回路は第１及び第２の入力並びに第１
及び第２の出力を有し、前記第１のレギュレーテッドカ
スコード回路は、ソースが電源ラインに接続され、ゲー
トが電圧駆動されたトランジスタＭＰ１と、前記トラン
ジスタＭＰ１のドレインにソースが接続されたトランジ
スタＭＰ５と、前記トランジスタＭＰ１のドレイン及び
ソースにゲート及びソースがそれぞれ接続されたトラン
ジスタＭＰ３からなり、前記第２のレギュレーテッドカ
スコード回路は、ソースが電源ラインに接続され、ゲー
トが電圧駆動されたトランジスタＭＰ２と、前記トラン
ジスタＭＰ２のドレインにソースが接続されたトランジ
スタＭＰ６と、前記トランジスタＭＰ２のドレイン及び
ソースにゲート及びソースがそれぞれ接続されたトラン
ジスタＭＰ４からなり、前記トランジスタＭＰ３のドレ
インと前記トランジスタＭＰ５のゲートとは、短絡さ
れ、定電流を供給されており、前記トランジスタＭＰ４
のドレインと前記トランジスタＭＰ６のゲートとは、短
絡され、定電流を供給されており、前記第１及び第２の
レギュレーテッドカスコード回路の入力は、前記差動入
力回路の第１及び第２の出力から前記トランジスタＭＰ
３のゲート及び前記トランジスタＭＰ４のゲートにそれ
ぞれ電流変化として与えられ、前記カレントミラー回路
は第１及び第２の入力並びに１つの出力を有し、前記第
１及び第２のレギュレーテッドカスコード回路の出力
は、前記トランジスタＭＰ５のドレイン及び前記トラン
ジスタＭＰ６のドレインから前記カレントミラー回路の
前記第１及び第２の入力にそれぞれ電流変化として与え
られる演算増幅器の駆動方法であり、５Ｖ以下３Ｖ以上
の電源電圧で駆動することを特徴とする演算増幅器の駆
動の方法。
【０００６】
【作用】差動増幅段にレギュレーテッドカスコード回路
を用いるという本発明の構成によれば、差動増幅段の出
力インピーダンスを増加することができる。また、本演
算増幅器を低電圧駆動することで、出力インピーダンス
を従来の回路構成に比べてより効果的に増大させること
ができる。
を用いるという本発明の構成によれば、差動増幅段の出
力インピーダンスを増加することができる。また、本演
算増幅器を低電圧駆動することで、出力インピーダンス
を従来の回路構成に比べてより効果的に増大させること
ができる。
【０００７】
【実施例】図１は本発明の一実施例の回路図である。こ
の実施例では、差動増幅段が１段であって、２つのレギ
ュレーテッドカスコード回路で構成されている。図１に
おいて斜線で囲まれた部分がレギュレーテッドカスコー
ド回路１であり、差動構成になっている。２つのレギュ
レーテッドカスコード回路を有する差動増幅段はシング
ルエンドの増幅部を構成している。これら２つのレギュ
レーテッドカスコード回路において互いに対応する素子
は等しい電気的特性を有している。２はウィルソンカレ
ントミラー回路であり、レギュレーテッドカスコード回
路のアクティブロードとして用いている。この実施例に
おける入力段はｎチャンネルのトランジスタＭＮ１及び
ＭＮ２で構成されている。また、定電流源以外の部分の
レギュレーテッドカスコード回路のトランジスタはｐチ
ャネルである。図３（ａ）にレギュレーテッドカスコー
ド回路を示し、同図（ｂ）にその等価回路を示す。図中
に示したｒ及びｇm はトランジスタの出力インピーダン
ス及び相互コンダクタンスをそれぞれ表わしている。図
中に示したトランジスタＴ1 ，Ｔ2 ，Ｔ3 ，Ｔ4の添え
字と同じ添え字を付して該トランジスタの出力インピー
ダンスｒをｒ01，ｒ02，ｒ03，ｒ04とそれぞれ表わし、
図３の演算増幅器の出力インピーダンスＲ r を計算する
と、 Ｒr ≒ｒ02ｒ03ｒ04ｇm2ｇm4 （１） と表わすことができる。また、図４（ａ）に示したフォ
ールデッドカスコード回路と同図（ｂ）に示した等価回
路を用いて出力インピーダンスＲf を計算すると、 Ｒf ≒ｒ02ｒ04ｇm4 （２） と表わすことができる。各トランジスタの出力インピー
ダンスｒと相互コンダクタンスｇm が等しいとすると
（１），（２）式より、レギュレーテッドカスコード回
路を用いることによって出力インピーダンスをｒｇm 倍
大きくとることが可能である。増幅器の利得は、入力段
トランジスタの相互コンダクタンスと増幅段の出力イン
ピーダンスとの積で与えられることから、図１のように
レギュレーテッドカスコード回路を用いることによって
全体の利得を増大させることができる。
の実施例では、差動増幅段が１段であって、２つのレギ
ュレーテッドカスコード回路で構成されている。図１に
おいて斜線で囲まれた部分がレギュレーテッドカスコー
ド回路１であり、差動構成になっている。２つのレギュ
レーテッドカスコード回路を有する差動増幅段はシング
ルエンドの増幅部を構成している。これら２つのレギュ
レーテッドカスコード回路において互いに対応する素子
は等しい電気的特性を有している。２はウィルソンカレ
ントミラー回路であり、レギュレーテッドカスコード回
路のアクティブロードとして用いている。この実施例に
おける入力段はｎチャンネルのトランジスタＭＮ１及び
ＭＮ２で構成されている。また、定電流源以外の部分の
レギュレーテッドカスコード回路のトランジスタはｐチ
ャネルである。図３（ａ）にレギュレーテッドカスコー
ド回路を示し、同図（ｂ）にその等価回路を示す。図中
に示したｒ及びｇm はトランジスタの出力インピーダン
ス及び相互コンダクタンスをそれぞれ表わしている。図
中に示したトランジスタＴ1 ，Ｔ2 ，Ｔ3 ，Ｔ4の添え
字と同じ添え字を付して該トランジスタの出力インピー
ダンスｒをｒ01，ｒ02，ｒ03，ｒ04とそれぞれ表わし、
図３の演算増幅器の出力インピーダンスＲ r を計算する
と、 Ｒr ≒ｒ02ｒ03ｒ04ｇm2ｇm4 （１） と表わすことができる。また、図４（ａ）に示したフォ
ールデッドカスコード回路と同図（ｂ）に示した等価回
路を用いて出力インピーダンスＲf を計算すると、 Ｒf ≒ｒ02ｒ04ｇm4 （２） と表わすことができる。各トランジスタの出力インピー
ダンスｒと相互コンダクタンスｇm が等しいとすると
（１），（２）式より、レギュレーテッドカスコード回
路を用いることによって出力インピーダンスをｒｇm 倍
大きくとることが可能である。増幅器の利得は、入力段
トランジスタの相互コンダクタンスと増幅段の出力イン
ピーダンスとの積で与えられることから、図１のように
レギュレーテッドカスコード回路を用いることによって
全体の利得を増大させることができる。
【０００８】なお、図１の実施例では入力段トランジス
タをｎチャネルとしたが、ｎｐｎトランジスタでもよ
い。また、レギュレーテッドカスコード回路のトランジ
スタをｐチャネルとしたが、ｐｎｐトランジスタとして
も差し支えない。さらに、入力段トランジスタをｐチャ
ネル又はｐｎｐとし、レギュレーテッドカスコード回路
のトランジスタをｎチャネル又はｎｐｎとしても差し支
えない。但し、レギュレーテッドカスコード回路におけ
る定電流源のトランジスタには格別な制限はない。
タをｎチャネルとしたが、ｎｐｎトランジスタでもよ
い。また、レギュレーテッドカスコード回路のトランジ
スタをｐチャネルとしたが、ｐｎｐトランジスタとして
も差し支えない。さらに、入力段トランジスタをｐチャ
ネル又はｐｎｐとし、レギュレーテッドカスコード回路
のトランジスタをｎチャネル又はｎｐｎとしても差し支
えない。但し、レギュレーテッドカスコード回路におけ
る定電流源のトランジスタには格別な制限はない。
【０００９】次に、図１の演算増幅器を低電圧駆動する
場合について説明する。一般的に演算増幅器を低電圧駆
動すると図示しない電源部の基準電圧が低下し、各支路
を流れる電流Ｉが減少する。
場合について説明する。一般的に演算増幅器を低電圧駆
動すると図示しない電源部の基準電圧が低下し、各支路
を流れる電流Ｉが減少する。
【００１０】他方、（１），（２）式で示したようにレ
ギュレーテッドカスコード回路の出力インピーダンスが
フォールデッドカスコード回路の出力インピーダンスに
比べてｒｇm 倍大きくなる。ここで、トランジスタの出
力インピーダンスｒ、相互コンダクタンスｇm はそれぞ
れドレイン電流Ｉに対して１／Ｉ，√Ｉの関係にあるの
で、電源電圧が低下して電流Ｉが小さくなるとレギュレ
ーテッドカスコード回路とフォールデッドカスコード回
路の出力インピーダンスの比は１／√Ｉの割合で開き、
出力インピーダンスが増大する。先に述べたように、増
幅器の利得は入力段トランジスタの相互コンダクタンス
と増幅段の出力インピーダンスの積で与えられるので、
本駆動方法によって従来のフォールデッドカスコード回
路を用いた場合に比べて飛躍的に利得を増大させること
ができる。図１の演算増幅器は３〜５Ｖで駆動すること
により、５Ｖ以上の電圧で駆動するときよりも出力イン
ピーダンスを増大することができた。
ギュレーテッドカスコード回路の出力インピーダンスが
フォールデッドカスコード回路の出力インピーダンスに
比べてｒｇm 倍大きくなる。ここで、トランジスタの出
力インピーダンスｒ、相互コンダクタンスｇm はそれぞ
れドレイン電流Ｉに対して１／Ｉ，√Ｉの関係にあるの
で、電源電圧が低下して電流Ｉが小さくなるとレギュレ
ーテッドカスコード回路とフォールデッドカスコード回
路の出力インピーダンスの比は１／√Ｉの割合で開き、
出力インピーダンスが増大する。先に述べたように、増
幅器の利得は入力段トランジスタの相互コンダクタンス
と増幅段の出力インピーダンスの積で与えられるので、
本駆動方法によって従来のフォールデッドカスコード回
路を用いた場合に比べて飛躍的に利得を増大させること
ができる。図１の演算増幅器は３〜５Ｖで駆動すること
により、５Ｖ以上の電圧で駆動するときよりも出力イン
ピーダンスを増大することができた。
【００１１】
【発明の効果】以上に説明したように、本発明の差動増
幅器では、高い出力インピーダンスを得ることができる
から、数百ＭＨｚの周波数帯域でも利得８０ｄＢ以上の
高利得を容易に実現することができるという効果があ
る。また、本発明の演算増幅器を３〜５Ｖという低電圧
で駆動することによって上記効果を増大させるという効
果がある。
幅器では、高い出力インピーダンスを得ることができる
から、数百ＭＨｚの周波数帯域でも利得８０ｄＢ以上の
高利得を容易に実現することができるという効果があ
る。また、本発明の演算増幅器を３〜５Ｖという低電圧
で駆動することによって上記効果を増大させるという効
果がある。
【図１】本発明の第１の実施例の回路図。
【図２】従来例の演算増幅器の回路図。
【図３】レギュレーテッドカスコード回路の回路図及び
等価回路図。
等価回路図。
【図４】フォールデッドカスコード回路の回路図及び等
価回路図。
価回路図。
１ レギュレーテッドカスコード回路 ２ ウィルソンカレントミラー回路 ３ フォールデッドカスコード回路
Claims (6)
- 【請求項１】差動増幅段が１段からなる演算増幅器にお
いて、 前記差動増幅段が差動入力回路、並びに第１及び第２の
レギュレーテッドカスコード回路並びにウイルソンカレ
ントミラー回路等のカレントミラー回路で構成され、 前記差動入力回路は第１及び第２の入力並びに第１及び
第２の出力を有し、 前記第１のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタＭＰ１と、前記トランジスタＭＰ１のドレイン
にソースが接続されたトランジスタＭＰ５と、前記トラ
ンジスタＭＰ１のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタＭＰ３からなり、 前記第２のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタＭＰ２と、前記トランジスタＭＰ２のドレイン
にソースが接続されたトランジスタＭＰ６と、前記トラ
ンジスタＭＰ２のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタＭＰ４からなり、 前記トランジスタＭＰ３のドレインと前記トランジスタ
ＭＰ５のゲートとは、短絡され、定電流を供給されてお
り、 前記トランジスタＭＰ４のドレインと前記トランジスタ
ＭＰ６のゲートとは、短絡され、定電流を供給されてお
り、 前記第１及び第２のレギュレーテッドカスコード回路の
入力は、前記差動入力回路の第１及び第２の出力から前
記トランジスタＭＰ３のゲート及び前記トランジスタＭ
Ｐ４のゲートにそれぞれ電流変化として与えられ、 前記カレントミラー回路は第１及び第２の入力並びに１
つの出力を有し、 前記第１及び第２のレギュレーテッドカスコード回路の
出力は、前記トランジスタＭＰ５のドレイン及び前記ト
ランジスタＭＰ６のドレインから前記カレントミラー回
路の前記第１及び第２の入力にそれぞれ電流変化として
与えられることを特徴とする演算増幅器。 - 【請求項２】 差動増幅段が２つのレギュレーテッドカ
スコード回路を有するシングルエンドの増幅部から構成
されることを特徴とする請求項１に記載の演算増幅器。 - 【請求項３】 前記２つのレギュレーテッドカスコード
回路において互いに対応する素子が等しい電気的特性を
有することを特徴とする請求項２に記載の演算増幅器。 - 【請求項４】 入力段がｎチャンネル又はｎｐｎトラン
ジスタで構成され、レギュレーテッドカスコード回路を
構成する定電流源以外のトランジスタがｐチャネル又は
ｐｎｐトランジスタで構成されることを特徴とする請求
項１に記載の演算増幅器。 - 【請求項５】 入力段がｐチャネル又はｐｎｐトランジ
スタで構成され、レギュレーテッドカスコード回路を構
成する定電流源以外のトランジスタがｎチャネル又はｎ
ｐｎトランジスタで構成されることを特徴とする請求項
１に記載の演算増幅器。 - 【請求項６】差動増幅段が１段からなる演算増幅器にお
いて、 前記差動増幅段が差動入力回路、並びに第１及び第２の
レギュレーテッドカスコード回路並びにウイルソンカレ
ントミラー回路等のカレントミラー回路で構成され、 前記差動入力回路は第１及び第２の入力並びに第１及び
第２の出力を有し、 前記第１のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタＭＰ１と、前記トランジスタＭＰ１のドレイン
にソースが接続されたトランジスタＭＰ５と、前記トラ
ンジスタＭＰ１のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタＭＰ３からなり、 前記第２のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタＭＰ２と、前記トランジスタＭＰ２のドレイン
にソースが接続されたトランジスタＭＰ６と、前記トラ
ンジスタＭＰ２のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタＭＰ４からなり、 前記トランジスタＭＰ３のドレインと前記トランジスタ
ＭＰ５のゲートとは、短絡され、定電流を供給されてお
り、 前記トランジスタＭＰ４のドレインと前記トランジスタ
ＭＰ６のゲートとは、短絡され、定電流を供給されてお
り、 前記第１及び第２のレギュレーテッドカスコード回路の
入力は、前記差動入力回路の第１及び第２の出力から前
記トランジスタＭＰ３のゲート及び前記トランジスタＭ
Ｐ４のゲートにそれぞれ電流変化として与えられ、 前記カレントミラー回路は第１及び第２の入力並びに１
つの出力を有し、 前記第１及び第２のレギュレーテッドカスコード回路の
出力は、前記トランジスタＭＰ５のドレイン及び前記ト
ランジスタＭＰ６のドレインから前記カレントミラー回
路の前記第１及び第２の入力にそれぞれ電流変化として
与えられる演算増幅器の駆動方法において、 ５Ｖ以下３Ｖ以上の電源電圧で駆動することを特徴とす
る演算増幅器の駆動の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017977A JPH0795662B2 (ja) | 1993-01-08 | 1993-01-08 | 演算増幅器及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5017977A JPH0795662B2 (ja) | 1993-01-08 | 1993-01-08 | 演算増幅器及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204762A JPH06204762A (ja) | 1994-07-22 |
| JPH0795662B2 true JPH0795662B2 (ja) | 1995-10-11 |
Family
ID=11958789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5017977A Expired - Lifetime JPH0795662B2 (ja) | 1993-01-08 | 1993-01-08 | 演算増幅器及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795662B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232239A (ja) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
| JP2006279487A (ja) * | 2005-03-29 | 2006-10-12 | Mitsumi Electric Co Ltd | 増幅回路 |
| JP2007274428A (ja) * | 2006-03-31 | 2007-10-18 | Thine Electronics Inc | アナログマルチプレクサ |
| KR101457559B1 (ko) * | 2013-04-19 | 2014-11-06 | 연세대학교 산학협력단 | 저잡음 증폭기 |
| JP6230903B2 (ja) * | 2013-12-25 | 2017-11-15 | パナソニック株式会社 | 低雑音増幅器 |
-
1993
- 1993-01-08 JP JP5017977A patent/JPH0795662B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ〜２５！１（１９９０−２）Ｐ．２８９−２９８ |
| ＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮＳＯＮＣＩＲＣＵＩＴＳＡＮＤＳＹＳＴＥＭ〜３７！５（１９９０−５）Ｐ．６４４−６４６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204762A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566961B2 (en) | Wide-band single-ended to differential converter in CMOS technology | |
| US4829266A (en) | CMOS power operational amplifier | |
| CA1206217A (en) | Differential operational amplifier with common mode feedback | |
| US6329849B1 (en) | Apparatus and method for converting differential voltage to fully balanced currents | |
| EP0259879A2 (en) | Operational amplifier circuit having wide operating range | |
| US5475339A (en) | Op amp with rail to rail output swing and employing an improved current mirror circuit | |
| US6300834B1 (en) | High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier | |
| US6018268A (en) | High speed and high gain operational amplifier | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| US5130666A (en) | Balanced microphone preamplifier in cmos technology | |
| US4667164A (en) | Frequency response amplifier | |
| JP3410704B2 (ja) | 高速カレントミラー回路及び方法 | |
| US5990741A (en) | Variable gain amplifier | |
| US7855601B2 (en) | Semiconductor device | |
| US5410273A (en) | Low distortion operational amplifier | |
| US5032797A (en) | Differential input stage having improved common mode rejection | |
| US5113147A (en) | Wide-band differential amplifier using gm-cancellation | |
| US6414552B1 (en) | Operational transconductance amplifier with a non-linear current mirror for improved slew rate | |
| US5424681A (en) | Wide range operational amplifier | |
| JPH0795662B2 (ja) | 演算増幅器及びその駆動方法 | |
| US6642793B2 (en) | Differential current mirror system and method | |
| US5783954A (en) | Linear voltage-to-current converter | |
| RU2099856C1 (ru) | Усилительный каскад | |
| US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
| JPH10163848A (ja) | 演算増幅器入力段 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 18 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131011 Year of fee payment: 18 |