JPH079594B2

JPH079594B2 - 音声記憶機能付電子機器

Info

Publication number: JPH079594B2
Application number: JP56160689A
Authority: JP
Inventors: 宏矢部
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1981-10-08
Filing date: 1981-10-08
Publication date: 1995-02-01
Anticipated expiration: 2010-02-01
Also published as: JPS5861489A

Description

【発明の詳細な説明】本発明は、外部から入力される音声を符号化し録音再生
する機能を有する音声記憶機能付電子時計に関し、特に
その録音開始機構に関する。

本発明の目的は、録音可能状態において音声の入力の他
はいかなる操作も行なわず、音声の入力と同時に自動的
に録音をスタートさせるオート・スタート機構を得るこ
とである。

最近、電子時計は多機能化が進み、例えばアラーム，タ
イマー機能を有するものがある。しかし、これらの機能
の報時手段は、メーカー側で定められた単なる音響であ
り、ユーザーは好む好まざるにかかわらず与えられた音
響を使用せねばならず、その上、常にその音響が何を意
味するのか認識記憶しておかねばならない不都合があっ
た。音声記憶機能付電子時計とはこの不都合を解消する
ために、外部からユーザーが自由に必要な情報を音声で
入力し、適当な時にそれを音声として出力する音声記憶
機能を具備した電子時計である。従って、この電子時計
には、録音を開始するための何らかの信号を与えねばな
らず、この信号をいちいちユーザーがスイッチ操作等で
与えていたのでは煩わしいし、その上その信号を与えて
からしゃべりだすまでの時間は無声録音が行なわれてし
まい、限られた容量の記憶装置を無駄使いすることにな
ってしまう。

本発明は、前記問題を顧みて、この不都合を排する録音
開始機構を提供するものであり、以下図面により詳細な
説明を加える。

第１図は、本発明による音声記憶機能付電子時計の電子
回路の構成例をブロック図で示したものである。

第１図において、１は基準クロック信号を発生する発振
回路、２は該基準クロック信号を受けて必要な信号を作
り出す分周回路であり、F₁〜Fnは、計時回路、表示回路
等の種々の機能回路である。３はマイクロホン兼用スピ
ーカであって、４のアンプを通して５のI/O（インプッ
ト・アウトプット）切替回路に接続されている。６は符
号化回路であり、アナログ量で与えられる音声信号Voic
eをデジタル量に符号化する回路であり、ここで符号化
された信号は、７の録音部に順次格納される。付号化回
路乃至録音部は録音起動信号ASTが「１」になったとき
動作をするような構成となっている。また、７の録音部
は、半導体メモリ、例えばRAM（ランダム・アクセス・
メモリ）やシフト・レジスタを中心に構成されており、
分周回路２より得られる信号を基準に読み込み、読み出
しが行なわれる。８は音声信号合成回路であり、７の録
音部より読み出されたデジタル信号からアナログ音声信
号を合成する回路である。９は本発明によるオート・ス
タート回路であり、無音状態から音声Voiceが入力され
た時そのレベルがあらかじめ設定したレベルに達したの
を検出するレベル検出器と、該レベル検出器の出力を受
けて録音起動信号ASTを「１」にする起動制御回路から
成っていて、音声入力が設定したレベル以上になったと
きに、符号化回路６乃至録音部７を駆動せしめる回路で
ある。ここで、はリセット信号であり、「０」のとき
回路がリセットされる。このリセット信号は録音の初期
状態を定める。つまり、録音可能状態とするものであ
る。すなわち、このリセット信号が「１」のとき録音可
能状態となる。10はスイッチ制御回路であり、スイッチ
S₁〜Snの入力を受けて、各機能を制御するのに必要な信
号を作り出す回路である。

第２図は、第１図におけるオートスタート回路の参考例
とその録音開始時のタイミングチャートである。図中
は、第１図と同様のリセット信号である。

第２図（ａ）において、11は基準電圧（Vc）発生回路で
あり、12はオペアンプを用いたレベル検出器で、音声信
号VoiceがVcを超えると論理「０」を出力する。13はNAN
Dゲートであり、レベル検出器の出力をセット信号とす
るSRラッチ（セット・リセット・ラッチ）を構成し、起
動制御回路として作動する。その様子を（ｄ）のタイミ
ングチャートに示してある。

（ｂ）は、レベル検出器として単なるゲートを用いた例
である。ここでは、多入力NANDゲート14の全入力をショ
ートすることによって、Ｐ―MOS・FETが並列にONする数
を増し論理Ｖ_TH（スレシホールド電圧）をVcまで上げ、
Voiceがその電圧を横切った時に出力が反転するような
レベル検出器を作ってい。13は（ａ）で説明したものと
同様である。この回路のタイミングは（ａ）と同等であ
り、（ｄ）のタイミング・チャートに見られる。また、
レベル検出器として、他に多入力NORゲートやＰ―MOS・
FETとＮ―MOS・FETのＶ_THに差をつけて構成したインバ
ータも考えられる。

（ｃ）は、レベル検出器としてインバータ15を２つと抵
抗２つを使用して構成されたシュミット・トリガ回路を
用いた例である。このシュミット・トリガ回路は、入力
「０」から「１」の時の論理Ｖ_THがVcとなる様に諸定数
が定められており、VoiceがＶ_SS側からVcを横切った時
に▲▼が「０」になる。16はF/F（フリップフロッ
プ）であり、▲▼の立下りでＤ入力をＱに出力する
ようになっており、起動制御回路として作動する。17は
TG（トランスミッション・ゲート）、18はＰ―MOS・FET
であり、AST（＝Ｑ）が「１」になった時に17のTGはOFF
そ、18のＰ―MOS・FETはONして、シュミット・トリガ回
路をVoiceと切離し、該回路の入力をＶ_DDに接続する。
これは、一度録音が開始された後はシュミット・トリガ
回路の入力インピーダンスの影響をVoiceが受けないよ
うにするためであり、抵抗Rs.Rfの設定いかんで取りは
ずし可能である。このオート・スタート回路のタイミン
グ・チャートも（ｄ）に並列に示してある。

第３図は、音声記憶の方式として、連続信号を２進数の
パルスパターンに変換する変調方式である△Ｍ（デルタ
・モジュレーション）を使用した、本発明の実施例と、
その録音開始時のタイミング・チャートを示したもので
ある。

第３図において、31は比較器であり、32はデータをアナ
ログ信号を復号する復号器となるD/A変換器である。31
は比較器は、D/A変換器の出力と、音声入力Voiceとの振
幅レベルを比較して、Voiceが大きければ「１」を出力
し、そうでなければ、「０」を出力する。33は、D/A変
換器を制御する復号器制御回路となるD/A変換器制御回
路であり、31の比較器の出力を得るVoiceのレベルにD/A
変換器の出力レベルがなるべく近づくようにD/A変換器
に与えるデータ（D₁〜Dn）を制御する回路である。また
この回路は、第１図，第２図と同様のリセット信号に
よって初期状態が定められ、D/A変換器の出力を適当な
一定レベルVcにするデータを録音起動信号ASTが『０』
の期間出力し続け、ASTが『１』になると前記動作を開
始するように構成されている。また、34は比較器より得
られたデータを、35のメモリに格納しやすい形に変換す
るデータ変換回路である。この回路は、メモリに、例え
ばシフト・レジスタを使用すれば不要である。36は、メ
モリのアドレス・カウンタであり、37のANDゲートの出
力▲▼が「１」になったときに動作する。従っ
て、この回路は、ASTとの両者が同時に「１」になっ
たときのみ動作する。38はF/Fであり、▲▼の立下
りでＤ入力をＱに出力する。従って、本例ではが
「１」となってから初めてVoiceのレベルがD/A変換器の
出力レベルVcより大きくなって比較器31の出力が「１」
に変わった瞬時にAST（＝Ｑ）が「１」となり、録音が
開始される。本例においては、31の比較器、32のD/A変
換器、33のD/A変換器制御回路の三者で本発明における
レベル検出器を兼ね、38のF/Fと37のANDゲートで起動制
御回路を構成している。タイミング・チャートには、本
例の動作が示されている。ただし、D/A変換器のVoiceへ
の追従の仕方はここに示されている形に限定されるもの
ではなく、D/A変換器制御回路の構成しだいで変えるこ
とが可能である。

以上のように、本発明によれば簡単な回路構成で、録音
時に使用者は何等煩わしい操作をすることなしに、単に
しゃべり出すのみで自動的に録音を開始する方式が得ら
れ、限られた容量の記憶装置の無駄使いも避けられる。
また、従来録音開始時点を、視覚的もしくは聴覚的手段
によって使用者に知らしめるものが有り、その報知期間
には録音を開始できることができず、使用者に対しもど
かしさ、あるいは『録音しなければ』という心理的圧迫
を与えていた。その結果録音された音声は、緊張した不
自然な音声となっていたが、本発明によって報知手段は
不要となり、使用者に対し録音時の心理的圧迫をなくす
ことができ、自然な音声の録音が可能となる。また、入
力音声を検出して、実際に録音を開始するので録音は任
意の時点で開始することができる。

さらに、本発明を応用することによって、音声と音声の
間の無音期間は録音せずにその時間の長さだけ記憶して
おいて、出力時はそのデータを使って無音を合成するよ
うなことも可能であり、これにより大幅な記憶容量の削
減ができるものである。

さらには、本発明の録音装置を構成する比較器と復号器
は、復号器制御回路により、録音待機時は入力音声をあ
る基準レベルの信号と比較するレベル検出器として、ま
た、録音開始後はデルタ変調を行う符号器として制御さ
れる。

したがって、比較器と復号器と復号器制御回路とで、符
号器とレベル検出器とを兼用する構成であるため、レベ
ル検出のために特別に検出手段を設ける必要が無く、簡
単な回路構成で録音のオートスタート機能を実現できる
ものである。

【図面の簡単な説明】

第１図……本発明による音声メモ付電子時計の電子回路
の構成例を示す図。第２図（ａ）〜（ｄ）……オートスタート回路の参考例
とそのタイミング・チャートを示す図。第３図（ａ），（ｂ）……本発明を△Ｍ（デルタ・モジ
ュレーション）と共に用いた実施例を示す図。

Claims

【特許請求の範囲】

【請求項１】外部から入力される音声を符号化して録音
記憶する半導体メモリからなる録音装置と、該録音装置
に記憶された内容を読みだして音声信号に変換し音声を
出力する出力装置とを有する音声記憶機能付電子機器に
おいて、前記録音装置は、入力音声と復号器の出力信号が入力され、入力音声と前
記復号器の出力レベルとを比較しその結果を前記半導体
メモリと復号器制御回路と起動制御回路に出力する比較
器と、前記比較器の出力信号と録音起動信号と録音可能状態と
するリセット信号が入力され、前記復号器の出力信号を
生成するデータを前記復号器に与える復号器制御回路
と、前記データが入力され、そのデータに応じた振幅レベル
の信号を前記比較器に出力する前記復号器と、前記比較器からの出力信号と前記リセット信号との入力
を条件として、前記録音装置の起動を制御する前記録音
起動信号を出力し、録音させるべき音声の録音を開始せ
しめる前記起動制御回路とを有してなり、前記復号器制御回路は、前記リセット信号が入力された
ときには、初期化され前記復号器の出力レベルを所定の
値とするデータを前記復号器に与え、また、前記録音起
動信号が入力されているときには、前記比較器の出力レ
ベルに応じて前記入力音声信号のレベルに前記復号器の
出力レベルが近い値となるデータを前記復号器に与える
ように構成されることを特徴とする音声記憶機能付電子
機器。