JPH0797644B2 - 半導体加速度センサ及びその製造方法 - Google Patents
半導体加速度センサ及びその製造方法Info
- Publication number
- JPH0797644B2 JPH0797644B2 JP23217488A JP23217488A JPH0797644B2 JP H0797644 B2 JPH0797644 B2 JP H0797644B2 JP 23217488 A JP23217488 A JP 23217488A JP 23217488 A JP23217488 A JP 23217488A JP H0797644 B2 JPH0797644 B2 JP H0797644B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- forming
- acceleration sensor
- diffusion layer
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 〔発明と利用分野〕 この発明は、バッチ処理で形成可能なストッパ構造を有
する半導体加速度センサに関する。
する半導体加速度センサに関する。
従来の半導体加速度センサとしては、例えば、アイ イ
ー イー イー エレクトロン デバイセス（I E E E
Electron Devices,vol.ED−26,No.12,p.1911,Dec.197
9“Ａ Batch−Fabricated Silicon Accelerometer"）
に記載されているものがある。
ー イー イー エレクトロン デバイセス（I E E E
Electron Devices,vol.ED−26,No.12,p.1911,Dec.197
9“Ａ Batch−Fabricated Silicon Accelerometer"）
に記載されているものがある。
第２図は、上記の装置の斜視図及びＡ−Ａ′、Ｂ−Ｂ′
断面図である。
断面図である。
第２図において、21はSi基板、22はSi片持梁、23はSiお
もり、24は空隙、25はピエゾ抵抗である。
もり、24は空隙、25はピエゾ抵抗である。
第２図に示す半導体加速度センサにおいては、加速度が
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。
また、上記のセンサチップの実装構造としては、第３図
（斜視図及びＸ−Ｘ′断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
２つのストッパで挾んだ構造となっている。
（斜視図及びＸ−Ｘ′断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
２つのストッパで挾んだ構造となっている。
しかしながら、上記のような構造の加速度センサにおい
ては、次のごとき問題がある。
ては、次のごとき問題がある。
まず第１に、上記の構造では、梁を形成してからストッ
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと梁の破壊を招き、歩留まり
が低下するという問題がある。
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと梁の破壊を招き、歩留まり
が低下するという問題がある。
第２に、ストッパ形成工程が複雑になり、コストが上昇
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって１チッ
プ当りのコスト低減を図ることであり、IC製造で明らか
なように、ウェハ上に多数のチップを作り、同時に処理
することによって安定した品質でコストの安い製品を生
産できるのであるが、第３図のように梁形成後に上下ス
トッパを接着して形成する構造ではコストが大幅に上昇
してしまう。
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって１チッ
プ当りのコスト低減を図ることであり、IC製造で明らか
なように、ウェハ上に多数のチップを作り、同時に処理
することによって安定した品質でコストの安い製品を生
産できるのであるが、第３図のように梁形成後に上下ス
トッパを接着して形成する構造ではコストが大幅に上昇
してしまう。
第３に、ストッパ形成の困難さの問題がある。すなわ
ち、第３図の構造では、梁の設計によってはストッパと
おもりの距離を数μｍ〜数十μｍの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなる、とい
う問題がある。
ち、第３図の構造では、梁の設計によってはストッパと
おもりの距離を数μｍ〜数十μｍの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなる、とい
う問題がある。
更に、前記のごとき加速度センサにおいては、他軸感度
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離（第３図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔）を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離（第３図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔）を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。
本発明は、上記のごとき従来技術の種々の問題を解決す
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。
上記の目的を達成するため、本発明の半導体加速度セン
サにおいては、おもり部の支持部と対向する部分に設け
られた複数の第１の突起部と、支持部のおもり部と対向
する部分に上記第１突起部と一部分が垂直方向で重なる
位置に形成された複数の第２の突起部とを備え、かつ、
上記複数の第１および第２の突起部のうち、その一部の
ものは垂直方向で第１の突起部が上になり、その他のも
のは第２の突起部が上になって、相互に所定の空隙を介
して重なるように構成している。なお、上記の第１と第
２の突起部の上下関係は、例えば、一方が上で他方が下
の関係を交互に繰り返すように設定する。
サにおいては、おもり部の支持部と対向する部分に設け
られた複数の第１の突起部と、支持部のおもり部と対向
する部分に上記第１突起部と一部分が垂直方向で重なる
位置に形成された複数の第２の突起部とを備え、かつ、
上記複数の第１および第２の突起部のうち、その一部の
ものは垂直方向で第１の突起部が上になり、その他のも
のは第２の突起部が上になって、相互に所定の空隙を介
して重なるように構成している。なお、上記の第１と第
２の突起部の上下関係は、例えば、一方が上で他方が下
の関係を交互に繰り返すように設定する。
また、本発明の製造方法においては、Si基板表面上の所
定の位置に前記第１の突起部と第２の突起部との間の空
隙部分となる高濃度ｎ形拡散層を形成する工程と、上記
Si基板表面上にSi層を形成する工程と、少なくとも上記
高濃度ｎ形拡散層に接するように上記Si層の所定の位置
に高濃度ｐ形拡散層を形成する工程と、上記Si基板の裏
面の所定の位置にSiエッチング用マスクとなる膜を形成
した後、裏面からエレクトロケミカルエッチングを用い
て、単数あるいは複数の梁部と該梁部の端部に設けられ
た単一のおもり部と該梁部の他端に接続され該おもり部
の外周をとり囲むように形成された支持部とを形成する
工程と、上記高濃度ｐ形拡散層を除去する工程と、上記
エレクトロケミカルエッチングによって露出した上記高
濃度ｎ形拡散層を電解エッチングによって除去すること
によって上記第１の突起部と第２の突起部の間に空隙を
形成し、上記Siおもり部を上記支持部から切り離す工程
と、を備えるように構成している。
定の位置に前記第１の突起部と第２の突起部との間の空
隙部分となる高濃度ｎ形拡散層を形成する工程と、上記
Si基板表面上にSi層を形成する工程と、少なくとも上記
高濃度ｎ形拡散層に接するように上記Si層の所定の位置
に高濃度ｐ形拡散層を形成する工程と、上記Si基板の裏
面の所定の位置にSiエッチング用マスクとなる膜を形成
した後、裏面からエレクトロケミカルエッチングを用い
て、単数あるいは複数の梁部と該梁部の端部に設けられ
た単一のおもり部と該梁部の他端に接続され該おもり部
の外周をとり囲むように形成された支持部とを形成する
工程と、上記高濃度ｐ形拡散層を除去する工程と、上記
エレクトロケミカルエッチングによって露出した上記高
濃度ｎ形拡散層を電解エッチングによって除去すること
によって上記第１の突起部と第２の突起部の間に空隙を
形成し、上記Siおもり部を上記支持部から切り離す工程
と、を備えるように構成している。
上記のように構成したことにより、本発明の半導体加速
度センサにおいては、過大な加速度が印加されて、おも
り部と支持部との相互位置の変位が大きくなった場合に
は、上記第１の突起部と第２の突起部とが当たってそれ
以上の変位を阻止し、かつ、第１の突起部と第２の突起
部とは、一部のものは第１の突起部が上に、他のものは
第２の突起部が上になるように重なっているので、上下
どちらの方向の加速度が印加された場合でも、確実に過
大な変位を阻止することが出来、梁部に損傷が生じない
ように有効に保護することが出来る。
度センサにおいては、過大な加速度が印加されて、おも
り部と支持部との相互位置の変位が大きくなった場合に
は、上記第１の突起部と第２の突起部とが当たってそれ
以上の変位を阻止し、かつ、第１の突起部と第２の突起
部とは、一部のものは第１の突起部が上に、他のものは
第２の突起部が上になるように重なっているので、上下
どちらの方向の加速度が印加された場合でも、確実に過
大な変位を阻止することが出来、梁部に損傷が生じない
ように有効に保護することが出来る。
また、本発明の製造方法においては、ウェハプロセス中
にストッパ（突起部）を形成することが出来るため、歩
留まりが向上し、さらに後にストッパを形成する必要が
ないため実装コストを少なくすることが出来る。
にストッパ（突起部）を形成することが出来るため、歩
留まりが向上し、さらに後にストッパを形成する必要が
ないため実装コストを少なくすることが出来る。
また、Si基板表面上の所定の位置に前記第１の突起部と
第２の突起部との間の空隙部分となる高濃度ｎ形拡散層
を形成し、後にそれを電極エッチングで除去することに
よって第１、第２突起部間の空隙を形成するように構成
しているので、空隙寸法を高精度で形成することが出
来、ストッパによる保護特性を均一にすることが出来
る。
第２の突起部との間の空隙部分となる高濃度ｎ形拡散層
を形成し、後にそれを電極エッチングで除去することに
よって第１、第２突起部間の空隙を形成するように構成
しているので、空隙寸法を高精度で形成することが出
来、ストッパによる保護特性を均一にすることが出来
る。
また、上記の空隙部分となる高濃度ｎ形拡散層の形成
は、加速度センサの信号処理回路等における埋込層（高
濃度ｎ形拡散層）の形成工程時に同時に行うことが出来
るので、製造工程を簡略化し、コストを低減することが
出来る。
は、加速度センサの信号処理回路等における埋込層（高
濃度ｎ形拡散層）の形成工程時に同時に行うことが出来
るので、製造工程を簡略化し、コストを低減することが
出来る。
第１図は本発明の一実施例図であり、（ａ）は平面図、
（ｂ）は（ａ）のＡ−Ｂ−Ｃ断面図、（ｃ）は（ａ）の
Ａ−Ｂ′−Ｃ′断面図である。
（ｂ）は（ａ）のＡ−Ｂ−Ｃ断面図、（ｃ）は（ａ）の
Ａ−Ｂ′−Ｃ′断面図である。
まず、構造を説明すると、一端にSiおもり部12を持つSi
片持梁13がSi支持部11に固定されており、Si片持梁13の
表面にはピエゾ抵抗14が形成されている。ここまでは前
記第２図の従来例と同様である。
片持梁13がSi支持部11に固定されており、Si片持梁13の
表面にはピエゾ抵抗14が形成されている。ここまでは前
記第２図の従来例と同様である。
また、Siおもり部12の周辺部及びSi支持部11のSiおもり
部12側の所定の領域には、それぞれSiおもり側に第１の
突起部15、Si支持部側に第２の突起部16が次のように形
成されている。すなわち、第１の突起部15と第２の突起
部16とは所定の空隙17を介して一部が重なり合うように
形成されている。この重なり方は、第１図（ｂ）のABC
断面に示すように第１の突起部15が第２の突起部16の上
になるように重なり方と、第１図（ｃ）のAB′Ｃ′断面
に示すように第２の突起部16が第１の突起部15の上にな
るように重なり方とがあり、両方の重なり方を持つよう
な構造となっている。
部12側の所定の領域には、それぞれSiおもり側に第１の
突起部15、Si支持部側に第２の突起部16が次のように形
成されている。すなわち、第１の突起部15と第２の突起
部16とは所定の空隙17を介して一部が重なり合うように
形成されている。この重なり方は、第１図（ｂ）のABC
断面に示すように第１の突起部15が第２の突起部16の上
になるように重なり方と、第１図（ｃ）のAB′Ｃ′断面
に示すように第２の突起部16が第１の突起部15の上にな
るように重なり方とがあり、両方の重なり方を持つよう
な構造となっている。
なお、上記の第１と第２の突起部の上下関係は、例え
ば、一方が上で他方が下の関係を交互に繰り返すように
設定する。すなわち、或る個所で第１の突起部が上であ
った場合は、その隣は第２の突起部が上になるようにす
るとよい。
ば、一方が上で他方が下の関係を交互に繰り返すように
設定する。すなわち、或る個所で第１の突起部が上であ
った場合は、その隣は第２の突起部が上になるようにす
るとよい。
次に作用を説明する。
第１図のセンサにおいては、Si支持部11、Siおもり部1
2、Si片持梁13、第１の突起部15、第２の突起部16がウ
ェハプロセス中に形成される。
2、Si片持梁13、第１の突起部15、第２の突起部16がウ
ェハプロセス中に形成される。
このセンサに加速度が印加されると、Siおもり部12は第
１図のα１方向あるいはα２方向に変位する。そして過
大な加速度が印加された場合は、変位が大きくなるが、
変位が所定値以上になると第１の突起部15と第２の突起
部16とが当ることによって変位が止められる。
１図のα１方向あるいはα２方向に変位する。そして過
大な加速度が印加された場合は、変位が大きくなるが、
変位が所定値以上になると第１の突起部15と第２の突起
部16とが当ることによって変位が止められる。
例えば（ｂ）のABC断面で見ると、α２方向の過大な変
位に対しては、第１の突起部15が第２の突起部16で止め
られ、また（ｃ）のAB′Ｃ′断面で見ると、α１方向の
過大な変位に対しては、やはり第１の突起部15が第２の
突起部16で止められることになる。したがって過大な加
速度が印加された場合にも、Si片持梁13に過大な応力が
加わることがなく、Si片持梁13の破損を防ぐことが出来
る。
位に対しては、第１の突起部15が第２の突起部16で止め
られ、また（ｃ）のAB′Ｃ′断面で見ると、α１方向の
過大な変位に対しては、やはり第１の突起部15が第２の
突起部16で止められることになる。したがって過大な加
速度が印加された場合にも、Si片持梁13に過大な応力が
加わることがなく、Si片持梁13の破損を防ぐことが出来
る。
また、ウェハプロセス中にSi片持梁折れ防止用のストッ
パとなる突起部を形成することが出来るため、ストッパ
を精度良く形成出来ると共に、加速度センサ製造の歩留
りが向上し、さらにストッパを実装時に形成する必要が
ないので実装コストが軽減する。
パとなる突起部を形成することが出来るため、ストッパ
を精度良く形成出来ると共に、加速度センサ製造の歩留
りが向上し、さらにストッパを実装時に形成する必要が
ないので実装コストが軽減する。
次に、第４図は本発明の第２の実施例図であり、両持梁
構造の加速度センサの平面図を示す。
構造の加速度センサの平面図を示す。
この実施例は、Siおもり部12の両端部に、Si梁131と132
とを有する、いわゆる両持梁構造の加速度センサに本発
明を適用した場合を示すものである。本発明はこのよう
な複数の梁構造の場合にも前記第１図の場合と同様に適
用することが出来る。
とを有する、いわゆる両持梁構造の加速度センサに本発
明を適用した場合を示すものである。本発明はこのよう
な複数の梁構造の場合にも前記第１図の場合と同様に適
用することが出来る。
次に、第５図に基づいて第１図に示した加速度センサの
製造方法を説明する。
製造方法を説明する。
まず、（ａ）において、＜111＞面のｐ形Si基板41の主
面上の所定の位置に、P+などをイオン注入法等によって
高濃度に導入し、熱拡散させて高濃度ｎ形拡散層42を形
成する。
面上の所定の位置に、P+などをイオン注入法等によって
高濃度に導入し、熱拡散させて高濃度ｎ形拡散層42を形
成する。
次に、（ｂ）において、エピタキシャル成長法により、
ｐ形Si基板41の主面上に、ｎ形を形成する不純物を低濃
度に導入したｎ形の上部Si層43を形成する。
ｐ形Si基板41の主面上に、ｎ形を形成する不純物を低濃
度に導入したｎ形の上部Si層43を形成する。
次に、（ｃ）において、上部Si層43上で高濃度ｎ形拡散
層42に接するように、ｐ形を形成する不純物（例えばB+
など）をイオン注入法によって高濃度に導入し、熱拡散
させてｐ形拡散層44を形成する。
層42に接するように、ｐ形を形成する不純物（例えばB+
など）をイオン注入法によって高濃度に導入し、熱拡散
させてｐ形拡散層44を形成する。
次に、（ｄ）において、加速度センサの梁となる所定の
位置に熱拡散法を用いてピエゾ抵抗14を形成した後、ｐ
形Si基板41の裏面の所定の位置にSiエッチング用マスク
となるSiO2、SiN4膜を形成する。次に、ｎ形の上部Si層
43を陽極としてアルカリエッチング液を用いてエレクト
ロケミカルエッチング法を用いて、ｐ形Si基板41の所定
領域と上部Si層43中に形成されているｐ形拡散層44とを
エッチングする。なお、エレクトロケミカルエッチング
法については、特開昭61−97572号（半導体加速度セン
サの製造方法）に詳細に記載されている。最後に高濃度
ｎ形拡散層42を５％HF電解エッチングを用いてエッチン
グすると、第１の突起部15と第２の突起部16が分離さ
れ、ストッパが形成される。また、このウェハプロセス
により、Si支持部11、Siおもり部12、Si片持梁13が同時
に形成される。
位置に熱拡散法を用いてピエゾ抵抗14を形成した後、ｐ
形Si基板41の裏面の所定の位置にSiエッチング用マスク
となるSiO2、SiN4膜を形成する。次に、ｎ形の上部Si層
43を陽極としてアルカリエッチング液を用いてエレクト
ロケミカルエッチング法を用いて、ｐ形Si基板41の所定
領域と上部Si層43中に形成されているｐ形拡散層44とを
エッチングする。なお、エレクトロケミカルエッチング
法については、特開昭61−97572号（半導体加速度セン
サの製造方法）に詳細に記載されている。最後に高濃度
ｎ形拡散層42を５％HF電解エッチングを用いてエッチン
グすると、第１の突起部15と第２の突起部16が分離さ
れ、ストッパが形成される。また、このウェハプロセス
により、Si支持部11、Siおもり部12、Si片持梁13が同時
に形成される。
なお、現在行われているバイポーラトランジスタと製造
方法においては、npnトランジスタのコレクタ抵抗を減
少させるため、ｐ形Si基板の所定位置に高濃度ｎ形拡散
層、いわゆる埋込層を形成し、この埋込層の形成後に、
ｎ形エピタキシャル層を成長させ、この部分に、トラン
ジスタ回路を構成するエミッタ、ベース、コレクタ等の
不純物拡散層を形成するようになっている。したがっ
て、前記本発明の製造方法における第５図（ａ）に示し
た高濃度ｎ形拡散層42の形成を、加速度センサの信号処
理回路等における上記の埋込層（高濃度ｎ形拡散層）の
形成工程時に同時に行うことが出来るので、製造工程を
簡略化し、コストを低減することが出来る。
方法においては、npnトランジスタのコレクタ抵抗を減
少させるため、ｐ形Si基板の所定位置に高濃度ｎ形拡散
層、いわゆる埋込層を形成し、この埋込層の形成後に、
ｎ形エピタキシャル層を成長させ、この部分に、トラン
ジスタ回路を構成するエミッタ、ベース、コレクタ等の
不純物拡散層を形成するようになっている。したがっ
て、前記本発明の製造方法における第５図（ａ）に示し
た高濃度ｎ形拡散層42の形成を、加速度センサの信号処
理回路等における上記の埋込層（高濃度ｎ形拡散層）の
形成工程時に同時に行うことが出来るので、製造工程を
簡略化し、コストを低減することが出来る。
上記のように、本発明は、本出願人が既に出願した特願
昭62−318752号等に記載の加速度センサよりも更に製造
工程が少なく、歩留まりの向上とコスト低減が可能なも
のである。
昭62−318752号等に記載の加速度センサよりも更に製造
工程が少なく、歩留まりの向上とコスト低減が可能なも
のである。
上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と支持部との相互位
置の変位が大きくなった場合には、突起部同志が当たっ
てそれ以上の変位を阻止するので、梁部に損傷が生じな
いように有効に保護することができる。
過大な加速度が印加されておもり部と支持部との相互位
置の変位が大きくなった場合には、突起部同志が当たっ
てそれ以上の変位を阻止するので、梁部に損傷が生じな
いように有効に保護することができる。
また、ウェハプロセス中にストッパとなる突起部を形成
することが出来るため、歩留まりが向上し、さらに後に
ストッパを形成する必要がないため実装コストを少なく
することが出来る。
することが出来るため、歩留まりが向上し、さらに後に
ストッパを形成する必要がないため実装コストを少なく
することが出来る。
さらに、突起部間の空隙の精度は、ウェハプロセス中に
形成する高濃度ｎ形拡散層42の厚みで決まるため、非常
に高精度に形成することが可能である。
形成する高濃度ｎ形拡散層42の厚みで決まるため、非常
に高精度に形成することが可能である。
したがって、本発明によれば、製造工程中及び実装工程
中における梁の破壊を防止し、かつ完成後には過大加速
度の印加、共振周波数付近の加振に対する梁破壊を防止
するストッパを、バッチ処理で、高精度、低コストで実
現することが出来る、という優れた効果が得られる。
中における梁の破壊を防止し、かつ完成後には過大加速
度の印加、共振周波数付近の加振に対する梁破壊を防止
するストッパを、バッチ処理で、高精度、低コストで実
現することが出来る、という優れた効果が得られる。
第１図は本発明の半導体加速度センサの平面図および断
面図、第２図は従来の半導体加速度センサの一例の斜視
図および断面図、第３図は従来の半導体加速度センサの
実装例を示す斜視図および断面図、第４図は本発明の他
の実施例の平面図、第５図は本発明の製造方法を示す断
面図である。 〈符号の説明〉 11……Si支持部 12……Siおもり部 13……Si片持梁 14……ピエゾ抵抗 15……第１の突起部 16……第２の突起部 17……突起部間の空隙 131、132……Si梁
面図、第２図は従来の半導体加速度センサの一例の斜視
図および断面図、第３図は従来の半導体加速度センサの
実装例を示す斜視図および断面図、第４図は本発明の他
の実施例の平面図、第５図は本発明の製造方法を示す断
面図である。 〈符号の説明〉 11……Si支持部 12……Siおもり部 13……Si片持梁 14……ピエゾ抵抗 15……第１の突起部 16……第２の突起部 17……突起部間の空隙 131、132……Si梁
Claims (2)
- 【請求項１】加速度印加時に歪む単数若しくは複数の梁
部と、該梁部の一端に接続して形成された単一のおもり
部と、上記梁部の他端に接続され上記おもり部の外周を
所定の間隔を開けて取り囲むように形成された支持部
と、上記梁部に形成されたピエゾ抵抗部とが、半導体基
板に形成されている半導体加速度センサにおいて、加速
度検出方向すなわち上記梁部が歪む方向を垂直方向とし
た場合に、上記おもり部の上記支持部と対向する部分に
設けられた複数の第１の突起部と、上記支持部の上記お
もり部と対向する部分に上記第１突起部と一部分が垂直
方向で重なる位置に形成された複数の第２の突起部とを
備え、かつ、上記複数の第１および第２の突起部のう
ち、その一部のものは垂直方向で第１の突起部が上にな
り、その他のものは第２の突起部が上になって、相互に
所定の空隙を介して重なるように形成されたものである
ことを特徴とする半導体加速度センサ。 - 【請求項２】Si基板表面上の所定の位置に前記第１の突
起部と第２の突起部との間の空隙部分となる高濃度ｎ形
拡散層を形成する工程と、上記Si基板表面上にSi層を形
成する工程と、少なくとも上記高濃度ｎ形拡散層に接す
るように上記Si層の所定の位置に高濃度ｐ形拡散層を形
成する工程と、上記Si基板の裏面の所定の位置にSiエッ
チング用マスクとなる膜を形成した後、裏面からエレク
トロケミカルエッチングを用いて、単数あるいは複数の
梁部と該梁部の端部に設けられた単一のおもり部と該梁
部の他端に接続され該おもり部の外周をとり囲むように
形成された支持部とを形成する工程と、上記高濃度ｐ形
拡散層を除去する工程と、上記エレクトロケミカルエッ
チングによって露出した上記高濃度ｎ形拡散層を電解エ
ッチングによって除去することによって上記第１の突起
部と第２の突起部の間に空隙を形成し、上記Siおもり部
を上記支持部から切り離す工程と、を備えた半導体加速
度センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23217488A JPH0797644B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体加速度センサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23217488A JPH0797644B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体加速度センサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0281477A JPH0281477A (ja) | 1990-03-22 |
| JPH0797644B2 true JPH0797644B2 (ja) | 1995-10-18 |
Family
ID=16935164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23217488A Expired - Lifetime JPH0797644B2 (ja) | 1988-09-19 | 1988-09-19 | 半導体加速度センサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797644B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011191304A (ja) * | 2010-03-15 | 2011-09-29 | Commissariat A L'energie Atomique & Aux Energies Alternatives | ノイズを低減した力センサ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186167A (ja) * | 1990-11-21 | 1992-07-02 | Mitsubishi Electric Corp | 半導体加速度センサー及びその製造方法 |
| CA2251957C (en) | 1997-02-21 | 2003-07-01 | Matsushita Electric Works, Ltd. | Acceleration sensor element and method of its manufacture |
| JP2019030220A (ja) * | 2018-08-09 | 2019-02-21 | 株式会社トライフォース・マネジメント | 発電素子 |
-
1988
- 1988-09-19 JP JP23217488A patent/JPH0797644B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011191304A (ja) * | 2010-03-15 | 2011-09-29 | Commissariat A L'energie Atomique & Aux Energies Alternatives | ノイズを低減した力センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0281477A (ja) | 1990-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121633A (en) | Semiconductor accelerometer | |
| US5594172A (en) | Semiconductor accelerometer having a cantilevered beam with a triangular or pentagonal cross section | |
| US5313836A (en) | Semiconductor sensor for accelerometer | |
| US5831162A (en) | Silicon micromachined motion sensor and method of making | |
| US6829814B1 (en) | Process of making an all-silicon microphone | |
| US5552347A (en) | Fabrication process for a semiconductor pressure sensor for sensing pressure applied thereto | |
| KR20000064964A (ko) | 가속도센서용 소자 및 그 제조방법 | |
| JPH0114711B2 (ja) | ||
| JP2560140B2 (ja) | 半導体装置 | |
| JPH05281252A (ja) | 半導体加速度センサの製造方法 | |
| JPH0797644B2 (ja) | 半導体加速度センサ及びその製造方法 | |
| JPH03210478A (ja) | 半導体加速度センサ | |
| JPH0740045B2 (ja) | 半導体加速度センサ | |
| JPH0679033B2 (ja) | 半導体加速度センサ | |
| JP4396009B2 (ja) | 集積化センサ | |
| JP3290047B2 (ja) | 加速度センサ及びその製造方法 | |
| JP3494022B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2600393B2 (ja) | 半導体加速度センサの製造方法 | |
| JP3551745B2 (ja) | 半導体加速度センサの製造方法 | |
| JP3392069B2 (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH0624773Y2 (ja) | 半導体加速度センサ | |
| JP2936926B2 (ja) | 半導体加速度センサ | |
| JP3405222B2 (ja) | 半導体加速度センサ素子及びその製造方法 | |
| JPH0812199B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH07273351A (ja) | 半導体センサ |