JPH0797842B2 - ビデオ信号処理回路 - Google Patents
ビデオ信号処理回路Info
- Publication number
- JPH0797842B2 JPH0797842B2 JP60244582A JP24458285A JPH0797842B2 JP H0797842 B2 JPH0797842 B2 JP H0797842B2 JP 60244582 A JP60244582 A JP 60244582A JP 24458285 A JP24458285 A JP 24458285A JP H0797842 B2 JPH0797842 B2 JP H0797842B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- sample
- input
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—Three-dimensional [3D] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はビデオ信号の処理回路に関し、特に高解像度
ビデオシステムにおける特殊効果装置に使われて好適な
ビデオ信号処理回路に関する。
ビデオシステムにおける特殊効果装置に使われて好適な
ビデオ信号処理回路に関する。
英国で使われている標準テレビジョン信号は１フレーム
あたり625本、１秒に50フィールドを有するPAL信号であ
る。他の国で使われているPAL,NTSC及びSECAM信号も同
じか又はわずかに高い線周波数を有するものである。現
行の信号には大きな変更は見込まれていないが、より高
い解像度のビデオシステムに対する要求は高まりつつあ
る。このようなシステムは、例えばフィルム作成、有線
テレビシステム、衛星通信システムやスタジオシステム
に使うことができるであろう。このような高解像度ビデ
オシステムでは１フレームあたり1125本で１秒あたり60
フィールドが使用され、かつ現行の4:3のアスペクト比
のかわりに5:3のアスペクト比となっている。
あたり625本、１秒に50フィールドを有するPAL信号であ
る。他の国で使われているPAL,NTSC及びSECAM信号も同
じか又はわずかに高い線周波数を有するものである。現
行の信号には大きな変更は見込まれていないが、より高
い解像度のビデオシステムに対する要求は高まりつつあ
る。このようなシステムは、例えばフィルム作成、有線
テレビシステム、衛星通信システムやスタジオシステム
に使うことができるであろう。このような高解像度ビデ
オシステムでは１フレームあたり1125本で１秒あたり60
フィールドが使用され、かつ現行の4:3のアスペクト比
のかわりに5:3のアスペクト比となっている。
一方、ビデオ信号に適用される特殊効果も知られてい
る。例えば、テレビジョン画面上の画像がオフセットさ
れたり（一方向に移動されたり）、その画像の大きさが
拡大されたり縮小されたり、２次元又は３次元方向に回
転させられたりするものである。このような特殊効果の
いくつかは、あたかもビデオ信号が３次元平面に存在し
ているかのようにビデオ信号を処理する必要がある。こ
こで言う第３の次元とは、一般的にはＺ−次元として述
べられているが、テレビジョン画面に直交する次元をい
う。Ｚ−次元を考慮する必要がある場合には、テレビジ
ョン画面のＺ方向後方に位置する隠面（以下、「かくれ
た表面」ともいう。）を除去しなければならないという
問題が生ずる。Ｚ−バッファを使用するかくれた表示を
除去するソフトウェアアルゴリズムは知られているし、
コンピュータデザインのようなイメージ作成のときに使
用されている。例えば、ニューヨーク工科大学エドウィ
ン キャットマル（Edwin Catmull）著「コンピュータ
ディスプレイ オブ カーブゥド サーフィシィズ」
（Computer Display of Curved Surfaces）参照。しか
しながら、このようなアルゴリズムをコンピュータで使
用するとき、必要な計算を行わせるのに数秒を必要とす
るため、ビデオシステムで実時間処理を行わせることが
できない。特に、高解像度ビデオシスムでは、わずか数
ナノ秒でこれを行わなければならず、全く利用できな
い。
る。例えば、テレビジョン画面上の画像がオフセットさ
れたり（一方向に移動されたり）、その画像の大きさが
拡大されたり縮小されたり、２次元又は３次元方向に回
転させられたりするものである。このような特殊効果の
いくつかは、あたかもビデオ信号が３次元平面に存在し
ているかのようにビデオ信号を処理する必要がある。こ
こで言う第３の次元とは、一般的にはＺ−次元として述
べられているが、テレビジョン画面に直交する次元をい
う。Ｚ−次元を考慮する必要がある場合には、テレビジ
ョン画面のＺ方向後方に位置する隠面（以下、「かくれ
た表面」ともいう。）を除去しなければならないという
問題が生ずる。Ｚ−バッファを使用するかくれた表示を
除去するソフトウェアアルゴリズムは知られているし、
コンピュータデザインのようなイメージ作成のときに使
用されている。例えば、ニューヨーク工科大学エドウィ
ン キャットマル（Edwin Catmull）著「コンピュータ
ディスプレイ オブ カーブゥド サーフィシィズ」
（Computer Display of Curved Surfaces）参照。しか
しながら、このようなアルゴリズムをコンピュータで使
用するとき、必要な計算を行わせるのに数秒を必要とす
るため、ビデオシステムで実時間処理を行わせることが
できない。特に、高解像度ビデオシスムでは、わずか数
ナノ秒でこれを行わなければならず、全く利用できな
い。
そこで、本発明の第１の目的は、深さ方向において、任
意の画像面の後方に位置する隠面を除去するためのビデ
オ信号処理回路を提供するものであり、更に第２の目的
はビデオ画面に対して直交する方向のそのデータのアド
レスに基づきどのデータが蓄積されるべきか決められる
メモリーを有するビデオ信号処理回路を提供するもので
ある。
意の画像面の後方に位置する隠面を除去するためのビデ
オ信号処理回路を提供するものであり、更に第２の目的
はビデオ画面に対して直交する方向のそのデータのアド
レスに基づきどのデータが蓄積されるべきか決められる
メモリーを有するビデオ信号処理回路を提供するもので
ある。
実施例を説明する前に、高解像度ビデオシステムのため
の特殊効果装置の例の全体的な構成を第１図を参照しな
がら簡単に説明する。
の特殊効果装置の例の全体的な構成を第１図を参照しな
がら簡単に説明する。
基本的にはこの特殊効果装置は書込みアドレス発生器
（３）と読み出しアドレス発生器（４）とともに動作す
る２つのフィールドメモリ、フィールドゼロメモリ
（１）とフィードワンメモリ（２）とより成る。これら
の構成要素はスイッチ（５），（６），（７），（８）
によって接続関係にあり、夫々のスイッチはフィールド
周波数で作動する。入力端子（９）に供給される入力デ
ータはスイッチ（５）を介してフィールドゼロメモリ
（１）又はフィールドワンメモリ（２）に選択的に供給
される。出力端子（10）に供給されるための出力データ
はスイッチ（６）によりフィールドゼロメモリ（１）又
はフィールドワンメモリ（２）から選択的に引き出され
る。書き込みアドレス発生器と、読み出しアドレス発生
器は選択的に交互にフィールドゼロメモリ（１）とフィ
ールドワンメモリ（２）にスイッチ（８）を介して接続
される。
（３）と読み出しアドレス発生器（４）とともに動作す
る２つのフィールドメモリ、フィールドゼロメモリ
（１）とフィードワンメモリ（２）とより成る。これら
の構成要素はスイッチ（５），（６），（７），（８）
によって接続関係にあり、夫々のスイッチはフィールド
周波数で作動する。入力端子（９）に供給される入力デ
ータはスイッチ（５）を介してフィールドゼロメモリ
（１）又はフィールドワンメモリ（２）に選択的に供給
される。出力端子（10）に供給されるための出力データ
はスイッチ（６）によりフィールドゼロメモリ（１）又
はフィールドワンメモリ（２）から選択的に引き出され
る。書き込みアドレス発生器と、読み出しアドレス発生
器は選択的に交互にフィールドゼロメモリ（１）とフィ
ールドワンメモリ（２）にスイッチ（８）を介して接続
される。
この特殊効果装置の動作中は、入力アナログ信号は水平
ライン毎に2048回サンプルされ、その結果得られたサン
プル値は入力端子（９）に供給する入力デジタルデータ
を形成するために８ビットのワードにPCM変調される。
ライン毎に2048回サンプルされ、その結果得られたサン
プル値は入力端子（９）に供給する入力デジタルデータ
を形成するために８ビットのワードにPCM変調される。
メモリへの書き込みはスイッチ（５）のポジションに応
じて書き込みアドレス発生器のコントロールの下でフィ
ールドゼロメモリ（１）とフィールドワンメモリ（２）
とに交互に行われる。メモリ（１），（２）への個々の
デジタル信号の単純な読み出しと書き込みを成しとげる
だけでなく、要求される特殊効果のために陰極線管又は
他のビデオ表示装置内での個々のデジタル信号の位置を
モディファイするのに要求されるに必要な複雑なアドレ
ス計算は、入力端子（11）により書き込みアドレス発生
器に供給される信号の制御の下に行われる。これが行わ
れる正確な様子はこの発明には特に重要ではないので詳
細は省略する。完全なフィールドがメモリ（１）又は
（２）に書かれると、スイッチ（５）〜（８）はそのポ
ジションを変え、メモリ（１）又は（２）にストアされ
たデジタル信号は読み出しアドレス発生器（４）のコン
トロールの下で連続的に読み出され、出力端子（10）に
供給されるが、一方、次のフィールドのためのデジタル
信号は他方のメモリ（２）又は（１）書き込まれる。
じて書き込みアドレス発生器のコントロールの下でフィ
ールドゼロメモリ（１）とフィールドワンメモリ（２）
とに交互に行われる。メモリ（１），（２）への個々の
デジタル信号の単純な読み出しと書き込みを成しとげる
だけでなく、要求される特殊効果のために陰極線管又は
他のビデオ表示装置内での個々のデジタル信号の位置を
モディファイするのに要求されるに必要な複雑なアドレ
ス計算は、入力端子（11）により書き込みアドレス発生
器に供給される信号の制御の下に行われる。これが行わ
れる正確な様子はこの発明には特に重要ではないので詳
細は省略する。完全なフィールドがメモリ（１）又は
（２）に書かれると、スイッチ（５）〜（８）はそのポ
ジションを変え、メモリ（１）又は（２）にストアされ
たデジタル信号は読み出しアドレス発生器（４）のコン
トロールの下で連続的に読み出され、出力端子（10）に
供給されるが、一方、次のフィールドのためのデジタル
信号は他方のメモリ（２）又は（１）書き込まれる。
本発明では特殊効果がデータのＺ軸方向の位置を考慮を
必要としているときのメモリ（１），（２）へのデジタ
ル信号の書き込みにおける問題に関し、特にかくれた表
面の削除が要求されているようなものに関する。この問
題は第２図を参照することによりさらに良く理解されよ
う。
必要としているときのメモリ（１），（２）へのデジタ
ル信号の書き込みにおける問題に関し、特にかくれた表
面の削除が要求されているようなものに関する。この問
題は第２図を参照することによりさらに良く理解されよ
う。
第２図は受像機の水平操作ラインの位置に対応した真っ
すぐな水平ライン（21）が表示されているテレビ受像機
の画面（20）を示している。ライン（21）は同じ水平面
に留まりながら、それ自身上で折り返えされ、そのライ
ンの右端は画面（20）から観察者の方に向かって垂直
に、そして水平方向にはライン（21）の左端に向かって
後側に動こうとしている。即ち、第６図Ａに示されるよ
うに、第２図に示される画面を矢印Ａ側から見たときの
様子を仮想的に３次元的に示すと、この動きは位置Ａか
ら位置Ｂに向けての動きとなる。この動きが進行するに
つれ、ライン（21）の右端のサンプル点に関係している
データはライン（21）の左端に位置しているサンプル点
に関係していてメモリ（１）又は（２）内にすでに先だ
って供給されているデータを書き直す必要があるのは明
らかであろう。それはそのデータがかくれた表面に関係
しているデータだからである。同様にもライン（21）が
他の方向すなわち観察者から離れる方向に曲げられると
したら、この書き直しは必要とならない。即ち、第６図
Ｂに示されるように、第２図に示される画面の矢印Ａ側
から見たときの様子を仮想的に３次元的に示すと、この
動きは位置Ｃから位置Ｄへ向けての動きとなり、画像面
Ｇの後方に曲げられることになり、この後方に曲げられ
た面は隠面となって、観察者からは観察される必要がな
く、したがって画面に表示する必要がないからである。
すぐな水平ライン（21）が表示されているテレビ受像機
の画面（20）を示している。ライン（21）は同じ水平面
に留まりながら、それ自身上で折り返えされ、そのライ
ンの右端は画面（20）から観察者の方に向かって垂直
に、そして水平方向にはライン（21）の左端に向かって
後側に動こうとしている。即ち、第６図Ａに示されるよ
うに、第２図に示される画面を矢印Ａ側から見たときの
様子を仮想的に３次元的に示すと、この動きは位置Ａか
ら位置Ｂに向けての動きとなる。この動きが進行するに
つれ、ライン（21）の右端のサンプル点に関係している
データはライン（21）の左端に位置しているサンプル点
に関係していてメモリ（１）又は（２）内にすでに先だ
って供給されているデータを書き直す必要があるのは明
らかであろう。それはそのデータがかくれた表面に関係
しているデータだからである。同様にもライン（21）が
他の方向すなわち観察者から離れる方向に曲げられると
したら、この書き直しは必要とならない。即ち、第６図
Ｂに示されるように、第２図に示される画面の矢印Ａ側
から見たときの様子を仮想的に３次元的に示すと、この
動きは位置Ｃから位置Ｄへ向けての動きとなり、画像面
Ｇの後方に曲げられることになり、この後方に曲げられ
た面は隠面となって、観察者からは観察される必要がな
く、したがって画面に表示する必要がないからである。
したがって、既にメモリ内に記憶されている画像面のＺ
方向の位置を示すデータと、これからメモリに書き込も
うとする画像面のＺ方向の位置を示すデータとを比較
し、これから書き込もうとする画像面が既にメモリに書
き込まれている画像面より観測者側に位置するときは、
書き直しを行い、書き直す前の画像データは画面上に表
示されない。逆に、これから書き込もうとする画像面が
既にメモリに書き込まれている画像面よりも観測者から
遠い位置に位置するときは、書き直しを行わない。デー
タをストアしておくか否かの決定は、そのデータのＺ軸
方向の位置によりなされ、そしてこの決定はテレビジョ
ンシステム等では非常に高速度の操作で行われるリアル
タイム処理を必要とする。
方向の位置を示すデータと、これからメモリに書き込も
うとする画像面のＺ方向の位置を示すデータとを比較
し、これから書き込もうとする画像面が既にメモリに書
き込まれている画像面より観測者側に位置するときは、
書き直しを行い、書き直す前の画像データは画面上に表
示されない。逆に、これから書き込もうとする画像面が
既にメモリに書き込まれている画像面よりも観測者から
遠い位置に位置するときは、書き直しを行わない。デー
タをストアしておくか否かの決定は、そのデータのＺ軸
方向の位置によりなされ、そしてこの決定はテレビジョ
ンシステム等では非常に高速度の操作で行われるリアル
タイム処理を必要とする。
第３図を参照すると、これは隙し詳しく書かれたメモリ
（１），（２）と書き込みアドレス発生器を示してい
る。メモリ（１），（２）の夫々はY,U/Vメモリ（30）
とＺメモリ（31）とから成っている。以下に説明される
ようにＺメモリ（31）は好ましくはメモリ（１），
（２）と共通である。そのY,U/Vメモリ（30）は以下に
はX/Yメモリ（30）として表されるが、PCMの輝度及び
色、サンプルデータを成す８ビットのワードを個々のサ
ンプルのＸとＹの２次元の位置すなわちテレビ画面のサ
ンプルのラスター位置に従ってストアする。このように
X/Yメモリ（30）は約520の有効走査ラインの夫々に対し
2048のサンプルに関係したデータをストアすることが要
求される。X/Yメモリ（30）内のデータはサンプルの実
際の値に関係した情報である。
（１），（２）と書き込みアドレス発生器を示してい
る。メモリ（１），（２）の夫々はY,U/Vメモリ（30）
とＺメモリ（31）とから成っている。以下に説明される
ようにＺメモリ（31）は好ましくはメモリ（１），
（２）と共通である。そのY,U/Vメモリ（30）は以下に
はX/Yメモリ（30）として表されるが、PCMの輝度及び
色、サンプルデータを成す８ビットのワードを個々のサ
ンプルのＸとＹの２次元の位置すなわちテレビ画面のサ
ンプルのラスター位置に従ってストアする。このように
X/Yメモリ（30）は約520の有効走査ラインの夫々に対し
2048のサンプルに関係したデータをストアすることが要
求される。X/Yメモリ（30）内のデータはサンプルの実
際の値に関係した情報である。
Ｚメモリ（31）はX/Yメモリ（30）に蓄積される各輝度
及び色度データに関するＺ方向の位置又は深さ方向の情
報を表わす８ビット語を蓄積する。そしてX/Yメモリ（3
0）は各サンプルの２次元X,Y位置に従ってこのデータが
蓄積される。しかしながらＺメモリ（31）に蓄積される
データは、単にＺ方向のサンプル位置に関するものであ
り、このサンプルの実際の値ではない。Ｚメモリに蓄積
されるデータは８ビット語でもよいが、これは必須の条
件ではなく、Ｚ方向に互いに近接した二つのサンプル位
置を解像する正確さに依存して、より長い又はより短い
語長が使用可能である。
及び色度データに関するＺ方向の位置又は深さ方向の情
報を表わす８ビット語を蓄積する。そしてX/Yメモリ（3
0）は各サンプルの２次元X,Y位置に従ってこのデータが
蓄積される。しかしながらＺメモリ（31）に蓄積される
データは、単にＺ方向のサンプル位置に関するものであ
り、このサンプルの実際の値ではない。Ｚメモリに蓄積
されるデータは８ビット語でもよいが、これは必須の条
件ではなく、Ｚ方向に互いに近接した二つのサンプル位
置を解像する正確さに依存して、より長い又はより短い
語長が使用可能である。
書込みアドレス発生器（３）は必要な特殊効果に応じた
X,Y,Zアドレス信号を発生する。Ｘ及びＹアドレス信号
はX/Yメモリ（30）に供給され、X,Y,Zアドレス信号はＺ
メモリ（31）に供給される。入力（32）によってX/Yメ
モリ（30）に供給される入力８ビットデータ語はＺメモ
リ（31）に関連する比較回路によって発生されたライト
イネーブル信号▲▼に依存して記憶される。この
比較は、書込み前に行われる。何故ならばX/Yメモリ（3
0）に書込まれるデータはX/Yメモリ（30）から読出され
る出力フィールドに関連し、それゆえかくされた面のデ
ータはそこに書込まれないからである。この様にX/Yメ
モリに与えられる各入力データに対し、比較回路は入力
データ語に対応するＺデータのサンプル位置に関連して
Ｚメモリ（31）に保持されるデータをチェックする。そ
してもしＺデータがX/Yメモリ（30）に既に書込まれて
おり、サンプル位置に対応する他のデータよりも視平面
に近いことを示している場合のみ、入力データはX/Yメ
モリに書込まれる。この目的のためＺメモリ（31）の全
てのX/Y位置は各フィールドに先立つ垂直ブランキング
期間にゼロデータレベルにセットされる。このゼロデー
タレベルは視平面から最も離れた距離に対応するＺの値
に選ばれる。Ｚメモリ（31）の全てのデータが各フィー
ルドの始めにリセットされるのでＺメモリ（31）は上述
のメモリ（１），（２）に対して共通とされる。比較回
路は比較を行うために時間を要するためX,Yアドレス信
号は、遅延回路（33）を介して、X/Yメモリ（30）に供
給されるか又はライトイネーブル信号が供給される時、
使用できるようにラッチされる。
X,Y,Zアドレス信号を発生する。Ｘ及びＹアドレス信号
はX/Yメモリ（30）に供給され、X,Y,Zアドレス信号はＺ
メモリ（31）に供給される。入力（32）によってX/Yメ
モリ（30）に供給される入力８ビットデータ語はＺメモ
リ（31）に関連する比較回路によって発生されたライト
イネーブル信号▲▼に依存して記憶される。この
比較は、書込み前に行われる。何故ならばX/Yメモリ（3
0）に書込まれるデータはX/Yメモリ（30）から読出され
る出力フィールドに関連し、それゆえかくされた面のデ
ータはそこに書込まれないからである。この様にX/Yメ
モリに与えられる各入力データに対し、比較回路は入力
データ語に対応するＺデータのサンプル位置に関連して
Ｚメモリ（31）に保持されるデータをチェックする。そ
してもしＺデータがX/Yメモリ（30）に既に書込まれて
おり、サンプル位置に対応する他のデータよりも視平面
に近いことを示している場合のみ、入力データはX/Yメ
モリに書込まれる。この目的のためＺメモリ（31）の全
てのX/Y位置は各フィールドに先立つ垂直ブランキング
期間にゼロデータレベルにセットされる。このゼロデー
タレベルは視平面から最も離れた距離に対応するＺの値
に選ばれる。Ｚメモリ（31）の全てのデータが各フィー
ルドの始めにリセットされるのでＺメモリ（31）は上述
のメモリ（１），（２）に対して共通とされる。比較回
路は比較を行うために時間を要するためX,Yアドレス信
号は、遅延回路（33）を介して、X/Yメモリ（30）に供
給されるか又はライトイネーブル信号が供給される時、
使用できるようにラッチされる。
Ｚメモリ（31）に関連する比較回路が第４図を参照して
詳細に説明される。
詳細に説明される。
Ｙ及びＸアドレス信号及びＺアドレス信号、以後これは
説明の簡略化のためＺデータと称する。Ｚデータは垂直
バス（40）を介してバッファ回路（41）に又は水平バス
（42）を介してバッファ回路（43）に供給される。事
実、８サンプル位置に関連するデータは、関連アメリカ
特許出願の明細書に詳述されるように同時に処理するこ
とが可能なように配置されている。しかしこの詳細な構
成は本発明とあまり関係がないので以後説明を省略す
る。このデータの同時供給は、必要な動作速度が“8"と
いう要素によって短縮されるという効果に言及するだけ
で十分である。しかしたとえそうであるとしても上で述
べたテレビジョンシステムにおいて各比較をサイクル時
間内に完了する必要がある。
説明の簡略化のためＺデータと称する。Ｚデータは垂直
バス（40）を介してバッファ回路（41）に又は水平バス
（42）を介してバッファ回路（43）に供給される。事
実、８サンプル位置に関連するデータは、関連アメリカ
特許出願の明細書に詳述されるように同時に処理するこ
とが可能なように配置されている。しかしこの詳細な構
成は本発明とあまり関係がないので以後説明を省略す
る。このデータの同時供給は、必要な動作速度が“8"と
いう要素によって短縮されるという効果に言及するだけ
で十分である。しかしたとえそうであるとしても上で述
べたテレビジョンシステムにおいて各比較をサイクル時
間内に完了する必要がある。
垂直、水平のパスイネーブル信号▲▼及び
▲▼は夫々バッファ回路（41），（43）に
供給され、これらの出力は共通的にラッチ回路（44），
（45）及び比較回路（46）に接続される。チップイネー
ブル信号CE及びアドレスクロックADDRCLKはラッチ回路
（44）に供給され、このラッチ回路（44）はＺメモリ
（31）を構成するランダムアクセスメモリ（RAM）のイ
ネーブル入力及びアドレス入力に供給する出力を発生す
る。ラッチ回路（45）は出力をＺメモリ（31）のデータ
入力に供給する。一方Ｚメモリ（31）のデータ出力は比
較回路（46）の第２入力に接続される。データラッチイ
ネーブル信号▲▼はラッチ回路（45）及び比較回
路（46）に供給され、ライトイネーブル信号▲▼
は比較回路（46）で発生されX/Yメモリ（30）（第３
図）及びオア回路（47）の一方の入力に供給される。書
込みパルス▲▼がオア回路（47）の第２の入力に供
給され、オア回路（47）の出力はＺメモリの書込み入力
へ供給される。
▲▼は夫々バッファ回路（41），（43）に
供給され、これらの出力は共通的にラッチ回路（44），
（45）及び比較回路（46）に接続される。チップイネー
ブル信号CE及びアドレスクロックADDRCLKはラッチ回路
（44）に供給され、このラッチ回路（44）はＺメモリ
（31）を構成するランダムアクセスメモリ（RAM）のイ
ネーブル入力及びアドレス入力に供給する出力を発生す
る。ラッチ回路（45）は出力をＺメモリ（31）のデータ
入力に供給する。一方Ｚメモリ（31）のデータ出力は比
較回路（46）の第２入力に接続される。データラッチイ
ネーブル信号▲▼はラッチ回路（45）及び比較回
路（46）に供給され、ライトイネーブル信号▲▼
は比較回路（46）で発生されX/Yメモリ（30）（第３
図）及びオア回路（47）の一方の入力に供給される。書
込みパルス▲▼がオア回路（47）の第２の入力に供
給され、オア回路（47）の出力はＺメモリの書込み入力
へ供給される。
114＋１秒のメモリサイクル時間よりも長い時間を示す
タイムチャート第５図を参照して動作を説明する。まず
最初にバッファ回路（41），（43）の一方がラッチ回路
（44）でラッチされるX,Yアドレス信号を供給する。そ
の後Ｚデータ、正確には所定のサンプル位置の新しいＺ
データがバッファ回路（41），（43）によって供給さ
れ、ラッチ回路（45）及び比較回路（46）のＰ入力で保
持される。
タイムチャート第５図を参照して動作を説明する。まず
最初にバッファ回路（41），（43）の一方がラッチ回路
（44）でラッチされるX,Yアドレス信号を供給する。そ
の後Ｚデータ、正確には所定のサンプル位置の新しいＺ
データがバッファ回路（41），（43）によって供給さ
れ、ラッチ回路（45）及び比較回路（46）のＰ入力で保
持される。
次のアドレスクロックADDRCLKを受けとった時、ラッチ
回路（44）は、Ｚメモリ（31）にX,Yアドレス信号を供
給し、Ｚメモリ（31）は35＋１秒のアクセス時間後そこ
に蓄積されていな古いＺデータをそれがラッチされるラ
ッチ回路（46）の入力に供給する。新及び旧Ｚデータが
比較回路（46）で比較される。もし新しいＺデータがＺ
方向に関して古いＺデータよりも視平面により近い位置
を示している時（そのフィールドの所定のサンプル位置
に関連する最初の入力データである場合、即ちこの時
は、旧Ｚデータがゼロであるため新Ｚデータは旧Ｚデー
タよりも必ず大きくなる）比較回路（46）はライトイネ
ーブル信号▲▼を供給する。
回路（44）は、Ｚメモリ（31）にX,Yアドレス信号を供
給し、Ｚメモリ（31）は35＋１秒のアクセス時間後そこ
に蓄積されていな古いＺデータをそれがラッチされるラ
ッチ回路（46）の入力に供給する。新及び旧Ｚデータが
比較回路（46）で比較される。もし新しいＺデータがＺ
方向に関して古いＺデータよりも視平面により近い位置
を示している時（そのフィールドの所定のサンプル位置
に関連する最初の入力データである場合、即ちこの時
は、旧Ｚデータがゼロであるため新Ｚデータは旧Ｚデー
タよりも必ず大きくなる）比較回路（46）はライトイネ
ーブル信号▲▼を供給する。
X/Yメモリ（30）（第３図）がライトイネーブル信号▲
▼をうけとるとX/Y位置に関連する入力サンプル
データがX/Yメモリ（30）の適当な位置に書きこまれ
る。（又は上書きされる）しかしながらもしライトパル
ス▲▼の発生時ライトイネーブル信号▲▼が
オア回路（47）の第１の入力に存在しているならばライ
トパルス▲▼はＺメモリ（31）のライト入力に供給
され新ＺデータはＺメモリ（31）の適当なX/Y位置に上
書きされる。
▼をうけとるとX/Y位置に関連する入力サンプル
データがX/Yメモリ（30）の適当な位置に書きこまれ
る。（又は上書きされる）しかしながらもしライトパル
ス▲▼の発生時ライトイネーブル信号▲▼が
オア回路（47）の第１の入力に存在しているならばライ
トパルス▲▼はＺメモリ（31）のライト入力に供給
され新ＺデータはＺメモリ（31）の適当なX/Y位置に上
書きされる。
上述のデータレート、サイクル時間や語長は一例に過ぎ
ない。
ない。
発明の効果 本発明のビデオ信号処理回路によれば、ビデオ信号によ
って構成される画像面のうち、隠面にあたる部分を高速
で判別でき、隠面が除去されたビデオ信号を高速で表示
できるといった効果を有する。
って構成される画像面のうち、隠面にあたる部分を高速
で判別でき、隠面が除去されたビデオ信号を高速で表示
できるといった効果を有する。
第１図は高解像度ビデオシステムのための特殊効果装置
の一部を示すブロック図、第２図は特殊効果発生に伴う
典型的なＺ次元の問題を説明するためのテレビジョン受
像機の画面を模式的に示すものであり、第３図は第１図
で示された装置の一部をより詳細に示すブロック図、第
４図は第１図で示された装置の一部を更により詳細に示
すブロック図、第５図はその装置の動作を説明するのに
使われるタイムチャートであり、第６図は隠面を説明す
る図である。 （１）はフィールドゼロメモリ、（２）はフィールドワ
ンメモリ、（３）は書き込みアドレス発生器、（４）は
読み出しアドレス発生器、（30）はX/Yメモリ、（31）
はＺメモリ、（44）及び（45）はラッチ回路、（46）は
比較回路、（47）はオア回路である。
の一部を示すブロック図、第２図は特殊効果発生に伴う
典型的なＺ次元の問題を説明するためのテレビジョン受
像機の画面を模式的に示すものであり、第３図は第１図
で示された装置の一部をより詳細に示すブロック図、第
４図は第１図で示された装置の一部を更により詳細に示
すブロック図、第５図はその装置の動作を説明するのに
使われるタイムチャートであり、第６図は隠面を説明す
る図である。 （１）はフィールドゼロメモリ、（２）はフィールドワ
ンメモリ、（３）は書き込みアドレス発生器、（４）は
読み出しアドレス発生器、（30）はX/Yメモリ、（31）
はＺメモリ、（44）及び（45）はラッチ回路、（46）は
比較回路、（47）はオア回路である。
Claims (1)
- 【請求項１】ビデオフィールドの各サンプル点における
サンプルデータと、この各サンプル点のサンプルデータ
に関連し、上記ビデオフィールドのビデオ画面に直交す
る方向における上記各サンプル点の上記サンプルデータ
の見かけ上の位置を示すＺデータを供給する手段と、 上記ビデオフィールドの各サンプル点におけるサンプル
データを蓄積する第１のメモリー手段と、 上記各サンプル点における上記Ｚデータを蓄積する第２
のメモリー手段と、 新たに上記第１のメモリー手段に供給される入力データ
の上記各サンプル点における上記ビデオ画面に直交する
方向の見かけ上の位置を示す入力Ｚデータの値と上記第
２のメモリー手段に蓄積されている対応するサンプル点
のＺデータの値とを比較し、上記入力Ｚデータにて示さ
れる位置が上記蓄積されたＺデータによって示される位
置よりも手前の位置を示しているときのみ書込みイネー
ブル信号を供給する手段と、 上記書込みイネーブル信号が供給されたときに、上記入
力サンプルデータ及び上記入力Ｚデータを夫々上記第1,
第２のメモリー手段に書き込む手段とを備えたことを特
徴とするビデオ信号処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8427479 | 1984-10-31 | ||
| GB08427479A GB2166316B (en) | 1984-10-31 | 1984-10-31 | Video signal processing circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116474A JPS61116474A (ja) | 1986-06-03 |
| JPH0797842B2 true JPH0797842B2 (ja) | 1995-10-18 |
Family
ID=10569008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60244582A Expired - Fee Related JPH0797842B2 (ja) | 1984-10-31 | 1985-10-31 | ビデオ信号処理回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4689677A (ja) |
| EP (1) | EP0180385B1 (ja) |
| JP (1) | JPH0797842B2 (ja) |
| AT (1) | ATE55528T1 (ja) |
| CA (1) | CA1251553A (ja) |
| DE (1) | DE3579103D1 (ja) |
| GB (1) | GB2166316B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679041A (en) * | 1985-06-13 | 1987-07-07 | Sun Microsystems, Inc. | High speed Z-buffer with dynamic random access memory |
| GB2181929B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Methods of and apparatus for video signal processing |
| GB2207840B (en) * | 1987-08-07 | 1991-09-25 | Philips Electronic Associated | Method of and apparatus for modifying data stored in a random access memory |
| US5038297A (en) * | 1988-09-13 | 1991-08-06 | Silicon Graphics, Inc. | Method and apparatus for clearing a region of Z-buffer |
| WO1990002780A1 (en) * | 1988-09-13 | 1990-03-22 | Silicon Graphics, Inc. | Method and apparatus for clearing a region of a z-buffer |
| GB8822269D0 (en) * | 1988-09-22 | 1988-10-26 | Questech Ltd | Improvements in & relating to production of digital video effects |
| US4947257A (en) * | 1988-10-04 | 1990-08-07 | Bell Communications Research, Inc. | Raster assembly processor |
| JP2762502B2 (ja) * | 1988-12-29 | 1998-06-04 | ダイキン工業株式会社 | 立体表示方法およびその装置 |
| US6314485B1 (en) * | 1997-11-14 | 2001-11-06 | Agere Systems Guardian Corp. | Automatic status register |
| US10296088B2 (en) * | 2016-01-26 | 2019-05-21 | Futurewei Technologies, Inc. | Haptic correlated graphic effects |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4222048A (en) * | 1978-06-02 | 1980-09-09 | The Boeing Company | Three dimension graphic generator for displays with hidden lines |
| US4317114A (en) * | 1980-05-12 | 1982-02-23 | Cromemco Inc. | Composite display device for combining image data and method |
| US4439760A (en) * | 1981-05-19 | 1984-03-27 | Bell Telephone Laboratories, Incorporated | Method and apparatus for compiling three-dimensional digital image information |
| US4475104A (en) * | 1983-01-17 | 1984-10-02 | Lexidata Corporation | Three-dimensional display system |
| US4697178A (en) * | 1984-06-29 | 1987-09-29 | Megatek Corporation | Computer graphics system for real-time calculation and display of the perspective view of three-dimensional scenes |
-
1984
- 1984-10-31 GB GB08427479A patent/GB2166316B/en not_active Expired
-
1985
- 1985-10-02 US US06/783,116 patent/US4689677A/en not_active Expired - Lifetime
- 1985-10-08 CA CA000492457A patent/CA1251553A/en not_active Expired
- 1985-10-18 DE DE8585307536T patent/DE3579103D1/de not_active Expired - Lifetime
- 1985-10-18 AT AT85307536T patent/ATE55528T1/de not_active IP Right Cessation
- 1985-10-18 EP EP85307536A patent/EP0180385B1/en not_active Expired - Lifetime
- 1985-10-31 JP JP60244582A patent/JPH0797842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ATE55528T1 (de) | 1990-08-15 |
| EP0180385A1 (en) | 1986-05-07 |
| GB8427479D0 (en) | 1984-12-05 |
| GB2166316B (en) | 1987-10-28 |
| JPS61116474A (ja) | 1986-06-03 |
| CA1251553A (en) | 1989-03-21 |
| DE3579103D1 (de) | 1990-09-13 |
| US4689677A (en) | 1987-08-25 |
| EP0180385B1 (en) | 1990-08-08 |
| GB2166316A (en) | 1986-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Leonard | Considerations Regarding the Use of Digital Data to Generate Video Backgrounds | |
| US4148070A (en) | Video processing system | |
| US5644364A (en) | Media pipeline with multichannel video processing and playback | |
| US5276788A (en) | Video image creation systems | |
| US4743970A (en) | Picture transformation memory | |
| US4232376A (en) | Raster display refresh system | |
| EP0388416B1 (en) | Video display system | |
| US4689681A (en) | Television special effects system | |
| JPH0797842B2 (ja) | ビデオ信号処理回路 | |
| JPH07104960B2 (ja) | グラフィックス・ディスプレイ・システム及び隠面消去方法 | |
| JPH05145845A (ja) | ビデオ特殊効果装置 | |
| JP2952780B2 (ja) | コンピユータ出力システム | |
| KR100316499B1 (ko) | 영상신호처리회로 | |
| WO1986006233A1 (en) | A recirculating special effects video framestore | |
| JPH03138783A (ja) | 陰面消去回路 | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| US6008854A (en) | Reduced video signal processing circuit | |
| EP0705517B1 (en) | Media pipeline with multichannel video processing and playback | |
| JPS6150318B2 (ja) | ||
| US6006314A (en) | Image processing system, storage device therefor and accessing method thereof | |
| US20070030260A1 (en) | Circuit for controlling display of modulated image in an image display device, and image display method and device | |
| KR19980080859A (ko) | 영상 신호 처리 회로 | |
| JP3644146B2 (ja) | 画像の２次元空間変換方法及び装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| US20030156115A1 (en) | Graphics processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |