JPH0799213A - 集積回路チップ - Google Patents
集積回路チップInfo
- Publication number
- JPH0799213A JPH0799213A JP6145731A JP14573194A JPH0799213A JP H0799213 A JPH0799213 A JP H0799213A JP 6145731 A JP6145731 A JP 6145731A JP 14573194 A JP14573194 A JP 14573194A JP H0799213 A JPH0799213 A JP H0799213A
- Authority
- JP
- Japan
- Prior art keywords
- bond pads
- integrated circuit
- circuit chip
- array
- relative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 チップの側面の中央部のワイヤの最小距離を
維持しながら、ボンドパッドの密度を上げることであ
る。 【構成】 本発明は、隣接するボンドパッド３に対し、
複数の相対的なオフセットが存在する。隣接するボンド
パッド３の間のスペースは、変化する。多数の相対的オ
フセット量を有することは、集積回路チップ１のある側
面において、その相対的オフセット量が異なるような連
続するボンドパッド３の、少なくとも２つの対を選択可
能であることを意味し、相対的なオフセット量の選択
は、ボンドパッド間のスペースを最小にし、パッケージ
の条件を満足する。隣接するボンドパッド３が、相対的
なオフセット量を有する場合には、ボンドパッド３の中
心間の側面方向の分離量は、相対的オフセット量がない
場合よりも、一般的に小さくなる。アレイ内の相対的オ
フセット量は変化し、ボンドパッド３の配列は、相対的
オフセット量が一定の場合に製造されるよりも、より小
さなチップが達成ができる。
維持しながら、ボンドパッドの密度を上げることであ
る。 【構成】 本発明は、隣接するボンドパッド３に対し、
複数の相対的なオフセットが存在する。隣接するボンド
パッド３の間のスペースは、変化する。多数の相対的オ
フセット量を有することは、集積回路チップ１のある側
面において、その相対的オフセット量が異なるような連
続するボンドパッド３の、少なくとも２つの対を選択可
能であることを意味し、相対的なオフセット量の選択
は、ボンドパッド間のスペースを最小にし、パッケージ
の条件を満足する。隣接するボンドパッド３が、相対的
なオフセット量を有する場合には、ボンドパッド３の中
心間の側面方向の分離量は、相対的オフセット量がない
場合よりも、一般的に小さくなる。アレイ内の相対的オ
フセット量は変化し、ボンドパッド３の配列は、相対的
オフセット量が一定の場合に製造されるよりも、より小
さなチップが達成ができる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路パッケージに
関し、特に、このパッケージ内の集積回路チップに関す
る。
関し、特に、このパッケージ内の集積回路チップに関す
る。
【０００２】
【従来技術の説明】集積回路パッケージは、ダイ接合領
域上に搭載した集積回路チップを有している。この集積
回路は、パッケージの外部ピンと電気的に接続されてい
る。この集積回路の各要素は、チップの周辺上のボンド
パッドに接続される。ワイヤが、このボンドパッドから
集積回路パッケージの導電性パスを接続する。
域上に搭載した集積回路チップを有している。この集積
回路は、パッケージの外部ピンと電気的に接続されてい
る。この集積回路の各要素は、チップの周辺上のボンド
パッドに接続される。ワイヤが、このボンドパッドから
集積回路パッケージの導電性パスを接続する。
【０００３】この集積回路の各要素が、小型化される
と、集積回路に搭載される要素の数を増加させることが
できる。所定の大きさの集積回路の電気接点の数は、増
加する傾向にある。この集積回路の最終の大きさは、コ
ア領域の大きさ、あるいは、チップの周囲のボンドパッ
ドの空間の何れかで決定される。
と、集積回路に搭載される要素の数を増加させることが
できる。所定の大きさの集積回路の電気接点の数は、増
加する傾向にある。この集積回路の最終の大きさは、コ
ア領域の大きさ、あるいは、チップの周囲のボンドパッ
ドの空間の何れかで決定される。
【０００４】シリコン領域を最小にするために、ボンド
パッド間のスペースを減らすことは、ボンディングプロ
セスを、より複雑にする。
パッド間のスペースを減らすことは、ボンディングプロ
セスを、より複雑にする。
【０００５】従来のボンドパッドは、一直線に配置され
るか、集積回路チップの側面において、一定の相対的オ
フセット量を有するよう配置されている。集積回路パッ
ケージの導電性パスは、ボンドパッドに比較して大き
い。従って、チップの中央部のワイヤは、チップの側面
に直交するが、チップのコーナー近傍のワイヤは、チッ
プの側面に対し、必ずしも直交しない。チップの中央部
においては、ボンドパッド間のスペースは、最小の線分
離要件によってのみ決められるものよりは、最小の中心
間スペースによって決定される。隣接するボンドパッド
は、相対的なオフセット量を有し、ボンドパッドピッチ
が許容できるような最小の直線よりも、より緊密とな
る。しかし、チップのコーナーに行くにつれて、ワイヤ
は、より斜めになる必要がある。これは、オフセットさ
れたボンドパッドに対して用いられる最小の直線ボンド
パッドピッチよりも、より大きな距離で、ボンドパッド
が離間するような最小線分離によるものである。かくし
て、ボンドパッドの配置は２つの要素（１）ボンドパッ
ドは、最小の中心間スペースを有さなければならない。
２）ワイヤは、最小の分離距離を有さなければならな
い。）によって決定される。
るか、集積回路チップの側面において、一定の相対的オ
フセット量を有するよう配置されている。集積回路パッ
ケージの導電性パスは、ボンドパッドに比較して大き
い。従って、チップの中央部のワイヤは、チップの側面
に直交するが、チップのコーナー近傍のワイヤは、チッ
プの側面に対し、必ずしも直交しない。チップの中央部
においては、ボンドパッド間のスペースは、最小の線分
離要件によってのみ決められるものよりは、最小の中心
間スペースによって決定される。隣接するボンドパッド
は、相対的なオフセット量を有し、ボンドパッドピッチ
が許容できるような最小の直線よりも、より緊密とな
る。しかし、チップのコーナーに行くにつれて、ワイヤ
は、より斜めになる必要がある。これは、オフセットさ
れたボンドパッドに対して用いられる最小の直線ボンド
パッドピッチよりも、より大きな距離で、ボンドパッド
が離間するような最小線分離によるものである。かくし
て、ボンドパッドの配置は２つの要素（１）ボンドパッ
ドは、最小の中心間スペースを有さなければならない。
２）ワイヤは、最小の分離距離を有さなければならな
い。）によって決定される。
【０００６】
【発明が解決しようとする課題】したがって、本発明
は、チップの側面の中央部のワイヤの最小距離を維持し
ながら、ボンドパッドの密度を上げる必要がある。
は、チップの側面の中央部のワイヤの最小距離を維持し
ながら、ボンドパッドの密度を上げる必要がある。
【０００７】
【課題を解決するための手段】本発明によれば、複数の
ボンドパッド３からなるアレイを有する集積回路チップ
１において、前記複数のボンドパッド３のうちの、少な
くとも一部の隣接する対のボンドパッドは、隣接する側
面方向にずれている。
ボンドパッド３からなるアレイを有する集積回路チップ
１において、前記複数のボンドパッド３のうちの、少な
くとも一部の隣接する対のボンドパッドは、隣接する側
面方向にずれている。
【作用】図１において、ほぼ中央部のボンドパッド３を
ずらすことにより、ボンドパッド３に接続されるワイヤ
９の線密度を上げることができる。
ずらすことにより、ボンドパッド３に接続されるワイヤ
９の線密度を上げることができる。
【０００８】
【実施例】図１において、集積回路チップ１は、複数の
ボンドパッド３を有する。この集積回路チップ１は、ダ
イ接着領域５内に搭載される。集積回路チップ１の中
心、すなわちコア領域は、集積回路を有するが、ここで
は、図示していない。このような集積回路は公知であ
る。図１には、複数の導電パス７と、複数のワイヤ９と
が図示され、各ワイヤ９は、ボンドパッド３にその一端
が接続され、導電パス７に他端が接続される。ボンドパ
ッド３と導電パス７の両方は、アレイを形成している。
ボンドパッド３のアレイは、集積回路チップ１の周囲に
配置される。このアレイ内に、ボンドパッド３は、集積
回路チップ１の側面に関して、多数に相対的にオフセッ
トされている。そして、隣接するボンドパッド３の間の
スペースは、変化する。すなわち、ボンドパッド３の間
のスペースは一定ではない。集積回路チップ１の側面あ
たり、１個のアレイがある。ボンドパッド３と導電パス
７の間の領域において、ワイヤ９は、最低距離ｓだけ離
間している。導電パス７のアレイは、ボンドパッド３の
アレイよりも長い。
ボンドパッド３を有する。この集積回路チップ１は、ダ
イ接着領域５内に搭載される。集積回路チップ１の中
心、すなわちコア領域は、集積回路を有するが、ここで
は、図示していない。このような集積回路は公知であ
る。図１には、複数の導電パス７と、複数のワイヤ９と
が図示され、各ワイヤ９は、ボンドパッド３にその一端
が接続され、導電パス７に他端が接続される。ボンドパ
ッド３と導電パス７の両方は、アレイを形成している。
ボンドパッド３のアレイは、集積回路チップ１の周囲に
配置される。このアレイ内に、ボンドパッド３は、集積
回路チップ１の側面に関して、多数に相対的にオフセッ
トされている。そして、隣接するボンドパッド３の間の
スペースは、変化する。すなわち、ボンドパッド３の間
のスペースは一定ではない。集積回路チップ１の側面あ
たり、１個のアレイがある。ボンドパッド３と導電パス
７の間の領域において、ワイヤ９は、最低距離ｓだけ離
間している。導電パス７のアレイは、ボンドパッド３の
アレイよりも長い。
【０００９】コア領域の集積回路の要素は、公知である
ため、ここでは説明しない。導電パス７の製造と、ダイ
接着領域５の上に集積回路チップ１を搭載する技術は公
知である。ワイヤ９をボンドパッド３と、及びダイ接着
領域５に接着する技術は公知である。ここに図示された
要素は、パッケージ図示せずにより、外部から保護され
ており、外部との導電接続手段を有する、集積回路パッ
ケージがこのようにして形成される。
ため、ここでは説明しない。導電パス７の製造と、ダイ
接着領域５の上に集積回路チップ１を搭載する技術は公
知である。ワイヤ９をボンドパッド３と、及びダイ接着
領域５に接着する技術は公知である。ここに図示された
要素は、パッケージ図示せずにより、外部から保護され
ており、外部との導電接続手段を有する、集積回路パッ
ケージがこのようにして形成される。
【００１０】従来技術のパッケージとチップに対して、
本発明は、隣接するボンドパッド３に対し、複数の相対
的なオフセットが存在する（側面方向にずれている）。
隣接するボンドパッド３の間のスペースは、変化する。
このオフセット量は、集積回路チップ１の端部と、ボン
ドパッド３との間の距離である。この相対的なオフセッ
ト量は、隣接するボンドパッド３のオフセット量の差を
意味する。このオフセッ量とは、集積回路チップ１の中
心のような、他の基準点から測定しても良い。ここで用
いられた基準のいかんを問わず、相対的なオフセット量
は同一である。オフセット量に差がない場合には、相対
的なオフセット量は存在しない。このオフセット量に対
し、３個以上の値が存在すると、相対的オフセット量に
対しては、２個以上の値が存在する。多数の相対的オフ
セット量を有することは、集積回路チップ１のある側面
において、その相対的オフセット量が異なるような連続
するボンドパッド３の、少なくとも２つの対を選択可能
であることを意味する。２個の隣接するボンドパッドの
間の相対的なオフセット量の選択は、ボンドパッド間の
スペースを最小にし、他のシリコン、及び、パッケージ
の条件最小の中心間スペースと、最小のワイヤ分離を満
足する。隣接するボンドパッド３が、相対的なオフセッ
ト量を有する場合には、ボンドパッド３の中心間の側面
方向の分離量は、相対的オフセット量がない場合より
も、一般的に小さくなる。アレイ内の相対的オフセット
量は変化する。整合エラー、又は、処理ステップに起因
するオフセットを測定するために用いられる距離の変動
は、ここでは考慮しない。この差は、設計の結果による
ものである。他のシリコンパッケージの技術が、全て同
一であるとすると、本発明のボンドパッド３の配列は、
相対的オフセット量が一定の場合に製造されるよりも、
より小さなチップが達成ができる。
本発明は、隣接するボンドパッド３に対し、複数の相対
的なオフセットが存在する（側面方向にずれている）。
隣接するボンドパッド３の間のスペースは、変化する。
このオフセット量は、集積回路チップ１の端部と、ボン
ドパッド３との間の距離である。この相対的なオフセッ
ト量は、隣接するボンドパッド３のオフセット量の差を
意味する。このオフセッ量とは、集積回路チップ１の中
心のような、他の基準点から測定しても良い。ここで用
いられた基準のいかんを問わず、相対的なオフセット量
は同一である。オフセット量に差がない場合には、相対
的なオフセット量は存在しない。このオフセット量に対
し、３個以上の値が存在すると、相対的オフセット量に
対しては、２個以上の値が存在する。多数の相対的オフ
セット量を有することは、集積回路チップ１のある側面
において、その相対的オフセット量が異なるような連続
するボンドパッド３の、少なくとも２つの対を選択可能
であることを意味する。２個の隣接するボンドパッドの
間の相対的なオフセット量の選択は、ボンドパッド間の
スペースを最小にし、他のシリコン、及び、パッケージ
の条件最小の中心間スペースと、最小のワイヤ分離を満
足する。隣接するボンドパッド３が、相対的なオフセッ
ト量を有する場合には、ボンドパッド３の中心間の側面
方向の分離量は、相対的オフセット量がない場合より
も、一般的に小さくなる。アレイ内の相対的オフセット
量は変化する。整合エラー、又は、処理ステップに起因
するオフセットを測定するために用いられる距離の変動
は、ここでは考慮しない。この差は、設計の結果による
ものである。他のシリコンパッケージの技術が、全て同
一であるとすると、本発明のボンドパッド３の配列は、
相対的オフセット量が一定の場合に製造されるよりも、
より小さなチップが達成ができる。
【００１１】図２において、ボンドパッドアレイの一部
が、拡大して示されている。ボンドパッド３は、集積回
路チップ１の端部から一定の距離にはない。すなわち、
ボンドパッド３は、一定のオフセットを有さず、隣接す
るボンドパッド３は、相対的なオフセット量を有する。
アレイ内において、相対的なオフセット量は、可変であ
る。アレイの中央部のボンドパッドは、相対的なオフセ
ット量を有する。アレイの端部の近傍では、端部部材を
除いて、隣接するボンドパッド間では、相対的オフセッ
ト量は０である。隣接するボンドパッド間のスペースは
可変である。すなわち、アレイ内の側面方向のスペース
の値は、少なくとも２個ある。側面方向のスペースに関
して、隣接するボンドパッド間の相対的オフセット量
が、存在しないような、アレイの端部近傍では、隣接す
るボンド間の相対的オフセット量が存在するアレイの中
央部よりも大きい。相対的オフセット量と、ボンドパッ
ドのスペースの大きさは、当業者により容易に決定でき
る。
が、拡大して示されている。ボンドパッド３は、集積回
路チップ１の端部から一定の距離にはない。すなわち、
ボンドパッド３は、一定のオフセットを有さず、隣接す
るボンドパッド３は、相対的なオフセット量を有する。
アレイ内において、相対的なオフセット量は、可変であ
る。アレイの中央部のボンドパッドは、相対的なオフセ
ット量を有する。アレイの端部の近傍では、端部部材を
除いて、隣接するボンドパッド間では、相対的オフセッ
ト量は０である。隣接するボンドパッド間のスペースは
可変である。すなわち、アレイ内の側面方向のスペース
の値は、少なくとも２個ある。側面方向のスペースに関
して、隣接するボンドパッド間の相対的オフセット量
が、存在しないような、アレイの端部近傍では、隣接す
るボンド間の相対的オフセット量が存在するアレイの中
央部よりも大きい。相対的オフセット量と、ボンドパッ
ドのスペースの大きさは、当業者により容易に決定でき
る。
【００１２】本発明においては、ボンドパッドのアレイ
は、３個または４個程度のオフセット量を有するものに
適用できる。導電性パスは、リードフレームの上、ある
いは、セラミックパッケージ内に形成しても良い。更
に、全てのアレイは、基準点から同一距離にある必要は
ない。
は、３個または４個程度のオフセット量を有するものに
適用できる。導電性パスは、リードフレームの上、ある
いは、セラミックパッケージ内に形成しても良い。更
に、全てのアレイは、基準点から同一距離にある必要は
ない。
【００１３】
【発明の効果】以上述べたように、ボンドパッド３の間
のスペースに相対的なオフセット量を形成することによ
り、より小さな集積回路パッケージが形成可能となる。
のスペースに相対的なオフセット量を形成することによ
り、より小さな集積回路パッケージが形成可能となる。
【図１】本発明の一実施例である集積回路チップを示
し、導電パスの一部がパッケージの外部ピンに接続され
た状態をあらわす表面図。
し、導電パスの一部がパッケージの外部ピンに接続され
た状態をあらわす表面図。
【図２】図１に示された部分拡大図。
１ 集積回路チップ ３ ボンドパッド ５ ダイ接着領域 ７ 導電パス ９ ワイヤ
Claims (3)
- 【請求項１】 複数のボンドパッド（３）からなるアレ
イを有する集積回路チップ（１）において、 前記複数のボンドパッド（３）のうちの、少なくとも一
部の隣接する対のボンドパッドは、隣接する側面方向に
ずれていることを特徴とする集積回路チップ。 - 【請求項２】 複数のボンドパッド（３）からなるアレ
イを有する集積回路チップ（１）において、 前記複数のボンドパッド（３）のうちの、少なくとも一
部の隣接する対のボンドパッドは、異なるオフセット量
を有することを特徴とする集積回路チップ。 - 【請求項３】 複数の導電性パス（７）と、 ダイ接着領域（５）と、 集積回路チップ（１）と、 複数のワイヤ（９）と、からなる集積回路パッケージに
おいて前記集積回路チップ（１）は、前記ダイ接着領域
（５）内に搭載され、複数の側面を有し、複数のボンド
パッド（３）からなるボンドパッドのアレイを有し前記
複数のボンドパッド（３）のうちの、少なくとも一部の
隣接する対のボンドパッドは、異なるオフセット量を有
する前記複数のワイヤ（９）は、ボンドパッド（３）
と、導電性パス（７）とに接続されることを特徴とする
集積回路パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7417693A | 1993-06-09 | 1993-06-09 | |
| US074176 | 1993-06-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799213A true JPH0799213A (ja) | 1995-04-11 |
Family
ID=22118143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6145731A Pending JPH0799213A (ja) | 1993-06-09 | 1994-06-06 | 集積回路チップ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0799213A (ja) |
| KR (1) | KR950001996A (ja) |
| GB (1) | GB2278956B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19652395A1 (de) * | 1996-06-13 | 1997-12-18 | Samsung Electronics Co Ltd | Integrierte Schaltkreisanordnung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252434A (ja) * | 1987-04-09 | 1988-10-19 | Nec Corp | 半導体集積回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382445A3 (en) * | 1989-02-10 | 1991-04-17 | Honeywell Inc. | High density bond pad design |
| JP2540652B2 (ja) * | 1990-06-01 | 1996-10-09 | 株式会社東芝 | 半導体装置 |
| JP2932785B2 (ja) * | 1991-09-20 | 1999-08-09 | 富士通株式会社 | 半導体装置 |
| KR100306988B1 (ko) * | 1992-10-26 | 2001-12-15 | 윌리엄 비. 켐플러 | 장치패키지 |
-
1994
- 1994-06-06 JP JP6145731A patent/JPH0799213A/ja active Pending
- 1994-06-07 KR KR1019940012700A patent/KR950001996A/ko not_active Ceased
- 1994-06-07 GB GB9411399A patent/GB2278956B/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252434A (ja) * | 1987-04-09 | 1988-10-19 | Nec Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2278956B (en) | 1997-10-08 |
| GB2278956A (en) | 1994-12-14 |
| GB9411399D0 (en) | 1994-07-27 |
| KR950001996A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118174A (en) | Bottom lead frame and bottom lead semiconductor package using the same | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US20090170240A1 (en) | Optimized Circuit Design Layout for High Performance Ball Grid Array Packages | |
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JP3221486B2 (ja) | 半導体パッケージ | |
| US5250840A (en) | Semiconductor lead frame with a chip having bonding pads in a cross arrangement | |
| JP3154579B2 (ja) | 半導体素子搭載用のリードフレーム | |
| US5757082A (en) | Semiconductor chips, devices incorporating same and method of making same | |
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| US5917235A (en) | Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH0799213A (ja) | 集積回路チップ | |
| US20060022691A1 (en) | Semiconductor device | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| JP3665609B2 (ja) | 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット | |
| KR970001890B1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JP2773762B2 (ja) | 半導体装置の製造方法 | |
| KR20260026110A (ko) | 패키지 기판 구조물 및 이를 포함하는 반도체 패키지 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH0645386A (ja) | 半導体回路装置 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| KR200161172Y1 (ko) | 반도체 칩 |