JPH079942B2 - 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 - Google Patents

集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路

Info

Publication number
JPH079942B2
JPH079942B2 JP63164798A JP16479888A JPH079942B2 JP H079942 B2 JPH079942 B2 JP H079942B2 JP 63164798 A JP63164798 A JP 63164798A JP 16479888 A JP16479888 A JP 16479888A JP H079942 B2 JPH079942 B2 JP H079942B2
Authority
JP
Japan
Prior art keywords
conductor
substrate
laser
integrated circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63164798A
Other languages
English (en)
Other versions
JPS6489538A (en
Inventor
ブドゥー アラン
ボナル マリー−フランスワーズ
ルイヨン−マルタン マルティーヌ
Original Assignee
ビュル エス．アー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビュル エス．アー． filed Critical ビュル エス．アー．
Publication of JPS6489538A publication Critical patent/JPS6489538A/ja
Publication of JPH079942B2 publication Critical patent/JPH079942B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/067—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts
    • H10W20/068—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts by using a laser, e.g. laser cutting or laser direct writing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
    • H10W20/492—Antifuses, i.e. interconnections changeable from non-conductive to conductive changeable by the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、レーザを用いて集積回路の基板にドーピング
された領域に導体を接続する方法と、その方法を実施し
て得られた集積回路に関するものである。
従来の技術 一般にチップと呼ばれる集積回路は、基本的に、電子要
素を構成するためにドーピングされた領域を内蔵し且つ
これらの電子要素の配線網を備えた半導体基板である。
上記配線網は、基板材料の成長によって形成された二酸
化シリコン（SiO2）の誘電体層を介して基板上に形成さ
れている。上記誘電体層は一般に、ドーピングされた領
域上の約数十ナノメートルの薄い層であり、上記領域の
間では厚くなっている（数百ナノメートル）。配線網
は、一般に、絶縁層によって分離された複数の導体層に
よって構成されおり、所定の点で絶縁層を貫通した接続
路によって接続されている。各導体層は、近接する導体
層の導体と直交する方向で互いに平行な多数の導体から
構成されている。下の層の導体は、この領域を被覆する
誘電体薄膜層に形成された孔を介して基板の対応する領
域に接続されている。
VLSI（Very Large Scale Integration）チップと呼ばれ
る高密度の集積回路の現在の製造・設計技術の傾向は、
このチップの回路の変更にレーザを大規模に適用するこ
とにある。特に、このチップ回路の変更は接続欠陥を訂
正するために行われる。このレーザによる接続プロセス
はプログラミング化されていて、欠陥の原因となる回路
を再構成したり、集積回路の機能ブロックのいわゆる冗
長化技術に従って欠陥のある回路へ置換回路を接続する
ために用いられる。一方、チップがプログラム可能なRO
M（Programmable Read-Only Memory）であるか、もしく
はそれを含む場合にも、回路の変更は当然行われる。メ
モリセルの導通状態は、各セルの所定の導体素子間に一
つまたは複数の接続が有るか無いかによって決定され
る。上記レーザの使用は、ROMをプログラミングするた
めに考え出された一つの解決策である。要するに、チッ
プの集積回路内の接続をプログラミング化されたレーザ
により行う技術は、広く応用でき、多くの利点を有して
いる。
集積回路内で互いに重なった２つの導体素子間、または
誘電体薄膜層を介して導体と基板上の一つの領域間をビ
ームレーザを使用して一点で電気的に接続する方向は既
に種々公知である。
互いに重なった２つの導体をレーザによりプログラム可
能に接続する公知の方法は、特に、雑誌「ジャーナル
オブ アプライド フィジックス（Journal of Applied
Physics）」第47巻、第５号（1976年５月）2120−2128
頁に掲載されたエヌ．エス．プラタキス（N.S.Plataki
s）の論文に記載されている。この論文に記載された方
法では、先ず上側の導体、次に誘電体層、最後に下側の
導体の一部分に孔を開けて、下側の導体の溶解した材料
を上側の導体の位置まで突出させて２つの導体間に接触
部が形成されるように、レーザビームのエネルギー、直
径、パルス数及び時間を決めて、所望の接続点にビーム
レーザを当てる。従って、２つの導体は、孔の壁に固化
した突出物によって接続されており、その孔はほぼ金属
化された穴の形をしている。しかし、この方法には多く
の欠点がある。
発明が解決しようとする課題 まず第一に、たとえ同一の条件下でもビームレーザの下
側に位置する下側の導体が溶解してできる材料の突出物
が制御できないので、各孔で導体の接続形状が異なって
しまう。従って、この方法では、同一条件で接続部を形
成しても、各接続部は異なる電気的接続特性を示す。こ
の反復性および信頼性の欠如はこの方法を実際に実施す
ることによって確認されている。
第２の欠点は、孔を形成する際に大きなエネルギーのビ
ームレーザを使用しなければならないため、２つの導体
素子とそれらを分離させている絶縁層とによって構成さ
れる構造に損害を与えることである。さらに、熱衝撃に
よって孔に近接した能動素子（ジャンクション、トラン
ジスタ等）に電気欠陥が生じる。また、熱衝撃によっ
て、導体素子構造の位置が変わってしまう。これは、下
側の導体素子がシリコン基板にドーピングされた領域で
ある場合には、特に好ましくない。たとえ下側の導体素
子が配線網の導体であったとしても、この下側導体素子
は、それを基板から分離している絶縁層に害を与えない
ような最小の厚さでなければならないので、実際には、
レーザにより孔の形態で接続する技術は、シリコン基板
上に形成された配線網の２つの導体を接続する場合にし
か適用することができない。上側の導体と基板にドーピ
ングされた領域とを望ましい状態で接続するには、基板
にドーピングされた領域を中間の導体に接続し、この中
間の導体に、上記ドーピングされた領域から十分に離れ
た孔によって上側の導体を接続しなければならない。
また、この接続方法は集積回路の製造後には実施するこ
とができないという欠点がある。実際、集積回路の製造
の終わりには、集積回路を電気的、物理的及び化学的に
保護するための厚いパッシベーション層で配線網全体が
被覆される。しかし、上記のレーザによる接続は、パッ
シベーション層を堆積させる前、すなわち、集積回路の
製造過程中にしか正確に行うことができないことが分か
っている。この欠点は、集積回路における接続をプログ
ラミングによって行う場合の柔軟性の欠如およびコスト
の増加として現れる。
さらに、上記のようなレーザによる孔の形態での点接続
は光学顕微鏡で簡単に観察することができため、集積回
路に形成された接続構成が全て観察者に分かってしま
う。従って、接続構成が秘密情報に関係している場合、
例えば、クレジットカード用集積回路のメモリの場合の
ように不可侵でなければならない場合には、この接続方
法は使用できない。
上下に互いに重なった２つの導体をレーザによりプログ
ラム可能に接続するための別の公知の方法は特に、「国
際電子デバイス学会の技術ダイジェスト1980（Technica
l Digest of the International Electron Devices Mee
ting）」132〜135頁に掲載されたジェー．アイ．ラッフ
ェル（J.I.Raffel）その他著の論文「再構成可能なVLSI
のためのレーザでプログラミングされた接続路（Laser
Programmed Vias for Restruturable VLSI）」に記載さ
れている。この方法では、接続点の位置の誘電体層中に
アモルファスシリコンを使用している。しかし、誘電体
層の特定の箇所にのみアモルファスシリコンを使用する
ということは、集積回路の製造方法を複雑にする。さら
に、この箇所以外ではレーザによりプログラミング化さ
れた接続が実施できないという欠点がある。
本発明は、エネルギーの小さいレーザを使用して、集積
回路の製造中でも後でも適用でき、実施した接続の跡が
光学顕微鏡でも全く見えないという利点のある単純で、
信頼性があり且つ効果的な、集積回路の基板にドーピン
グされた領域に導体素子をレーザによって接続する方法
を提供するものである。
課題を解決するための手段 本発明は、集積回路の基板のドーピングされた領域に、
誘電体薄膜層を介して導体をレーザによって電気接続す
る方法において、上記領域上に上記導体の端部を配置
し、上記導体の端部と上記領域上とにレーザビームを当
て、上記導体および上記基板の上記ドーピングされた領
域のレーザビームが照射された部分の構造を実質的に変
化させずに、上記誘電体層のレーザビームが照射された
部分にその電気抵抗を永久に小さくする欠陥を生じさせ
るように上記レーザビームの出力と、直径と、パルス数
と、時間を調節することを特徴としている。
上記方法を実施することによって得られる集積回路は、
誘電体薄膜層を介して導体の下に少なくとも１つのドー
ピングされた領域を有する基板を有する集積回路におい
て、上記導体の端部が上記領域にあることを特徴として
いる。この特徴によって、本発明の方法は、誘電体層中
の導体の端部の位置に電気抵抗の小さい接続部を確実に
形成するために適用することができる。
本発明の特徴および利点は、添付図面を参照した以下の
実施例の説明によってより明らかになろう。
実施例 図面を参照すると、集積回路10は、一般にシリコンの単
結晶半導体基板11で構成され、その上部表面11aにはド
ーピングされた領域12を有している。この図面は、集積
回路10のドーピングされた領域12の位置での部分断面図
であり、図を見易くするために、長さの縮尺、拡大率は
一定ではない。しかし、等業者はこれらを容易に訂正す
ることができるであろう。二酸化シリコン（SiO2）より
なる誘電体層13は、基板のシリコンの表面11a全体を酸
化することによって形成される。ドーピングされた領域
12の位置では、通常、誘電体層は極めて薄く、約数10ナ
ノメートルである。誘電体層13上には、基板11の領域12
を接続する配線網14が形成されている。従来法と同様
に、図示した配線網14は、絶縁層17によって分離された
下側の導体15と上側の導体16によって構成されている。
下側の導体15は金属、通常はアルミニウムか、導体とな
るように十分にドーピングされたポリシリコンとも呼ば
れる多結晶シリコンか、もしくは金属−シリコンの合金
にすることができる。上側の導体16は、通常、アルミニ
ウム等の金属である。図示した実施例では、集積回路10
の製造後に本発明を使用する。従って、この集積回路
は、配線網14を電気的、物理的および化学的に保護する
ために、この配線網を被覆するパッシベーション層18を
備えている。このパッシベーション層18は、通常、燐が
ドーピングされたガラスによって形成されている。
本発明による方法は、ビームレーザ20を使用して上記領
域12と導体15との間に接続19を形成するために、先ず、
領域12の上に導体15の端部を配置する。図示した実施例
では、この端部は、本発明で端部と考える領域12の所の
導体15の端部15aである。しかし、この端部は導体の縦
方向の端部でも良い。本発明方法では、次に、直径Ｄ、
出力Ｐ、パルス時間Ｔのレーザビーム20を使用する。こ
のレーザビーム20は、その衝突ゾーン21が導体15の端部
15a上の一つの領域21aと誘電体層13上の一つの領域21b
に分かれるように基板11の上側表面11aと直交する方向
に照射される。従って、この衝突ゾーン21は、領域12中
で導体15と誘電体層13に当たるようになる。さらに、ビ
ームレーザ20の出力Ｐ、直径Ｄ、パルスの数Ｎ及び期間
Ｔは、誘電体層の部分19にその電気抵抗を小さくする欠
陥を永久に生じさせるように、調節される。この接続部
分19は、レーザビーム20が当たる部分21とほぼ一致す
る。種々の条件下で実験を行って得られる上記の電気抵
抗値は、約100オームから数キロオームの範囲にあり、
特に、300オームから３キロオームの範囲にある。
一例として示す以下の典型的な実験は、二酸化シリコン
の誘電体薄膜層13の厚さが70ナノメートル、領域12の厚
さが400ナノメートル、ポリシリコンよりなる導体15の
厚さが500ナノメートル、この導体を被覆する絶縁層の
厚さが約１ミクロンである集積回路について行ったもの
である。直径Ｄが５ミクロンで、出力Ｐが0.76ワットの
レーザビーム20を一回のパルス（Ｎ＝１）の接続時間Ｔ
を１ミリ秒にして照射した。導体15と領域12との間で測
定した抵抗は約350オームであった。
接続19の抵抗値は、使用するビーム、ビームが通過する
素子の寸法およびその種類等のパラメータによって変化
する。導体15が金属の場合には問題がないが、導体15が
所定の型にドーピングされた多結晶シリコンで形成され
ている場合には、本発明による接続19は、領域12と導体
15が同じ型のドーパントでドーピングされていなければ
形成できないということが観察されている。従って、ポ
リシリコンよりなる導体15のドーパントの型を選択する
か、本発明による接続19を行うのに適した領域を基板上
で見つけるか、そのような領域を形成するか、もしくは
上記接続19を行うことができるようにする金属導体を導
体15に加える必要がある。
本発明の第１の利点は、従来技術では孔が形成できる程
度の大きなエネルギーが必要であったのに比較して、極
めて小さいエネルギーのレーザビームによって有効且つ
簡単に信頼度の高い接続を行うことができる点にある。
本発明の第２の利点は、本発明による接続部分19が実際
に光学顕微鏡で観察できないことにある。従って、レー
ザビームの小さいエネルギーは誘電体薄膜層13によって
使用されて、その周囲の導体材料によって目に見えない
小さい電気抵抗を得るには十分な決定的な欠陥が形成さ
れるものと考えられる。上記の接続部分19は、誘電体薄
膜層中にしか広がらず、実際に光学顕微鏡で見ても、本
発明によって接続された導体素子が変化していないとい
うことは確認されている。
本発明による第３の利点は、誘電体薄膜層を順次被覆す
る一連の導体要素および絶縁体要素15、16、17、18とは
無関係に接続を行うことができることにある。誘電体薄
膜層の所でのエネルギーは極めて小さくてもよいので、
誘電体薄膜層よりも前の上記各要素中でのエネルギー吸
収を考慮したとしても、レーザの出力エネルギーは小さ
くてよい。何れにせよ、上記各要素が吸収したエネルギ
ーでその性質やその構造を変化させるには、このエネル
ギーでは不十分である。
また、集積回路の各構成要素を、基板にドーピングされ
た領域と、誘電体薄膜層を介してこの領域の近傍で基板
上に形成された導体で構成することもできる。これは、
例えばゲートが基板上に広がった導体帯であり、このゲ
ートによって基板にドーピングされたソースとドレイン
の２つの領域が分離さているMOSトランジスタの場合で
ある。ゲートの導体は、金属でも強くドーピングされた
多結晶シリコンでも良い。このような導体にも本発明を
適用することができる。例えば、MOSトランジスタのゲ
ートを延長させることによって、本発明によるレーザに
よって、他の構成要素とは無関係に、ゲートを近傍の領
域に直接接続することができる。
以上の説明によって、レーザによる集積回路のプログラ
ミング接続法に本発明を適用することが極めて有利であ
り且つその適用範囲は極めて広いということは理解でき
たであろう。本発明のレーザによるプログラミングは、
特に、VLSIチップ中の集積回路の訂正またはROMメモリ
のプログラミングに極めて有用である。
【図面の簡単な説明】
添付図面は、本発明による半導体基板にドーピングされ
た領域に導体をレーザによって接続した集積回路の部分
断面図である。 （主な参照番号） 10……集積回路、11……基板、12……ドーピングされた
領域、13……誘電体層、14……配線網、15、16……導
体、17……絶縁層、18……パッシベーション層、19……
接続部、20……レーザビーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−182851（ＪＰ，Ａ) 特開 昭61−93643（ＪＰ，Ａ) 特開 昭57−97644（ＪＰ，Ａ)

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】集積回路（10）の基板（11）のドーピング
    された領域（12）に、誘電体薄膜層（13）を介して導体
    （15）をレーザによって電気接続する方法において、 上記領域上に上記導体の端部（15a）を配置し、上記導
    体の端部と上記領域上とにレーザビーム（20）を当て
    （21a、21b）、上記導体および上記基板の上記ドーピン
    グされた領域のレーザビームが照射された部分の構造を
    実質的に変化させずに、上記誘電体層のレーザビームが
    照射された部分にその電気抵抗を永久に小さくする欠陥
    を生じさせるように上記レーザビームの出力（Ｐ）と、
    直径（Ｄ）と、パルス数（Ｎ）と、時間（Ｔ）を調節す
    ることを特徴とする方法。
  2. 【請求項２】上記導体が金属であることを特徴とする請
    求項１に記載の方法。
  3. 【請求項３】上記導体が上記領域と同じ型にドーピング
    された半導体材料を含むことを特徴とする請求項１に記
    載の方法。
  4. 【請求項４】上記半導体材料が多結晶シリコンで構成さ
    れていることを特徴とする請求項３に記載の方法。
  5. 【請求項５】上記半導体材料が金属材料および多結晶シ
    リコンで構成されていることを特徴とする請求項３に記
    載の方法。
  6. 【請求項６】上記基板を少なくとも１個の別の導体層で
    被覆する工程をさらに含むことを特徴とする請求項１〜
    ５のいずれか１項に記載の方法。
  7. 【請求項７】上記基板を少なくとも１個の別の導体層で
    被覆する工程が、レーザによって上記導体を上記ドーピ
    ングされた領域に電気的に接続する上記工程よりも前に
    実施されることを特徴とする請求項６に記載の方法。
  8. 【請求項８】上記基板を少なくとも１個の絶縁体層で被
    覆する工程をさらに含むことを特徴とする請求項１〜５
    のいずれか１項に記載の方法。
  9. 【請求項９】上記基板を少なくとも１個の絶縁体層で被
    覆する工程が、レーザによって上記導体を上記ドーピン
    グされた領域に電気的に接続する上記工程よりも前に実
    施されることを特徴とする請求項８に記載の方法。
  10. 【請求項１０】上記導体を少なくとも１個の絶縁体層で
    被覆し、続けて別の導体層を上記絶縁体層上に堆積する
    工程をさらに含むことを特徴とする請求項１〜５のいず
    れか１項に記載の方法。
  11. 【請求項１１】上記導体を少なくとも１個の絶縁体層で
    被覆し、続けて別の導体層を上記絶縁体層上に堆積する
    工程が、レーザによって上記導体を上記ドーピングされ
    た領域に電気的に接続する上記工程よりも前に実施され
    ることを特徴とする請求項10に記載の方法。
  12. 【請求項１２】誘電体薄膜層（13）を介して導体（15）
    の下に少なくとも１つのドーピングされた領域（12）を
    有する基板を有する請求項１から11のいずれか１項に記
    載の方法を実施することによって得られる集積回路（1
    0）において、 上記導体の端部（15a）が上記領域にあることを特徴と
    する集積回路。
JP63164798A 1987-07-02 1988-07-01 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 Expired - Lifetime JPH079942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8709383 1987-07-02
FR8709383A FR2617638B1 (fr) 1987-07-02 1987-07-02 Procede de connexion par laser d'un conducteur a une region dopee du substrat d'un circuit integre, et circuit integre mettant en oeuvre le procede

Publications (2)

Publication Number Publication Date
JPS6489538A JPS6489538A (en) 1989-04-04
JPH079942B2 true JPH079942B2 (ja) 1995-02-01

Family

ID=9352795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63164798A Expired - Lifetime JPH079942B2 (ja) 1987-07-02 1988-07-01 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路

Country Status (5)

Country Link
EP (1) EP0297963B1 (ja)
JP (1) JPH079942B2 (ja)
DE (1) DE3866444D1 (ja)
ES (1) ES2027398T3 (ja)
FR (1) FR2617638B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281553A (en) * 1987-07-02 1994-01-25 Bull, S.A. Method for controlling the state of conduction of an MOS transistor of an integrated circuit
US5498850A (en) * 1992-09-11 1996-03-12 Philip Morris Incorporated Semiconductor electrical heater and method for making same
US5316803A (en) * 1992-12-10 1994-05-31 International Business Machines Corporation Method for forming electrical interconnections in laminated vias

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797644A (en) * 1980-12-09 1982-06-17 Ricoh Co Ltd Wiring connection method of semiconductor device
JPS58182851A (ja) * 1982-04-21 1983-10-25 Mitsubishi Electric Corp 冗長回路接続用半導体装置
JPH0760853B2 (ja) * 1984-07-18 1995-06-28 テキサス インスツルメンツ インコ−ポレイテツド レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法

Also Published As

Publication number Publication date
ES2027398T3 (es) 1992-06-01
DE3866444D1 (de) 1992-01-09
FR2617638B1 (fr) 1989-10-27
FR2617638A1 (fr) 1989-01-06
EP0297963B1 (fr) 1991-11-27
EP0297963A1 (fr) 1989-01-04
JPS6489538A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
EP1479106B1 (en) Fuse structure programming by electromigration of silicide enhanced by creating temperature gradient
US7242072B2 (en) Electrically programmable fuse for silicon-on-insulator (SOI) technology
US4751197A (en) Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US8299570B2 (en) Efuse containing sige stack
US4628590A (en) Method of manufacture of a semiconductor device
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
US5110754A (en) Method of making a DRAM capacitor for use as an programmable antifuse for redundancy repair/options on a DRAM
JP2721529B2 (ja) 電気的にプログラム可能な低インピーダンス非ヒューズ素子
US4912066A (en) Make-link programming of semiconductor devices using laser-enhanced thermal breakdown of insulator
KR0162073B1 (ko) 프로그램 가능한 저 임피던스 상호 접속 회로 소자
US5070384A (en) Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US7960809B2 (en) eFuse with partial SiGe layer and design structure therefor
US6335228B1 (en) Method for making an anti-fuse
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
US5827759A (en) Method of manufacturing a fuse structure
KR900002084B1 (ko) 반도체장치
US20040056325A1 (en) Optically and electrically programmable silicided polysilicon fuse device
US6815264B2 (en) Antifuses
US5231050A (en) Method of laser connection of a conductor to a doped region of the substrate of an integrated circuit
JPH079942B2 (ja) 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路
US5281553A (en) Method for controlling the state of conduction of an MOS transistor of an integrated circuit
US5528072A (en) Integrated circuit having a laser connection of a conductor to a doped region of the integrated circuit
JPS6193643A (ja) レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法
JPH0821635B2 (ja) Ｍｏｓトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路