JPH0799513B2 - デ−タバスにおけるデ−タ調停及び衝突検知方法 - Google Patents

デ−タバスにおけるデ−タ調停及び衝突検知方法

Info

Publication number
JPH0799513B2
JPH0799513B2 JP62041236A JP4123687A JPH0799513B2 JP H0799513 B2 JPH0799513 B2 JP H0799513B2 JP 62041236 A JP62041236 A JP 62041236A JP 4123687 A JP4123687 A JP 4123687A JP H0799513 B2 JPH0799513 B2 JP H0799513B2
Authority
JP
Japan
Prior art keywords
bus
data bus
detector
message
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62041236A
Other languages
English (en)
Other versions
JPH01125652A (ja
Inventor
オー アール ミースターフエルド フレデリツク
イー フアスナット ロナルド
エム マッキヤンブリッジ ジヨン
Original Assignee
クライスラ− コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クライスラ− コ−ポレ−シヨン filed Critical クライスラ− コ−ポレ−シヨン
Publication of JPH01125652A publication Critical patent/JPH01125652A/ja
Publication of JPH0799513B2 publication Critical patent/JPH0799513B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
    • F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
    • F02D41/266—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor the computer being backed-up or assisted by another circuit, e.g. analogue
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明の目的はマイクロプロセツサ及び／又はマイクロ
コンピユータ間にパラメトリックデータ（通信システム
に用いられる変数についてのデータ）の通信を提供する
ためのデータ通信ネツトワークを提供することである。
記載した特定態様は自動車環境で生じたものであるが、
例えばバスは様々の自動車以外の用途でも利用出来る。
開発されたインターフエイス集積回路はさまざまの種類
の高度通信プロトコル例えばマスタースレーブ又はトー
ケン通信の維持に耐えられ、衝突検知ネツトワークで特
に有用である。
＜従来の技術＞ さまざまのスタンドアローン装置中のマイクロプロセツ
サ及びマイクロコンピユータに包含される個々の情報装
置をリンク（結合）する要求はよく知られている。
マイクロプロセツサ及びマイクロコンピユータの個々の
情報装置をリンク（結合）する解決策にはローカルエリ
アネツトワーク（LAN）が含まれる。LANはそれぞれがシ
リアルなデータチヤンネルの制御を行いかつ別の装置に
データを伝送できる数個のマイクロプロセツサ又はマイ
クロコンピユータをリンクする。LANの問題のあるもの
は複雑なプロトコル、コントローラ及びソフトウエア、
及び大きなシステム程より複雑性を要することである。
比較的小さな領域内で数個のマイクロプロセツサ又はマ
イクロコンピユータをリンクするより小さな用途では、
典型的なLANによつて与えられるよりも少ない数のマイ
クロプロセツサ又はマイクロコンピユータ制御装置によ
り十分処理可能である。
上述のレベルの性能を取扱う設計のデイジタルデータバ
スは当業者に知られている。かかるデイジタルデータバ
ス系は米国特許第4,429,384号の“Communication Syste
m Having An Information Bus And Circuits Therefor"
に記載されている。
本発明は肯定（アクノレッジ）ビットを使用せず、送信
（伝送）ステーションと受信ステーションの間に従来の
ようなタイトなリンクを必要としない。そして本発明の
シリアルテータバスにおいてはアクセス時間帯（ウイン
ドウ）が固定されている点及び調停がバイド毎に決定さ
れる点で上記従来技術と異なる。
調停の勝利者はバスの駆動ステートを持つものであり従
って待ち時間がない。すなわち優先順位（権）はメッセ
ージを送受信するステーションにではなくメッセージ自
体に与えられ、優先順位の関数としての可変時間帯の間
を待つ必要は無い。換言すれば本発明においてバスへの
アクセスは調停工程において既になされている。調停が
なされるまでメッセージはバス上にあり、メッセージは
バスがクリアされるまで待つ必要がない。アクセス時間
を早く設定できる程さらに低い優先順位のメッセージも
バスに入ることができるようになるから上記はバンド幅
をより有効にしそして不要なアイドル時間を回避する。
また本発明はバッファを必要としない設計とバイト間ス
ペーシングによりインターフェース装置を簡略できる。
多くのユーザマイクロプロセッサは受信バッファを持つ
が通常は送信バッファを持たず、従って本発明ではメッ
セージは直接バス上に送信されうる。バイト間スペーシ
ングはバッファの毎く作用してマイクロプロセッサに送
信準備をさせうる。本発明は本質的にはマイクロプロセ
ッサ中のレジスター又はRAMを送信バッファとして使用
し、バスはバス勝利者のワード送信完了までホールドさ
れる（従来においてメッセージは優先順位を付されたバ
ッファ中に全て保持されて同時送信の間全て待たされ
た）。本発明は各バイト毎に同期するのであって総体と
してのメッセージには同期しない。これにより過密スケ
ジュールに関わらずバスを活動状態に維持する。
＜発明の構成＞ 本発明の通信バスはバスインターフエイスICを介して並
列に数個のユーザマイクロプロセツサがバスに接続され
ている２本のワイヤ差分信号系である。バスに接続され
たすべてのユーザマイクロプロセツサはネツトワークに
送られたすべてのメツセージを受信できる。送信したい
メツセージを有するユーザマイクロプロセツサはバスの
使用者を調停する簡単な一群の規則に従う。
すべてのユーザマイクロプロセツサは相互に独立して操
作される。ユーザマイクロプロセツサは受信用だけ、送
信用だけ、又はメツセージの受信と送信の両用に設定で
きる。
本系（システム）は可撓性で容易に拡張できる。メッセ
ージ容量又はメッセージプロトコルによる影響以外には
バス又は他のプセッサの動作にほとんど全く影響を与え
ずにユーザプロッセッサの追加及び除去が可能である。
バスは所定のボー・レートで動作し、バスインターフェ
イスは外部的に供給されるクロック信号に依存する。ピ
ン選択性クロック分割付加装置が使用可能である。
バス上のすべてのメッセージは次のフォーマットを使用
する： メッセージIDバイト1;メッセージIDバイト2;………メッ
セージIDバイトN;データバイト1;データバイト２………
データバイトＮ。
メッセージIDバイトは送信されるメッセージの第１番め
のバイトであって、メッセージを同定するための独自の
値を持つ。少なくとも１つのメッセージIDバイトが必要
である。バス調停の間に複数のユーザマイクロプロセッ
サから同時にメッセージIDバイトの送信が起こると、独
自のメッセージIDバイトにより、下記する衝突検知器が
調停の間に自動的に１つのユーザを勝者として選び、そ
のときのバスユーザとする。
所定のメッセージは通常の所定のバス上の唯１つのユー
ザマイクロプロセッサによって送信される。
メッセージは通常はバス上の全ユーザマイクロプロセッ
サによって受信される。ユーザマイクロプロセッサはメ
ッセージのメッセージIDバイトを受け取ってその動作に
必要か否かを判断しうる。プロセッサは次のメッセージ
IDバイトを受信するか否かを決定し、これはその時点で
流れている不要なメッセージのデータバイトを受信する
必要がなく、その時間も必要でない。
所望によりデータバイド及び／又はメッセージ・パリテ
ィ・バイトを用いてよく、これらは送信されている所定
のメッセージに依存する。
メッセージ・パリティ・バイトとはメッセージでのデー
タバイト部分の間に送信され、メッセージのIDバイト及
び他のデータバイトの正確性をチェックするのに使用さ
れる。
バス上を送信されるメッセージ長に固有の制限はないけ
れども、自動車通信用にバスを分割利用するにはメッセ
ージIDバイト及び所望によりメッセージパリティ・バイ
トを含めて１から６バイトか、多くの場合２又は３バイ
トの長さである必要がある。
全てのビットは非同期フォーマット（始めがスタートビ
ット，次いで８データビット（最下位のビットが第
１）、及び最後のストップビット）の形で非同期非ゼロ
回復（NRZ）コーディングを用いてバス上を送信され
る。スタートビットは論理０であり、ストップビットは
論理１である。
バス26はプルアップ抵抗器58及びプルダウン抵抗器59に
より＋と−の電圧差の約半値にバイアスされている。図
３の外部バイアス回路を参照されたい。
衝突検知バスインターフェイスICはユーザマイクロプロ
セッサに対し種々のモード（動作態様）を支持可能であ
る。ここではシリアル通信インターフェイス（SCI）モ
ードが説明される。
SCIモードは普通のマイクロプロセッサに使用されるSCI
設備（すなわち二線、完全二重、非同期、バイト／キャ
ラクタ指向、中速度）にバスを介在接続させるよう設計
されている。
一般的にはメッセージ送信の間は、バイトがバスへ送信
されながら同時にその反射バイトが受信されている。
本発明の目的は最新式シリアルデータバスの２点間（ポ
イント・ツー・ポイント）メッセージ・フォーマットを
放送メッセージ・フォーマットに変換することにより前
記フォーマットを簡略化することにある。簡略化の真髄
はメッセージ発信者同定用ワード及びメッセージの宛先
同定用ワードを排除することにある。２点間フォーマッ
トの替わりにはメッセージIDバイトを、送信中のデータ
及び通信中の情報の同定に使用する。場合によってはメ
ッセージはメッセージIDのみからなってもよいであろ
う。別の場合にメッセージIDは、メッセージIDに続くデ
ータを同定するであろう。所望であれば２点間フォーマ
ットをさらに付随させることも可能である。
シリアルなデータインターフエイスICの一部としてSCI
ポートを提供するのが本発明の第二の目的である。
本発明の他の目的、特徴及び長所は添付図面及び特許請
求の範囲を参照して好ましい態様の以下の詳細な説明か
ら明らかとなろう。
＜好ましい態様の詳細な記載＞ 前述の米国特許第4,429,384号を参照としてここに包含
させる。またAnthony J.Bozzini and Alex Goldberger
によるSAE Techinical Paper No.830536“Serial Bus S
tructures For Automotive Applications"（February 2
8,1983）も参考として包含する。最後に1986年２月26日
の1986 Society of Automobile Engineers Conference
で発表されたFrederick O.R.MiesterfeldのSAE Technic
al Paper“Chrysler Collision Detection（C2D）A Rev
olutionary Vehicle Network"（SAE Technical Paper N
o.860389）を参考としてここに包含させる。
さて図１を説明するとシリアルバスネツトワーク20が示
されている。多数のユーザマイクロプロセツサ22はシリ
アルバスインターフエイスIC24を介してバスに接続でき
る。図２ではバスインターフエイスIC24が内部機能の若
干を示すために分割されている。IC24はバスドライバ28
及びバス受信器30を介してなおバス26に接続されてい
る。
バスドライバ28で規定される差動出力回路はバスインタ
ーフエイスIC24中でデータをバス26に伝送し且つ１ビツ
トよりも０ビツトに優先権を与えるために使用される。
バス26上の公称（ノミナル“nominal"）又はあき（アイ
ドル“idle"）信号は論理上の１ビツトである。バスが
アイドルであるか又はユーザマイクロプロセツサ22が論
理上の１ビツトを送つている場合には、論理上の１がバ
ス26上にあらわれてバス受信器30に与えられ且つ結局ユ
ーザマイクロプロセツサ22へのプレゼンテーシヨン用に
ライン53上に与えられる。少なくとも１個のバスインタ
ーフエイスIC24が論理上の０ビツトを送つた時のみ、論
理上の０ビツトがバス26上に現われる。
１個又はそれ以上のバスインターフエイスIC24がバス26
上に論理上の０ビツトを出力し且つ少なくとも１個のバ
スインターフエイスIC24が同時に論理上の０ビツトを出
力していると、次に論理上の０ビツトがバス26上に現わ
れる。１個のIC24が論理上の０ビツトを出力した時は、
論理上の１ビツトを同時に出力しているすべての他のモ
ジユールに勝つ。
多重のバスインターフエイスIC24がメツセージをバス26
上に同時に送ろうとしていると、調停に入り、これは少
なくとも1/4ビツト時間（１ビツト時間は入力クロツク
周波数÷128に等しい）アイドルライン51上の論理上の
低信号（バスのアイドル条件）が起つて後スタートす
る。
図２の内容は後に詳述する。
さて図３を説明すると、外部バイアス回路56が示されて
いる。電圧源Vccがプルダウン抵抗器59とプルアツプ抵
抗器58（これは回路のアースを完了する）によつてバス
26に接続されている。バス26はバス＋25側をプルアツプ
抵抗器58に接続し、バス−27側をプルダウン抵抗器59に
接続してある２本のワイヤのよつた対から成る。バス26
の（＋）及び（−）側に接続されてバスインターフエイ
スIC24に接続している２本のワイヤがある。インターフ
エイスIC24は次に図示どおりユーザマイクロプロセツサ
22に接続されている。
２個の成端（termination）抵抗器RTが２個のインター
フエイスIC間にネツトワークの物理的末端で接続されて
いる、他のインターフエイスIC24は主より線対から引か
れており成端抵抗器を必要としない。
通信理論はハードウエアに関するもので、通常２又は３
層のメツセージプロトコルが伝送中に担持されたメツセ
ージ情報に下りてくる。本発明では、通信は、ラジオ周
波数妨害を最小にするために、２本のワイヤを介して行
なわれる。
情報伝送に信号をつくり出すのに本発明で使用される原
理は電流でバスの１本のワイヤをプルアツプし且つ等し
い逆の電流でバスの他方のワイヤをプルダウンして正味
のAC効果をゼロにすることに関する。
バス26の末端でバス−27及びバス＋28に接続された成端
抵抗器RTがバス26の固有インピーダンスにマツチさせる
ために使用され、他の信号発生装置によつて発生する雑
音からのバス26への影響を最小にする。
この理論のデータバスへの影響は図３に示した回路から
及び図４に示したバスインターフエイスICのブロツク図
から見取れる。図３及び４で２個の数字がバス端でマツ
チしている場所を示しているバス＋25とバス−27に注目
されよ。図４に示したTRANSMIT,RECEIVE,CLOCK及びIDLE
ラインは図３に示す様にユーザマイクロプロセツサ22に
接続されている。従つてバス26からのライン25及びライ
ン27をバスインターフエイスIC24に接続した時に、バス
26の末端で抵抗器RT38と接続した時と実際上同一のポテ
ンシヤルを有していることは明らかであろう、この条件
は論理上の１と規定することができる。同時にライン25
及び27が図４に示した差動トランシーバ32からの等しい
逆の電流で分離又は駆動された時は、この条件を論理上
の０と規定できる。
図示したシステム（装置）は２本のワイヤ又はラインと
並列に接続した数個のロードを持つたデータバス26であ
ることに留意されたい。２個のロードであると仮定する
と、ワイヤ又はラインの両端に１個宛ある。２本のワイ
ヤ又はラインは撚つた対に起因する固有インピーダンス
のある撚つた対である。インピーダンスRTがバス26の各
端で包含されバス26の固有インピーダンスにマツチさせ
られる。RTは成端抵抗器で図３に38で示され、差動受信
器は図４に32で示されている。
図２を説明すると衝突検知器44を介してバスドライバ28
に接続されている調停検知器42に注目されたい。調停検
知器42がバス26上のスタートビツトの開始を検知する後
又は前の予め定められた時間内に、調停検知器42はユー
ザマイクロプロセツサ22からのスタートビツトの開始の
受信をチエツクする。バス受信器30の出力をモニターす
ることでバス26からのスタートビツトの検知を行なう。
調停検知器42がバス26からスタートビツトの検知後又は
前の1/4ビツト時間内に、ユーザマイクロプロセツサ22
からのスタートビツトの開始を検知しない時は、バス26
上の又はユーザマイクロプロセツサ22からの次のスター
トビツトの開始迄、ユーザマイクロプロセツサ22のバス
26のアクセスをブロツクする。
衝突検知器44は、調停検知器42を介してユーザマイクロ
プロセツサ22からバス26に送られたビツトと、バス26か
らバス受信器30によつて受信されたビツトとを比較す
る。衝突検知器はユーザマイクロプロセツサ22とバスと
の間の接続を、ユーザマイクロプロセツサ22のTRANSMIT
ライン上の信号ビツトをバス26に到達させるか又はビツ
トをバスに到達させぬかして、制御する。
衝突検知器44は、ユーザマイクロプロセツサ22がバス26
上に送信する電流ビツトとバス受信器30がバス26から受
信する電流ビツトの間の差が検知されるや否やデータが
バス26に到達するのをブロツクし始める。
一回設定されると、衝突検知器は、バスアイドル条件で
再設定される迄、データを送信したユーザマイクロプロ
セツサ22がバス26に到達するのをブロツクし続ける。
衝突検知器44は、それ44がすべてのビツトを、送信又は
受信されたバイトのビツト毎に、スタートビツトからス
トツプビツトまでを含めて比較し（ビツト対ビツト比
較）、ビツト間隔の中央又は中央又は近傍で比較しない
ことが、調停検知器42と異なつている。
調停検知器42は毎バイトのスタートビツトだけをとつ
て、そしてスタートビツトの開始後の所定時間期（1/4
ビツト時間）を比較する。
調停検知器42及び衝突検知器44はライン50を介して再設
定されユーザマイクロプロセツサ22が再び、バスアイド
ルが起つて後、バス26について調停できる様になる。
調停権を失なつたユーザマイクロプロセツサ22は一度調
停権を失なうと、通常追加のメツセージを送信しようと
しない。然しこれが行なわれると、バスドライバ28を介
してバス26に送信しようとされたメツセージバイトのす
べてが調停検知器42と衝突検知器44によつてバス26に到
達するのをブロツクされる。
ユーザマイクロプロセツサ22がバス26上にメツセージを
送信する時、ライン51上のアイドル信号の値を先ずチエ
ツクすべきである。ライン51上のアイドル信号が低い値
であるか又は高い論理上レベルから低い論理上レベルに
丁度行つた時は、ユーザマイクロプロセツサ22はライン
48上のTRANSMIT信号を介してバスインターフエイスIC24
に送信すべきメツセージの第１メツセージIDバイトを送
り始めることができる。
TRANSMIT接続48を介してバスインターフエイスIC24で受
信された信号は調停検知器42に送られる。調停検知器42
は、アイドル検知器54からのライン50上の再設定（リセ
ツト）信号を受信して後、ライン48上のTRANSMIT信号を
介してユーザマイクロプロセツサ22から受信した各バイ
トのスタートビツトの開始が、スタートビツトの開始が
バス26上に現われるのと同時かその前か1/4ビツト時間
以内の後に、調停検知器42にすでに到達しているかチエ
ツクする。調停検知器42はバス受信器30を介してバス26
上のデータを受信する。バス受信器30の出力はライン53
上の信号である。調停検知器42がライン50上のリセツト
信号を受信後、TRANSMIT信号ライン48にスタートビツト
の開始が、バス26上のスタートビツトの開始を調停検知
器が検知する前か、同時か1/4ビツト時間以内後に、現
われると、調停検知器42はライン40上のTRANSMIT信号か
ら受信している信号を変化させずにその出力49に渡し、
バス受信器30を介してストツプビツトが正確にバス26か
ら受信されるか又はライン50からリセツト信号を再び受
信する迄は、これを続行し、この時点でライン48上のTR
ANSMIT信号からの及び／又はバス受信器を介してのバス
26からの次のスタートビツトの開始のチエツクを再開す
る。調停検知器42がストツプビツトが正しく受信された
か又はリセツト信号50を受信したと判断した後、ライン
48上のTRANSMIT信号はスタートビツトの開始が、調停検
知器42がバス26上のスタートビツトの開始を検知してか
ら1/4ビツト時間以上後に、現われた場合、調停検知器4
2はその出力49を介して一定の高レベル論理信号を送り
始め、ストツプビツトが正確に受信されたか又はライン
50上次のリセツト信号を受信する迄は、高レベル論理信
号を送り続けてスタートビツトの開始をモニターしな
い。
調停検知器42の出力、信号49は衝突検知器44に送られ
る。
ライン50上のリセツト信号が受信されて後、衝突検知器
44は、各ビツト間隔の中央で、調停検知器42から受信し
た信号、信号49を、バス受信器30の出力信号、ライン53
上の信号と比較する。ライン50上のリセツト信号受信
後、調停検知器42からの信号、ライン49の信号の論理レ
ベルはバス受信器30からの信号出力、ライン53上の信号
の論理レベルと等しくなる、次に衝突検知器44は調停検
知器42から受信した信号、ライン49上の信号をバスドラ
イバ28に渡し続ける。ライン50上のリセツト信号を受信
後の第１の時間、ライン49上の信号の論理レベルが論理
レベル１でありライン53上の信号は論理レベル０であ
る、衝突検知器44はバスドライバ28に一定の高論理レベ
ル信号を出力し、28はバス26上への伝送をTRANSMITライ
ン48から受信したデータをブロツクし、別のライン50上
のリセツト信号を受信する迄はそうし続ける作用を有し
ている。
ライン50上のリセツト信号は、検知器54がアイドル条件
の開始を検知した時はアイドル制御検知器54によつて発
せられる。検知器54はライン53上のスタートビツトを検
知して８ビツト時間以上後のストツプビツト信号レベル
を検知して後10連続ビツト時間連続アイドル信号レベル
を検知して、アイドル条件の開始を検知する。ライン53
上のスタートビツト検知後８ビツト時間後、ストツプビ
ツト信号レベルが受信されない時はアイドル制御検知器
54はストツプビツトレベル信号が検知される迄、バスア
イドル信号の連続10ビツト長期間をカウントダウンし始
める前に待つ。この作用はフレーミングエラーとして分
類され、衝突検知器44は更にアイドル制御検知器54が10
連続バスアイドル信号を検知する迄、スタートビツトの
サンプリングをブロツクする。
10ビツトバスアイドル時期中に、非アイドルレベル信号
がアイドル制御検知器54で検知され、1/4ビツト時間以
下続くと、10ビツトアイドル時期が再スタートされる。
非アイドル信号レベルが1/4ビツト時より長く続くと、
信号はスタートビツトの開始に分類され、アイドル制御
検知器54はスタートビツト後８ビツト時間再びカウント
ダウンし始める。この作用は正常なデータ伝送に分類さ
れ、ライン50上のリセツト信号は発生させられぬ。
ライン50上のリセツト信号が発生するのと同時に、アイ
ドル制御検知器54は又、ライン51上のアイドル信号を高
論理レベルから低レベルに変える。アイドル制御検知器
54はライン51上のアイドル信号を高論理レベルは、バス
アイドル条件の検知によつて低論理レベルにリセツトし
て後、ライン53上の非アイドル信号レベルを検知した時
は常に、スイツチする、非アイドル信号が1/4ビツト時
間以下続く時は、ライン51上のアイドル信号は、非アイ
ドル信号がアイドルレベルにもどるや否や、低論理レベ
ルにもどる。非アイドル信号が1/4ビツト時間より長く
続くと、信号はスタートビツトの開始と解釈されて、ラ
イン51上のアイドル信号は、IDLE条件が検知され、ライ
ン51上のリセツト信号が再び発せられる迄は高論理レベ
ルにとどまる。
図４を説明すると、バスドライバ28とバス受信器30の組
合わせは差動トランシーバ（differential transceive
r）32と呼ばれる。バスドライバ28は電流源34と電流シ
ンク36から成る。電流源は34であり電流シンク36は図３
に示した外部バイアス回路に接続されている。電流源34
及び電流シンク36は成端抵抗器38でバイアスの末端で相
互接続され、これはバス26の固有インピーダンスになる
ものにマツチしている。これは図３に示されている。バ
ス26はプラスワイヤ25とマイナスワイヤ27から成る。抵
抗器38は、バス26の各末端でバスインターフエイス24の
両端をよぎり２本のワイヤ又はライン25及び27にかけて
接続されている。
TRANSMIT接点48で受信した信号は調停検知器42と衝突検
知器48を通りそして、ユーザマイクロプロセツサ22から
伝送された場合にはバスドライバ28上を通る。
衝突検知器44からのコード化信号はラインＢ上のインバ
ータに与えられる。
インバータ40に与えられたラインＢ上の論理上の０は実
質的にバスドライバ28をオンにする。インバータ40への
入力での論理上の０はラインＡ上のインバータからの高
出力を生ずる。この高出力が電流源34及び電流シンク36
を点弧する。この作用はバス＋25及びバス−27ラインを
等しく反対の電流で引離すようにする。これはバス受信
器30からの論理上の０出力を生じる。これはリラツクス
又はアイドル状態の論理上の１に卓越する。
ラインＡ上のインバータ40からの低出力が電流源34及び
電流シンク36シヤツトオフし、それでバス＋25及びバス
−27ラインが、他のバスインターフエイスIC24が同時に
バス26を論理上の０レベルに駆動していなければ、リラ
ツク又はアイドル状態にもどさせる。
ここに示す回路と方法はユーザマイクロプロセツサのSe
rial Communication Interface（SCI）を用いる。これ
がバスインターフエイスIC24の操作の基本である。
スタートビツト検知器200がワードフイリツプフロツプ2
03を介して有効なスタートビツトを検知した時は、ワー
ドカウンタ202に受信したデータワードのタイミングと
同期化させる。ワードカウンタ202は調停検知器42の1/4
ビツト時間プラス及び衝突検知器44の1/2ビツト時間プ
ラスの発生に用いられる。これはユーザマイクロプロセ
ツサ22及びクロツクデイバイダ201からのクロツク信号
を介して達成される。
ワードカウンタ202はストツプビツト時間でフレーミン
グエラー検知器204をトリガーする。ストツプビツトが
検知されないと、アイドルカウンタ206がストツプビツ
トレベル信号が検知される迄フレーミングエラー検知器
204によつて拡張される。
衝突検知器44は伝送入力及び受信出力をサンプルする。
衝突検知器44の機能はバス操作を中断する伝送をブロツ
クすることである。機能的には、バス26が空いている時
にだけ伝送をスタートさせることでこれが達成される。
２個以上の装置が殆んど同時に伝送を求めている時は、
衝突検知器44は最初に来た方の伝送を優先順で許す。こ
れらの装置が同期化して時間の調停窓内で、伝送しよう
としている時、即ち1/4ビツト衝突検知器44は最高の優
先メツセージIDバイトを有する一つだけに伝送の継続を
許す。
バス26に接続されたユーザマイクロプロセツサ22が伝送
を始めようとする時は、次の方法を利用する。
先ず、ユーザマイクロプロセツサ22はIDLEラインを見て
アイドルフイリツプフロツプ207を介して論理上のゼロ
に行きバス26があいていることを示している迄待つ。
次に、ユーザマイクロプロセツサ22は伝送すべきデータ
は付随する第１メツセージIDバイトの発信を試みる。
ユーザマイクロプロセツサ22が最初に送信を開始するか
又は最高の優先メツセージIDバイトを有している時は、
衝突検知器44は送信を許す。
ユーザマイクロプロセツサ22は受信メツセージIDバイト
を読みこれをユーザマイクロプロセツサが送信しようと
するメツセージIDバイトと比較することで送信を確認す
る。同一のメツセージIDバイトが伝えられると、メツセ
ージの残りを送信できる。さもない時は、ユーザマイク
ロプロセツサ22は受信したメツセージIDバイトとデータ
が自分自身用に必要であるものかを見るためにチエツク
する必要がある。
単独のデータストリングが伝送された時の外側の干渉又
は調停の要請によつてデータ衝突が起こり得る。データ
を伝送しているユーザマイクロプロセツサ22は伝送（送
信）データを受信データとこのタイプのデータ衝突のた
めに比較できる。次に適切な動作がユーザマイクロプロ
セツサ22によつてとられる必要がある。
より特には調停検知器42の操作は図4aのフローチヤート
と関連して説明される。衝突検知器44の操作は図4bに示
したフローチヤートに関してより完全に示される。
図4aを説明すると、ハードウエアリセツト信号が調停検
知器にブロツク300で送られ、調停検知器42をオンにす
る。調停検知器中でライン48上の入力とライン49上の出
力の開に接続ができる。これはブロツク302で行なわれ
る。
判定ブロツク304で、調停検知器42はデータバス26上に
スタートビツトがあるか否か決定する。なければ調停検
知器が待機する。スタートビツト信号がデータバス26上
にあると、調停検知器42はブロツク306でワードカウン
タ202をスタートさせる。
次に調停検知器はスタートビツトレベルがデータバス26
上であるか否かをきめる。そうでないと装置はブロツク
304にもどりデータバス26上のスタートビツト信号を再
チエツクする。スタートビツトレベルがデータバス26上
の時はスタートビツト検知器202がスタートビツト検知
器時間が既にアツプしたかみるためにポールされる。さ
もないと調停検知器はブロツク308にもどりバス26上の
スタートビツトレベルを再チエツクする。ブロツク310
でチエツクした様にスタートビツト検知器時間がアツプ
している時は、調停検知器はブロツク304、306、308及
び310中でスタートビツト検知器200によつて実行機能の
使用を完了させられる。
次に調停検知器42はブロツク312でその入力ライン48上
の信号がスタートビツトレベルであるかを見るためにチ
エツクする。さもない時は、調停検知器42の入力と出力
間の接続が切れて、調停検知器はその出力ライン49上の
信号をアイドルレベルに等しくセツトされる。これはブ
ロツク314で行なわれる。ブロツク312でチエツクした様
に、調停検知器42の入力上の信号レベルがスタートビツ
トレベルの時は、調停検知器はブロツク316に分岐し
て、ブロツク316と318中でフレーミングエラー検知器20
4とインターフエイスする。ブロツク316で調停検知器42
はストツプビツト時期が既にアツプしたかを見るために
チエツクする。さもない時は、調停検知器が待機する。
ストツプビツト時間がアツプしていると、調停検知器は
フレーミングエラー検知器204を用いてストツプビツト
レベルがデータバス26上であるかを見るのにチエツクさ
れる。これはブロツク318で実行される。ストツプビツ
トがバス26上の時は、調停検知器はブロツク304にもど
りその点から前方にスタートビツト信号を再チエツクす
ることによつて、それがバス26上にあるかを見るための
方法が始まる。
ストツプビツトレベルがブロツク318でチエツクした様
にバス26上の時は、調停検知器42はアイドルフリツプフ
ロツプ207により供給された情報をみる。調停検知器は
この場合はアイドルフリツプフロツプ207の場合である
アイドル検知器から受信したリセツト信号を受信したか
を見るためにチエツクする。リセツト信号が受信されぬ
場合、調停検知器は待機している。リセツト信号を受信
した時は、調停検知器はブロツク302にもどり再び調停
を開始する。
衝突検知器44を説明すると、図4bのフローチヤートの説
明が与えられる。ハードウエアリセツト信号が衝突検知
器44で受信されると、44はブロツク400からブロツク402
に進み44の入力と出力との間の接続を行なう。これに入
力ライン49を出力ラインＢに結ぶ。
次に、衝突検知器44はブロツク404でバス26上のスター
トビツトバスをチエツクする。スタートビツト信号がバ
ス26上にないと衝突検知器は待機する。スタートビツト
信号がバス26上にあると、衝突検知器はブロツク406か
らワードカウンタ202のスタートに移る。ワードカウン
タ202のスタートに続いて、衝突検知器はスタートビツ
トレベルがデータバス26上であるかを見るためにチエツ
クする。スタートビツトレベルがバス26上にない時は、
衝突検知器はブロツク404に帰りスタートビツト信号が
データバス26上にあるかを見るために再チエツクする。
スタートビツトレベルがデータバス26上にある時は、衝
突検知器はブロツク410に進みスタートビツト時間が既
にアツプしたかを見るためにはチエツクする。これはス
タートビツト検知器200の条件のチエツクである。スタ
ートビツト検出器時間がまたアツプしていないと、衝突
検知器44はブロツク408に帰りスタートビツトレベルが
データバス26上にあるかどうか見るために再チエツクす
る。スタートビツト検出器時間がアツプすると、衝突検
知器44はブロツク404、406、408及び410からのスタート
ビツト検知器200とのその相互作用を完了する。
衝突検知器44は次にブロツク412に進みワードカウンタ2
02とインターフエイスしミツトビツトタイマ、ワードカ
ウンタ202内にある、が既にアツプしたかを見るために
チエツクする。そうなつていないと44は待機している。
ミツトビツトタイマがアツプしていると、衝突検知器44
はブロツク414を通つて入力ライン49上の信号がバス26
上の信号に等しいかを見てチエツクするために下降す
る。入力ライン上の信号がバス26上の信号に等しい場合
は、衝突検知器44はブロツク416に分岐し、ブロツク416
及び418でフレーミングエラー検知器204とインターフエ
イスし始める。衝突検知器44はブロツク416中でストツ
プビツト時間が既にアツプしているかを見るのにチエツ
クする。そうでないと衝突検知器はブロツク412に帰
る。ストツプビツト時間がアツプしていると衝突検知器
44はブロツク418を通つて下り、ストツプビツトレベル
がバス26上にあるかを見るのにチエツクする。ストツプ
ビツトレベルがバス26上にあると、衝突検知器44はブロ
ツク404に帰り、スタートビツト信号がデータバス上に
あるかを見る。
ストツプビツトレベルが、ブロツク418でチエツクした
様に、バス26上にあると、衝突検知器44はブロツク420
を通つて下りリセツトがアイドル検知器又はアイドルフ
リツプフロツプ207から受信されているかを見るのにチ
エツクする。そうでない時は、衝突検知器は待機する。
リセツトが受信されていると、衝突検知器44はブロツク
402に帰る。
ブロツク414に帰つて、衝突検知器44への信号中にバス
信号に等しくないと、衝突検知器44はブロツク422を通
つて下り、衝突検知器の入力と出力間の接続を切りその
出力ラインＢ上の信号がアイドルレベルに等しいかを見
る。次に衝突検知器44はブロツク420を経て前述のよう
に降下する。
図５を説明すると、調停中のバスインターフエイス集積
回路操作の例が示されている。図は調停時のバスインタ
ーフエイスの詳細な操作を示す。この例は単一バイトメ
ツセージ、即ちメツセージIDバイトだけの、３台のユー
ザマイクロプロセツサ22からの調停を示す。２個の完全
調停サイクルが示してある。IDLEラインの操作も示して
ある。
図６を説明すると、一般的なメツセージ処理図が示され
ている。図６は対象のバス26にデータを送付又は受取る
ためにユーザマイクロプロセツサ22が行なう過程の一般
説明を示している。
簡単のために、これらのステツプ及び付属フローチヤー
トは、イベントが起つた時を検知するのにポーリング型
を使用する。実際の説明（解釈）は検知ロジツク及びサ
ービスルーチンに置換して解釈して用いることができ
る。この記載はすべての必要なポート及びIC初期化を別
にしたと仮定している。
ブロツク60で始まり、ルーチンはバスIDLEを用いて同期
化をチエツクする。プログラムは、バス26がアイドル条
件、即ちライン51上のIDLE信号が低くなる迄、待機す
る。プログラムは次にポイント62に下り送信又は受信を
始める。アイドル信号はブロツク64でもチエツクされ、
プログラムは第１バイト、即ちメツセージのメツセージ
IDバイトがブロツク66からバスから受信されるか、バス
上に送信すべきメツセージがブロツク68から入手される
迄どちらが先かでも待機する。バスからバイトが先に受
信されると、プログラムはブロツク70を通つて下りる。
バス上に送信すべきメツセージが入手できる方が先だ
と、プログラムはポイント72を通つて下りバス調停に勝
とうとする。
ポイント72でバス調停に勝とうとしている時に、メツセ
ージIDバイトである第１バイトをバス26上に送る。これ
はブロツク74で行なわれる。プログラムは次に調停がポ
イント78で勝つたか負けたかをチエツクするために移動
してゆく前にブロツク76中でバス26からバイトが受信さ
れる迄待つ。送信すべきメツセージを有するすべてのマ
イクロプロセツサは同時にバス上にその第１メツセージ
を送ろうとする。勝つたものだけがその第１バイトのす
べてのビツトを持つていることを続けてバス上に成功裡
に送り出す。
点78でどれが勝つたか負けたかを見るのに調停がチエツ
クされる。ブロツク80でバスから受信したバイトがバス
に送つたバイトと同一であれば、調停に勝つたのであ
り、メツセージの残りをポイント82で送ることができ
る。バスから受信したバイトがバスに送つたバイトと同
一でなければ、調停に負けたのであり、バスから受取つ
たバイトは勝者メツセージの第１バイトである。従つ
て、調停で負けると、プログラムは点ポイント70に分岐
する。
ルーチンは次にブロツク84に下り、あればメツセージの
残りをバスに送る。各バイトをバスに送る毎に、反射し
て得られたバイトがバス26から受信される。これはブロ
ツク86、88、90及び92を参照して示されている。ブロツ
ク86で、次のメツセージバイトが送られそして次にその
バス26からの受信がブロツク88でチエツクされる。受信
バイトは送信バイトと等しいかどうかを見るためにブロ
ツク90でチエツクされ、そして正しいと、プログラムが
ブロツク84に帰り再び更なるメツセージバイトをチエツ
クする。受信バイトが送信バイトと等しくないと、プロ
グラムはブロツク92を通つて下り衝突によるメツセージ
送信を終了する。
すべてのメツセージバイトを送つてしまうと、プログラ
ムはブロツク84からポイント94へと下り送付メツセージ
が完了したことを示す。送信メツセージは次にブロツク
96で入力待ち行列から消される。この点で、ルーチンは
ポイント60は帰りバスアイドル条件に同期化するか再同
期化する。
装置がメツセージ受信に設定されたポイントに帰ると、
プログラムはブロツク98で、そのメツセージがこの特定
のマイクロコンピユータ又はマイクロプロセツサに関係
のあるものかをチエツクして見る。メツセージが関係な
いものの時は、プログラムはポイント60でバスアイドル
条件と再同期化するために帰る。メツセージが関係のあ
るものの時は、プログラムはブロツク100に下り受信バ
イトをたくわえ、バスからメツセージの他のバイトを受
信するのを待つか又はバスがアイドルになる、低くなる
のを待つ、このステツプはブロツク102と104で行なわれ
る。
バスがアイドルになると、プログラムにポイント106を
下りて、受信メツセージが完了したことを示す。マイク
ロコンピユータ又はユーザマイクロプロセツサ22は次に
ブロツク108で受信メツセージを処理する及び／又は他
によつて更に処理できる様にすることができる。プログ
ラムは次にポイント60からバスIDLE条件と再び再同期化
するために下る。データコミユニケーシヨンネツトワー
ク（Data Communications Network）の要請に最も適合
するプロトコルはCorrier Sense Multi Access（CSMA）
である。これはMiesterfeldのSAE Paper No.860389に略
述されている。
コンテンシヨーン解決の確定的優先アクセス法が古典的
衝突検知に付随する非確定的ランダムバツク−オフ法の
代りに選ばれた。
メツセージフオーマツトを示す図７を説明する。
図７に示したアイドル時期はデータの各バイトの間で可
能であることに留意されたい。これはフアームウエア制
御の使用とホストマイクロプロセツサ又はマイクロコン
ピユータの非同期シリアルI/Oポートへの直接接続を可
能にする。
さてバスインターフエイスIC24の実際操作に重点を置い
て本発明をより詳細に説明する。
ゼロビツトは１ビツトよりも優先権を有する バスインターフエイスIC24に使用されている差動トラン
シーバ出力回路32が１ビツトよりも０ビツトに優先権を
与える。
バス上のノミナル（公称）又はアイドル信号は１ビツト
である。バス26がアイドル（あいている）か又はユーザ
マイクロプロセツサが１ビツトを送つた時は、１がバス
26上に現われる。バスインターフエイスIC24がゼロビツ
トを送つた時だけバス26上にゼロが現われる。
複数のバスインターフエイスIC24がバス26上にデータを
同時に送つた時は、バス調停で行なわれる様に、１個又
はそれ以上のバスインターフエイスIC24が１ビツトをバ
ス26上に出力しそして少なくとも１個のバスインターフ
エイスIC24がゼロビツトを出力し、次にゼロビツトがバ
ス26上に現われる。
ゼロビツトは常に１ビツトにバス26上で勝つ。
調停検知 調停検知器42は、スタートビツトがバス26上に現われる
前か1/4ビツト時間以内後にそのスタートビツトが到達
した時は、ユーザマイクロプロセツサ22からのバイトを
衝突検知器44に渡す。
セツトされると、調停検知器42は次のバスアイドル条件
後迄、ユーザマイクロプロセツサ22のバス26へのアクセ
スをブロツクする。
調停検知器42はメツセージ中の各バイトのスタートビツ
トの開始でそのチエツクを行なうが、然しこれはメツセ
ージの最初のバイトについてのみ実際は有効である。
衝突検知 衝突検知器44はユーザマイクロプロセツサ22からバス26
に送られているビツトとバス26からバスインターフエイ
スIC24によつて受信されているビツトを比較する。衝突
検知器44はユーザマイクロプロセツサ22とバス26との間
の接続をユーザマイクロプロセツサ22のビツトがバス26
に到達させられるか又はビツトがバス26に到達するのを
ブロツクするかで制御する。
衝突検知器44は、44が送信及び受信されたバイト、スタ
ートビツトからストツプビツトを含めた、のすべてのビ
ツトを比較し、そしてその比較はビツト間隔の中央で行
なうという点で調停検知器42と異なつている。調停検知
器42は各バイトのスタートビツトでのみ作用し、そして
その比較をスタートビツトの開始後1/4ビツト時間で行
なう。
バスアイドル条件を検知すると、衝突検知器44はユーザ
マイクロプロセツサ22からのデータがバス26に到達でき
る様にリセツトされる。
衝突検知器44はユーザマイクロプロセツサ22がバス26に
送ろうと試みている現在のビツトとインターフエイスIC
24がバス26から受信している現在のビツトの間の差を検
知するや否やバス26にデータが到達するのをブロツクし
始める。
一度セツトされると、衝突検知器44はバスアイドル条件
でリセツトされる迄、ユーザマイクロプロセツサ22から
送られたデータがバス26に到達するのをブロツクし続け
る。
衝突検知器はバスアイドルでのみリセツトされる。
調停に負けたユーザマイクロプロセツサ22は、調停に負
けた以上、通常は追加のメツセージバイトを送ろうと試
みない。もしそうしても、バスインターフエイスIC24に
送るメツセージバイトのすべては衝突検知器44によつて
バス26に到達するのをブロツクされる。
反射バイト ユーザマイクロプロセツサ22が送信用にバスインターフ
エイスIC24にバイトを送ると常に、それはいつも反射バ
スを受信することになる。
反射バイトはバス26上に実際見られるバイトであり、同
時にバス26上に送信されているデータのすべての有効合
計であり、差動トランシーバ32を作動させる方法即ちゼ
ロビツトが優先権を有し、そしてノイズ又は他の外部信
号がバス26上にある可能性がある。
調停、又はノイズ又は他の外部信号と衝突後、反射バイ
トは当初のメツセージバイトと僅かしか似ていない。こ
れが１ビツトよりも０ビツトに優先権を与えるバスドラ
イバ39の結果である。
ユーザマイクロプロセツサ22は常に待機して、バスイン
ターフエイスIC24から受信した反射バイトを送ろうと試
みた最後のバイトと比較して、それが調停に負けたか又
はそのデータがバス26上のノイズ又は他の妨害信号と衝
突したかを見る必要がある。両方の場合とも反射バイト
は送つた最後のバイトに等しくは無く、ユーザマイクロ
プロセツサ22はメツセージバイトを送る試みを中止しな
ければならぬ。調停に負けた後、ユーザマイクロプロセ
ツサ22は受信したメツセージIDバイトをチエツクして勝
者のメツセージを受信する必要があるかを判断しなけれ
ばならぬ。
企図された伝送 バス26上のすべての伝送は実際上企図された伝送であ
る。多数の因子が行なおうと試みた所定のユーザマイク
ロプロセツサ22の伝送を妨害するであろう、例えば
（１） 調停及び衝突検知器42及び44がユーザマイクロ
プロセツサ22からバス26へのデータの伝送をカツトオフ
したりブロツクするであろう、（２） ユーザマイクロ
プロセツサ22がバイトの伝送動作に入つて後、反射バイ
トを見てバス26で実際起つていることを見る必要があ
る；（３） 調停、ユーザマイクロプロセツサ22はメツ
セージIDバイトを送ろうと試みる。バス26の使用を勝ち
取ると、残つているメツセージバイトを送ろうとする。
一般にバス26上を送ろうとする試みは成功する、然しユ
ーザマイクロプロセツサは企図したメツセージバイト伝
送を行い、反射バイト／複数バイトと最後の伝送バイト
／複数バイトを比較企図が成功しない場合の対処をする
必要がある。
調停 調停又はバス調停は１台又はそれ以上のユーザマイクロ
プロセツサによるメツセージIDバイトのバス26上への企
図された伝送である。
調停の目的はメツセージ伝送のために、１つのユーザマ
イクロプロセツサ22にバス26の単独使用を可能とするこ
とである。
調停は２ビツト時間後バスアイドルが始まるかその後、
ユーザマイクロプロセツサ22がバス26がアイドルである
時は伝送すべきメツセージを有している時に始まる。
バスアイドルの開始（即ちIDLEが低くなる）と調停の開
始の間の２ビツト時間の遅れはメツセージ遅れのスター
ト（SOM Delay）と呼ばれている。自動的２ビツト時間
遅れはバスインターフエイスIC24中に形成される。SCI
サポートに使用するユーザマイクロプロセツサ22はその
SCIポートに約２ビツト時間の固有遅れの経験があろ
う。
調停検知器42及び衝突検知器44、バス26上での１ビツト
よりもゼロビツトの優先権及びバス26上のすべてのメツ
セージについて独特のメツセージIDバイトの使用によつ
て、唯１個のメツセージIDバイトが１台又は複数台のユ
ーザマイクロプロセツサ22が同時に調停にある時に、調
停で成功して伝送される。
あるユーザマイクロプロセツサ22が調停を求めバス26を
得ると、他のユーザマイクロプロセツサ22はそれぞれ調
停及び衝突検知器42及び44によるバスアイドル条件後
迄、伝送をブロツクされる。
複数台のユーザマイクロプロセツサ22が調停を求め、そ
してすべて相互に1/4ビツト時間内にスタートビツトの
伝送を開始した時は、ゼロビツトが１ビツトにまさる優
先権及び独特のメツセージIDバイトの使用が衝突検知器
44を起動し、その中で１つ以外の伝送中のバスインター
フエイスICにそのメツセージIDバイトの最初と最後のデ
ータビツトの間でバス26へのアクセスをブロツクさせ
る。
最初のスタートビツトがバス26上に現われてから後1/4
ビツト時間以後にそのメツセージIDバイトのスタートビ
ツトの伝送を始めたユーザマイクロプロセツサ22−バス
インターフエイスIC24の組合わせは、バスアイドル後、
調停検知器42によつてバス26へのアクセスをブロツクさ
れバスアイドルが調停検知器42と衝突検知器44でリセツ
トされる迄バス26へのアクセスをそのままにされるであ
ろう。
バス26上のすべてのユーザマイクロプロセツサ22は、メ
ツセージIDバイトを送ろうとしていると否とにかかわら
ず、成功したメツセージIDバイトを受信する。
調停の開始はすべてのユーザマイクロプロセツサ22及び
バスインターフエイスIC24中でバスアイドルの生起によ
つて、即ちIDLEが高から低になると同期化される。
メツセージIDバイトの最も速い伝送はバス上でバスアイ
ドルが起つて後２ビツト時間で始まる、即ちユーザマイ
クロプロセツサ22−バスインターフエイスIC24の組合わ
せはそれより早くメツセージIDバイトの伝送を開始でき
ない。
調停は調停検知器42と衝突検知器44のブロツキング作用
によつて、バス26上のすべてのバスインターフエイスIC
24の中で単１台のユーザマイクロプロセツサ22がバス26
にアクセスした時に終る。
メツセージIDバイトを送ろうとした各ユーザマイクロプ
ロセツサ22は受信した反射バイトと送ろうとしてたメツ
セージIDバイトを比較して自分が勝つたか負けたかをた
しかめる必要がある。
反射メツセージIDバイトが送ろうとしたメツセージIDバ
イトと等しくないユーザマイクロプロセツサ22は調停に
負けた。反射メツセージIDバイトが送ろうとしたIDバイ
ト等しいものは勝つたマイクロプロセツサ22用だけであ
り、独特のメツセージIDを使うかぎりこう言える。
調停に負けたユーザマイクロプロセツサ22はその企図が
敗れたと知り、メツセージの残りを送ることを中止す
る、そしてそのメツセージを再び送ろうとする前はバス
アイドルが再び起こるのを待つ。衝突検知器44は途も角
バスアイドルが起こる迄はバス26に何も送らせない。
負けたユーザマイクロプロセツサ22は調停に勝つた者の
メツセージの受信と処理を考える必要がある。
勝つたユーザマイクロプロセツサ22のメツセージが追加
の伝送バイトを有していれば、それを送り続ける必要が
ある。そしてストツプビツトの末端と次のスタートビツ
トの間に７ビツト時間の最大のインターバイトギヤツプ
を越えるべきでは無い。バス５が８ビツト時間アイドル
になると、すべてのバスインターフエイスIC24はそれを
バスアイドル条件と解釈して、調停検知器42と衝突検知
器44及び信号バスアイドルをリセツトし、そのユーザマ
イクロプロセツサ22をIDLEライン52を通してリセツトす
る。送ろうとするメツセージを有するユーザマイクロプ
ロセツサ22は順次に、前の勝者のユーザマイクロプロセ
ツサ22がまだそのメツセージデータバイトの一つを送ろ
うとしている間に、メツセージIDバイトを送り始める。
仮令古い勝者のユーザマイクロプロセツサ22がIDLEが低
くなるのを見てさえも。
勝者のユーザマイクロプロセツサ22がそのメツセージの
すべてのバイトを送つた時は、それはバスインターフエ
イスIC24にバイトを送るのを止めて、バスアイドルを再
び待つ。
バスアイドル バスアイドルはユーザマイクロプロセツサ22がバス26の
制御をしていないバス26の作動状態である。
バスアイドルはバス26上の最後のメツセージの伝送が終
つた時に始まる。
バスアイドルはメツセージIDバイトのスタートビツトが
バス26上に検知された時に終る。
バスアイドルは所定バス26上のすべてのバスインターフ
エイスIC24で検知され、そしてそれぞれのユーザマイク
ロプロセツサ22にIDLEライン51を通して示される。IDLE
はバスアイドルの開始で低くなり、バスアイドルの終了
で高くなる。
バスアイドルの開始はバス26上のすべてのバスインター
フエイスIC24中の調停検知器42及び衝突検知器44をリセ
ツトさせる。バスアイドルの開始は機能的にはすべての
ユーザマイクロプロセツサ22は（１） バス26上の最後
のメツセージが終り、（２） バス26上の次のバイトは
メツセージIDバイトと解釈されるべきであり、（３）
バス調停は２ビツト時間後に始まること、を示す。
詳しくはバスアイドルはバス26上にスタートビツトが検
知されて後、８ビツト間隔後有効なストツプビツトが検
知されて後、10ビツトの連続間隔が起つた後に始まる。
10ビツトの連続アイドル間隔は10ビツトの連続アイドル
（１）である。通常10ビツトアイドル間隔は伝送バイト
のストツプビツト（１）の後に始まり、バス26の現在の
所有者による追加バイトが送られなければ10ビツト時間
後に終る。ストツプビツト時はストツプビツトが検知さ
れない、即ち０が検知されると、バス26がアイドル
（１）になる迄10ビツトアイドル間隔はスタートしな
い。
10ビツト連続アイドル間隔をモニターしている間に、非
アイドル信号、即ちノイズ、が検知されると、10ビツト
アイドル間隔は再スタートする。事実、10ビツトアイド
ル間隔の待機中にスタートビツト信号が検知されると、
次に８データビツト待ち、スタートビツトと10ビツト連
続アイドル間隔が再スタートする。
偽アイドル転移 IDLEラインは、アイドル検知器がアイドルレベル（１）
から低レベル（０）への転移を検知すれば常に高くな
る。低レベルが1/4ビツト時間以上続くと、IDLEは通常
のアイドル基準が起こる後迄高いままである。然し、バ
ス26がアイドルから低に行きそこに1/4ビツト時間以下
とどまる信号を持つたとすると、IDLEラインは高くなり
次に再び低になり偽アイドル転移をおこす。
この偽アイドル転移を検知したユーザマイクロプロセツ
サ22はそうしようとする時にそれに従つた考慮を行なう
必要がある。一般に何もする必要がない。例えばSCI型
ポートに固有の２ビツト時間の遅れの完了を待つている
SCIユーザは反射バイトの受信の完了を待つことができ
る。
ユーザマイクロプロセツサはこれが起つた時にメツセー
ジが受信されたと仮定する必要はない。
本発明をその好ましい態様を用いて開示したが、本発明
の精神と範囲に該当する他の態様が存在し得るものであ
り、本発明の特許請求の範囲の適切な範囲又は正当な意
味を離れること無く、本発明は改変、修正、変形が可能
であることを理解されたい。
【図面の簡単な説明】
図１はシリアルバスネツトワークを示すブロツク図であ
る。 図２はバスインターフエイスICの内部機能の若干を示す
バスインターフエイスICの簡易化ブロツク図である。 図３は外部バイアス回路である。 図４はバスインターフエイスICの詳細ブロツク図であ
る。 図4aは調停作業のフローチヤートである。 図4bは衝突検知器の作業方法を示すフローチヤートであ
る。 図５は調停時の衝突検知バスインターフエイスIC操作の
例を示すタイミングダイヤグラムである。 図６は一般的なメツセージ処理フローチヤートである。 図７はメツセージフオーマツトの例示である。
フロントページの続き (72)発明者 ジヨン エム マッキヤンブリッジ アメリカ合衆国ミシガン州 48167 ノー スビル フアーブローク 509

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】データバスインターフェイス集積回路によ
    ってデータバスと連結している２以上のユーザマイクロ
    プセッサ間のデータバスを介してデイジタルメッセージ
    を伝送する通信システムにおいてデータバスが混んでい
    るときにユーザマイクロプセッサからデータバスへのデ
    ータの伝送をブロックする方法において、該方法が； 通信システムのマイクロプセッサをバスアイドル状態の
    発生に同期化し； データメッセージの送信又は受信に先駆けて該同期化が
    発生するのを待ち； データバスがアイドル状態になったらば、ユーザマイク
    ロプロセッサが送信すべきメッセージを持っているかど
    うか確認し（68）； 送信すべきメツセージがある場合、バス調停に勝つ試み
    として、そのメッセージを同定するメッセージIDバイト
    を該マイクロプロセッサの１つにおいて発生させて該メ
    ッセージIDバイトを該データバス上に送り； 該データバスからメッセージIDバイトが受信されたかど
    うかを確認し； 該データバスからメッセージIDバイトが受信されたらば
    該受信メッセージIDバイトが該伝送したIDバイトと等し
    いかどうかを比較することによって調停が勝つか敗けた
    かを確認し； 受信メッセージIDバイトが伝送メッセージIDバイトと等
    しい場合にはデータバスに送るべき更なるメッセージバ
    イトがあるかどうかを確認（84）して必要なら次のメッ
    セージバイトを送ってメッセージの残りを送り； 全てのメッセージバイトが送られたならば伝送されたメ
    ッセージをマイクロプセッサの入力待ち行列から削除し
    そしてマイクロプロセッサをバスアイドル状態に再び同
    期化させ（60）； 全てのメッセージバイトが送られていないならば、デー
    タバスから次のメッセージバイトを受信したかどうかを
    確認し（88）； 受信したバイトが伝送されたバイトに等しいかどうかを
    確認し（90）、受信したバイトが伝送されたバイトに等
    しい場合には送る必要のある更なるメッセージバイトが
    あるかどうかを確認し（84）、受信したバイトが伝送さ
    れたバイトに等しくない場合には衝突によりメッセージ
    伝送を終わらせて（92）バスアイドル状態に再び同期化
    させ（60）；又は データバスがアイドル状態になったらば、メッセージID
    バイトが受信すべきものかどうかを確認し（66）； そのメッセージがユーザマイクロプセッサに関係のある
    ものかどうかを確認し、関係なければマイクロプセッサ
    をバスアイドル状態に再び同期化させ、関係あれば受信
    したバイトをセーブし； 受信すべき次のバイトがあれば該受信したバイトがセー
    ブされたかどうかを確認し； データバスがアイドル状態にあるかどうかを確認し、デ
    ータバスがアイドル状態にある場合には受信したメッセ
    ージを処理してから、アイドル状態に再び同期化させ、
    データバスがアイドル状態にない場合には次のバイトの
    受信を待つことを特徴とするデータバスへのデータの伝
    送をブロックする方法。
  2. 【請求項２】バスインターフェイス集積回路によってデ
    ータバスと連結している２つ以上のユーザマイクロプセ
    ッサの間のデータバスを介してメッセージを伝送する通
    信システムにおいてインターフェイス集積回路を用いて
    データバスからのデータの調停をする方法であって、 ユーザマイクロプセッサがクロックポートと入出力ポー
    ト及びシリアル通信インターフェイス（SCI）ポートを
    持ち、インターフェイス回路が調停検知器と衝突検知器
    とワードカウンタとスタートビット検知器とフレーミン
    グエラー検知器とアイドル検知器及び中間ビットタイマ
    ーを持ち、 データが少なくとも１つのスタートビット及び少なくと
    も１つのストップビットを持ち、 ビット方式競合及び決定論的優先権によりアクセス法が
    （ａ）同時にメッセージを伝送しようとするユーザマイ
    クロプセッサ間の競合を解決して（ｂ）各データバイト
    を同期させ（ｃ）競合する場合に複数のメッセージのど
    れを最初に伝送するのかをメッセージのIDバイトの優先
    権より決定し、 どのユーザマイクロプセッサが最初に伝送をするのかを
    競合の生じた時のバスタイム損失なしに決定し、さらに
    該方法が、 スタートビット信号がデータバス上にあってすなわち該
    バス上にスタートビットがありうることを示すまでデー
    タバスを監視し； データバス上にスタートビット信号があったらばワード
    カウンタをスタートさせ； データバスを監視してスタートビットレベルがデータバ
    ス上に達してすなわちバス上にスタートビットがあるこ
    とを示しているかどうかを確認し、スタートビットレベ
    ルがデータバス上に達していない場合にはスタートビッ
    ト信号がデータバス上に現れるまで監視し； スタートビットレベルがデータバス上にある場合にはス
    タートビット検知器を監視してスタートビット検知器時
    間が終わったかどうかを確認し、スタートビット検知器
    時間が終わっていない場合にはデータバスを監視してス
    タートビットレベルがデータバス上に達しているかどう
    か確認し； 調停検知器への入力信号を監視してそれがスタートビッ
    トレベルにあるかどうかを確認し、調停検知器への入力
    ライン上の信号がスタートビットレベルにない場合に
    は、調停検知器の出力をアイドルレベルに等しくセット
    してバスがアイドル状態であることを示し； 調停検知器への入力ライン信号がスタートビットレベル
    にある場合にはストップビット時間が終わるまでフレー
    ミングエラー検知器を監視し； ストップビット時間が終わった場合にはデータバスを監
    視してストップビットレベルがデータバス上にあるかど
    うかを確認し、ストップビットレベルがデータバス上に
    ない場合にはスタートビット信号がデータバス上に現れ
    るまでデータバスを監視し； ストップビットレベルがデータバス上にない場合にはリ
    セット信号がアイドル検知器から受信されるまでアイド
    ル検知器を監視し、リセット信号がアイドル検知器から
    受信されていない場合には上記工程を繰り返すことを特
    徴とするデータバス上のデータの調停方法。
  3. 【請求項３】バスインターフェイス集積回路によってデ
    ータバスと連結している２つ以上のユーザマイクロプセ
    ッサの間のデータバスを介してメッセージを伝送する通
    信システムにおいてインターフェイス集積回路を用いて
    データバスからのデータの衝突を検知する方法であっ
    て、 ユーザマイクロプセッサがクロックポートと入出力ポー
    ト及びシリアル通信インターフェイス（SCI）ポートを
    持ち、インターフェイス回路が調停検知器と衝突検知器
    とワードカウンタとスタートビット検知器とフレーミン
    グエラー検知器とアイドル検知器及び中間ビットタイマ
    ーを持ち、 データが少なくとも１つのスタートビット及び少なくと
    も１つのストップビットを持ち、 ビット方式競合及び決定論的優先権によりアクセス法が
    （ａ）同時にメッセージを伝送しようとするユーザマイ
    クロプセッサ間の競合を解決して（ｂ）各データバイト
    を同期させ（ｃ）競合する場合に複数のメッセージのど
    れを最初に伝送するのかをメッセージのIDバイトの優先
    権より決定し、 どのユーザマイクロプセッサが最初に伝送をするのかを
    競合の生じた時のバスタイム損失なしに決定し、さらに
    該方法が、 スタートビット信号がデータバス上にあって該バス上に
    スタートビットがあることを示すまでデータバスを監視
    し； データバス上にスタートビット信号があったらばワード
    カウンタをスタートさせ； データバスを監視してスタートビットレベルがデータバ
    ス上にあってすなわちスタートビットがバス上にあるこ
    とを示しているかどうか確認し、スタートビットレベル
    がデータバス上にない場合にはスタートビット信号がデ
    ータバス上に現れるまで監視し； スタートビットレベルがデータバス上にある場合にはス
    タートビット検知器を監視してスタートビット検知器時
    間が終わったかどうか確認し、スタートビット検知器時
    間が終わっていない場合にはデータバスを監視してスタ
    ートビットレベルがデータバス上にあるかどうか確認
    し； スタートビット検知器時間が終わっている場合にはワー
    ドカウンタの中間ビットタイマが終わるまでそれを監視
    し； 中間ビットタイマが終わっている場合は衝突検知器への
    入力信号を監視してそれがバス上のデータに等しいかど
    うか確認し； 衝突検知器への入力信号がデータバス上のデータに等し
    い場合にはフレーミングエラー検知器を監視してストッ
    プビット時間が終わっているかどうか確認し、ストップ
    ビット時間がまだ終わっていない場合には中間ビットタ
    イマが終わるまで中間ビットタイマを監視し； ストップビット時間が終わっている場合にはデータバス
    を監視してストップビットレベルがデータバス上にある
    かどうかを確認し、ストップビットレベルがデータバス
    上にある場合はスタートビット信号がデータバス上に現
    れるまでデータバスを監視し； ストップビットレベルがデータバス上にない場合はリセ
    ット信号がアイドル検知器から受信されるまでアイドル
    検知器を監視し； リセット信号をアイドル検知器より受信したらば上記工
    程を繰り返し； 衝突検知器への入力信号がデータバス上のデータに等し
    くない場合には衝突検知器の出力信号をアイドルレベル
    に等しくセットし、その後リセット信号を受信するまで
    アイドル検知器を監視し、その後上記工程を繰り返すこ
    とを特徴とする衝突検知方法。
JP62041236A 1986-02-24 1987-02-24 デ−タバスにおけるデ−タ調停及び衝突検知方法 Expired - Lifetime JPH0799513B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US832909 1986-02-24
US06/832,909 US4719458A (en) 1986-02-24 1986-02-24 Method of data arbitration and collision detection in a data bus

Publications (2)

Publication Number Publication Date
JPH01125652A JPH01125652A (ja) 1989-05-18
JPH0799513B2 true JPH0799513B2 (ja) 1995-10-25

Family

ID=25262899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62041236A Expired - Lifetime JPH0799513B2 (ja) 1986-02-24 1987-02-24 デ−タバスにおけるデ−タ調停及び衝突検知方法

Country Status (2)

Country Link
US (1) US4719458A (ja)
JP (1) JPH0799513B2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0275464B1 (de) * 1986-12-11 1992-02-19 Siemens Nixdorf Informationssysteme Aktiengesellschaft Sende-Empfangs-Einrichtung für ein Busleitungssystem
JPH0771088B2 (ja) * 1987-04-06 1995-07-31 古河電気工業株式会社 多重伝送方式
US4768189A (en) * 1987-06-17 1988-08-30 Bell Communications Research, Inc. High capacity communication utilizing static, OR-type channels
US4901561A (en) * 1988-04-29 1990-02-20 Chrysler Motors Corporation Throttle position sensor data shared between controllers with dissimilar grounds
US4887512A (en) * 1988-04-29 1989-12-19 Chrysler Motors Corporation Vent reservoir in a fluid system of an automatic transmission system
US4939928A (en) * 1988-04-29 1990-07-10 Chrysler Corporation Method of determining the continuity of solenoids in an electronic automatic transmission system
US4955336A (en) * 1988-04-29 1990-09-11 Chrysler Corporation Circuit for determining the crank position of an ignition switch by sensing the voltage across the starter relay control and holding an electronic device in a reset condition in response thereto
FR2642246B1 (fr) * 1988-12-30 1991-04-05 Cit Alcatel Procede de deblocage d'un systeme multiprocesseurs multibus
US5043722A (en) * 1989-01-30 1991-08-27 Honeywell Inc. Detector for colliding signals in asynchronous communication
US5109493A (en) * 1989-06-30 1992-04-28 Poget Computer Corp. Structure and method for tying down an unused multi-user bus
US5081578A (en) * 1989-11-03 1992-01-14 Ncr Corporation Arbitration apparatus for a parallel bus
WO1992014210A1 (en) * 1991-02-07 1992-08-20 Datacard Corporation Network interface circuit apparatus and method
JPH0590914A (ja) * 1991-02-22 1993-04-09 Mitsubishi Electric Corp 電圧制御型発振器
US5278759A (en) * 1991-05-07 1994-01-11 Chrysler Corporation System and method for reprogramming vehicle computers
CA2080568A1 (en) * 1991-10-15 1993-04-16 Toshitaka Hara Multiplex transmission method and a synchronizing method in multiplex transmission
US5553310A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems
US5553248A (en) * 1992-10-02 1996-09-03 Compaq Computer Corporation System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal
US5535395A (en) * 1992-10-02 1996-07-09 Compaq Computer Corporation Prioritization of microprocessors in multiprocessor computer systems
US5579486A (en) * 1993-01-14 1996-11-26 Apple Computer, Inc. Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US5483656A (en) * 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
US5485458A (en) * 1993-03-05 1996-01-16 Apple Computer, Inc. Bus interconnect circuit including port control logic for a multiple node communication network
US5493657A (en) * 1993-06-21 1996-02-20 Apple Computer, Inc. High speed dominant mode bus for differential signals
US5541840A (en) 1993-06-25 1996-07-30 Chrysler Corporation Hand held automotive diagnostic service tool
US5459660A (en) * 1993-12-22 1995-10-17 Chrysler Corporation Circuit and method for interfacing with vehicle computer
US5450594A (en) * 1993-12-22 1995-09-12 Tut Systems, Inc. Enhanced collision detection for ethernet network
US5555498A (en) * 1994-03-18 1996-09-10 Chrysler Corporation Circuit and method for interfacing vehicle controller and diagnostic test instrument
US5805922A (en) * 1994-05-02 1998-09-08 Motorola, Inc. Queued serial peripheral interface having multiple queues for use in a data processing system
US5657326A (en) * 1994-12-20 1997-08-12 3Com Corporation Radio based collision detection for wireless communication system
US5754803A (en) * 1996-06-27 1998-05-19 Interdigital Technology Corporation Parallel packetized intermodule arbitrated high speed control and data bus
US5940383A (en) * 1996-01-29 1999-08-17 Qualcomm Incorporated Automatic data service selection
US5729547A (en) * 1996-02-07 1998-03-17 Dutec, Inc. Automatic driver/receiver control for half-duplex serial networks
US5995898A (en) 1996-12-06 1999-11-30 Micron Communication, Inc. RFID system in communication with vehicle on-board computer
US20080002735A1 (en) * 1997-04-01 2008-01-03 Paradox Security Systems Ltd. Device network
US6684031B1 (en) * 1998-06-18 2004-01-27 Lucent Technologies Inc. Ethernet fiber access communications system
JP3344559B2 (ja) 1998-06-19 2002-11-11 三菱電機株式会社 マージソート処理装置
US6532506B1 (en) * 1998-08-12 2003-03-11 Intel Corporation Communicating with devices over a bus and negotiating the transfer rate over the same
CA2280571A1 (en) * 1998-11-30 2000-05-30 Daimlerchrysler Corporation J1850 application specific integrated circuit (asic) and messaging technique
US6467006B1 (en) * 1999-07-09 2002-10-15 Pmc-Sierra, Inc. Topology-independent priority arbitration for stackable frame switches
US7333504B2 (en) * 2001-03-08 2008-02-19 Honeywell International Inc. Simultaneous serial transmission of messages with data field arbitration
US6823441B1 (en) 2001-04-20 2004-11-23 Daimlerchrysler Corporation Method of multiplexed address and data bus
US6907503B2 (en) * 2001-09-27 2005-06-14 Daimlerchrysler Corporation Dual port RAM communication protocol
US7688863B2 (en) * 2001-10-19 2010-03-30 Renesas Technology America, Inc. Methods and apparatus for sharing network bandwidth
WO2004008330A1 (en) * 2002-07-17 2004-01-22 Fiberbyte Pty Ltd Synchronized multichannel universal serial bus
US7965734B2 (en) * 2005-12-15 2011-06-21 Paradox Security Systems Ltd. Device network interface
CA2662057C (en) * 2006-09-01 2015-06-16 Vestas Wind Systems A/S System and method of controlling a wind turbine in a wind power plant
BRPI0715737A2 (pt) * 2006-09-01 2013-05-07 Vestas Wind Sys As sistema de pelo menos duas turbinas eàlicas distribuÍdas, turbina eàlica compreendendo pelo menos um ponto de interseÇço uso da prioridade, e acionador de dispositivo de um ponto de interseÇço de uma turbina eàlica em uma rede de comunicaÇço de dados
EP2127291B1 (en) * 2006-12-12 2019-10-16 Vestas Wind Systems A/S A multiprotocol wind turbine system and method
US9008317B2 (en) * 2007-04-10 2015-04-14 International Business Machines Corporation Key encryption and decryption
US8446977B2 (en) * 2007-09-12 2013-05-21 Valery Vasilievich Ovchinnikov Method for transmitting discrete electric signals
FR2996322A1 (fr) 2012-10-02 2014-04-04 St Microelectronics Rousset Procede de gestion du fonctionnement d'un circuit connecte sur un bus a deux fils, en particulier un bus i²c, et circuit correspondant
LT2866354T (lt) * 2013-10-25 2019-10-10 Vito Nv (Vlaamse Instelling Voor Technologisch Onderzoek Nv) Būdas ir sistema energijos bei duomenų impulsams perduoti per magistralę
US9571155B2 (en) * 2014-08-25 2017-02-14 Samsung Display Co., Ltd. Method of startup sequence for a panel interface
KR101840558B1 (ko) * 2016-08-17 2018-03-20 엘지전자 주식회사 전자 장치 및 전자 장치의 통신 방법
KR20220021446A (ko) * 2019-06-21 2022-02-22 루오 분산 통신 시스템 및 동 시스템 제어 방법
CN114900390B (zh) * 2022-03-28 2024-05-14 深圳市元征科技股份有限公司 数据传输方法、装置、电子设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL191374C (nl) * 1980-04-23 1995-06-16 Philips Nv Communicatiesysteem met een communicatiebus.
FR2507415A1 (fr) * 1981-06-05 1982-12-10 Ryckeboer Christian Procede et dispositif pour la communication serie asynchrone de type multipoints de plusieurs emetteurs-recepteurs logiques
US4569046A (en) * 1983-07-18 1986-02-04 Northern Telecom Limited Method of, and a terminal for, transmitting bytes to a bus

Also Published As

Publication number Publication date
JPH01125652A (ja) 1989-05-18
US4719458A (en) 1988-01-12

Similar Documents

Publication Publication Date Title
JPH0799513B2 (ja) デ−タバスにおけるデ−タ調停及び衝突検知方法
US4706082A (en) Serial data bus for intermodule data communications
JP3604727B2 (ja) マルチマスタシリアルバスシステム
EP0094180B1 (en) Dual-count, round-robin distributed arbitration technique for serial buses
US4739323A (en) Serial data bus for serial communication interface (SCI), serial peripheral interface (SPI) and buffered SPI modes of operation
US4472712A (en) Multipoint data communication system with local arbitration
US4649535A (en) Method and apparatus for maintaining a dynamic logical ring in a token passing LAN
US5140586A (en) Token associated data network communications protocol
EP0246666B1 (en) Serial data bus for different modes of operation (SCI, SPI and buffered SPI) and methods for a serial peripheral interface in a serial data bus
EP0237839B1 (en) Serial data bus for intermodule data communications and method of data arbitration and collision detection on a data bus
EP0877511A2 (en) System and method for improving CSMA/CD network performance during collisions
EP0081821A1 (en) System of local area contention networks
US6061737A (en) Two-pin distributed ethernet bus architecture
US5982781A (en) Process for information transmission in a bus system having several participants
US5742239A (en) Background arbitration monitoring to improve access on lightly consumed network
JP2828887B2 (ja) ディジタル通信システムおよびデータ送信方法
EP0187503A2 (en) Shared line communication system
JP3280852B2 (ja) ポーリング通信方法
JPS59168737A (ja) マルチ・ドロツプ伝送方式
JP2536978B2 (ja) デフ・ノ―ドのために好適な共有型ア―ビトレ―ション装置および方法
JPH0457139B2 (ja)
HU193764B (en) Method for preventing stations connected to local computer network from simultaneous transmitting and such local computer network
JPS62176236A (ja) 応答パケツト送信時の伝送エラ−防止方法
JPH0624373B2 (ja) 通信システム