JPH0799516B2 - 計算機制御装置の多重系制御方法 - Google Patents
計算機制御装置の多重系制御方法Info
- Publication number
- JPH0799516B2 JPH0799516B2 JP58139429A JP13942983A JPH0799516B2 JP H0799516 B2 JPH0799516 B2 JP H0799516B2 JP 58139429 A JP58139429 A JP 58139429A JP 13942983 A JP13942983 A JP 13942983A JP H0799516 B2 JPH0799516 B2 JP H0799516B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- control
- input
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機制御システムにおいて、その信頼性を高
めるため、計算機を多重化する際の多重系制御方法に関
する。
めるため、計算機を多重化する際の多重系制御方法に関
する。
一般に、制御システムの信頼性を高めるために多重化が
行なわれている。例えば、複数の計算機と同期させ、計
算機のアドレスバス、データバスを常時照合、多数決を
行なうことによつて、３重系の場合は１台の計算機が故
障しても、残りの２台の計算機が故障なく、バス上での
照合が一致していれば、そのまま計算制御を継続するこ
とができるものがある。
行なわれている。例えば、複数の計算機と同期させ、計
算機のアドレスバス、データバスを常時照合、多数決を
行なうことによつて、３重系の場合は１台の計算機が故
障しても、残りの２台の計算機が故障なく、バス上での
照合が一致していれば、そのまま計算制御を継続するこ
とができるものがある。
このような方法で多重系を構成した場合の問題は、まず
第１に、それぞれの計算機をどのように同期化するか、
第２に入力データをそれぞれの計算機で同期（一致）さ
せるか、第３に、比較，多数決回路をどのようにしてフ
エイルセイフ化（誤りが検出されないことがないように
する）するかであり、事例では特殊な入力同期、出力照
合回路を設けることによつて解決しているが、そのため
の回路の増大を避けることはできない。特に系の数を増
すに従つてその複雑さは増大する一方、第１の計算機の
同期化に関しては、計算機のクロツクを同期させること
により、行なつているが、そのため共通なクロツクを用
いていることにより、クロツクの故障が、システム故障
につながら問題をはらんでいる。
第１に、それぞれの計算機をどのように同期化するか、
第２に入力データをそれぞれの計算機で同期（一致）さ
せるか、第３に、比較，多数決回路をどのようにしてフ
エイルセイフ化（誤りが検出されないことがないように
する）するかであり、事例では特殊な入力同期、出力照
合回路を設けることによつて解決しているが、そのため
の回路の増大を避けることはできない。特に系の数を増
すに従つてその複雑さは増大する一方、第１の計算機の
同期化に関しては、計算機のクロツクを同期させること
により、行なつているが、そのため共通なクロツクを用
いていることにより、クロツクの故障が、システム故障
につながら問題をはらんでいる。
以上の問題の他に、このような詳細な動作に渡つての照
合多数決方式においては、一担１つの計算機が故障し、
それを保守しなければならない状況になつたとき、その
他の動作中の計算機に影響を与えることなく補修するこ
とは困難であり、また、補修の終つた後、復旧させる時
においても、一担システム全体を停止させ、初期化再起
動する必要がある。
合多数決方式においては、一担１つの計算機が故障し、
それを保守しなければならない状況になつたとき、その
他の動作中の計算機に影響を与えることなく補修するこ
とは困難であり、また、補修の終つた後、復旧させる時
においても、一担システム全体を停止させ、初期化再起
動する必要がある。
このような同期して、照合し故障を検出する方法、多数
決によつて正しいと思われるデータを選択する方法では
以上のような問題があり、一般には、照合せず（これを
非照合多重系と呼んでいる）計算機が内蔵している故
障、誤り検出回路等に頼る方式が用いられているが、こ
の場合、その故障検出能力に信頼性が依存するため、高
度な信頼度を必要とするシステムには使うことができな
い。
決によつて正しいと思われるデータを選択する方法では
以上のような問題があり、一般には、照合せず（これを
非照合多重系と呼んでいる）計算機が内蔵している故
障、誤り検出回路等に頼る方式が用いられているが、こ
の場合、その故障検出能力に信頼性が依存するため、高
度な信頼度を必要とするシステムには使うことができな
い。
以上のように、高信頼な計算機制御システムを実現する
ために、多重系を構成する上で、タイミングの同期、デ
ータ等の一致をとるための特殊な機構を設けることなく
実現する方法が望まれている。
ために、多重系を構成する上で、タイミングの同期、デ
ータ等の一致をとるための特殊な機構を設けることなく
実現する方法が望まれている。
本発明の目的は従来の多重系の問題点に鑑み、多重系計
算機のクロツク同期、入力データの一致バスの照合な
ど、特殊な機構を設けることなく、高信頼多重系システ
ムを構成し制御する方法を提供することにある。
算機のクロツク同期、入力データの一致バスの照合な
ど、特殊な機構を設けることなく、高信頼多重系システ
ムを構成し制御する方法を提供することにある。
多重系計算機で、各系を非同期で動作させた場合、同一
のプログラムで処理しても、その動作タイミングのずれ
による入力情報のずれのため計算結果は各系で異差が生
じる場合があるが、計算機が正常であれば、それぞれの
計算結果は正しく、どの系の結果を用いて制御してもシ
ステムは正しく動作する。したがつて、その結果が妥当
なものであるかどうか判定でき、妥当であると判断され
たならば、どの系の結果を用いて制御してもよいことに
なる。ここで解決すべき問題は、タイミングの異差によ
つて異なる結果をいかなる方法で正しいか否かを判定す
るか、それをいかなる手段で実現し、かつ正しい結果の
みが制御対象に加えられるようにするかである。
のプログラムで処理しても、その動作タイミングのずれ
による入力情報のずれのため計算結果は各系で異差が生
じる場合があるが、計算機が正常であれば、それぞれの
計算結果は正しく、どの系の結果を用いて制御してもシ
ステムは正しく動作する。したがつて、その結果が妥当
なものであるかどうか判定でき、妥当であると判断され
たならば、どの系の結果を用いて制御してもよいことに
なる。ここで解決すべき問題は、タイミングの異差によ
つて異なる結果をいかなる方法で正しいか否かを判定す
るか、それをいかなる手段で実現し、かつ正しい結果の
みが制御対象に加えられるようにするかである。
そこで本発明は、複数の計算機間をデータ伝送線で結合
し、それぞれの計算機で独立に入力したデータおよび、
そのデータに従つて計算した結合を他のすべての計算機
に伝送し、それぞれの計算機で、受信したデータを、そ
のデータを発信した計算機毎に異なる領域のメモリに格
納し、かつ、時系列的に過去のデータを保存し、その複
数の計算機からのデータを比較する際に、最も新しく到
来したデータとその一つ前に到来したデータのどちらか
が、他のそれと一致している場合を正しいとし、そうで
なければ誤つていると判断することによつて故障した系
を判別し、その系を切離すことに特徴がある。
し、それぞれの計算機で独立に入力したデータおよび、
そのデータに従つて計算した結合を他のすべての計算機
に伝送し、それぞれの計算機で、受信したデータを、そ
のデータを発信した計算機毎に異なる領域のメモリに格
納し、かつ、時系列的に過去のデータを保存し、その複
数の計算機からのデータを比較する際に、最も新しく到
来したデータとその一つ前に到来したデータのどちらか
が、他のそれと一致している場合を正しいとし、そうで
なければ誤つていると判断することによつて故障した系
を判別し、その系を切離すことに特徴がある。
より具体的には、各系独立に入力手段、通信手段、処理
手段、出力手段、並びに出力選択手段を備えた制御装置
からなる複数の系により対象を周期的に制御する多重系
計算機において以下のステップを有する計算機制御装置
の多重系制御方法である。
手段、出力手段、並びに出力選択手段を備えた制御装置
からなる複数の系により対象を周期的に制御する多重系
計算機において以下のステップを有する計算機制御装置
の多重系制御方法である。
（１）複数制御装置間を通信線で結合し、各々の系にお
いて、制御対象より所定のタイミングでデータを入力す
る第１のステップ、 （２）少なくとも入力したデータを含むデータを通信手
段を介して系の間で互いに交換する第２のステップ、 （３）交換した複数の系の入力データを上記タイミング
で比較照合し、比較照合した結果不一致が発生した場
合、１周期前のデータにさかのぼって比較照合を行い再
度一致しない場合に当該データを発した系を故障とみな
して切り離す第３のステップ、 （４）第３のステップで系に故障があるとみなされた場
合は、故障とみなされなかった系の入力データに、系に
故障があるとみなされなかった場合は、第１のステップ
で入力した入力データに基づいて所定の処理を行い、出
力データを得る第４のステップ、 （５）得られた出力データを通信手段によって、交換す
る第５のステップ、 （６）交換した各系の出力データを比較照合し、一致し
た出力データを制御出力する第６のステップ、 （７）該複数の制御出力を照合選択論理によって選択
し、制御対象に出力する第７のステップよりなることを
特徴とする。
いて、制御対象より所定のタイミングでデータを入力す
る第１のステップ、 （２）少なくとも入力したデータを含むデータを通信手
段を介して系の間で互いに交換する第２のステップ、 （３）交換した複数の系の入力データを上記タイミング
で比較照合し、比較照合した結果不一致が発生した場
合、１周期前のデータにさかのぼって比較照合を行い再
度一致しない場合に当該データを発した系を故障とみな
して切り離す第３のステップ、 （４）第３のステップで系に故障があるとみなされた場
合は、故障とみなされなかった系の入力データに、系に
故障があるとみなされなかった場合は、第１のステップ
で入力した入力データに基づいて所定の処理を行い、出
力データを得る第４のステップ、 （５）得られた出力データを通信手段によって、交換す
る第５のステップ、 （６）交換した各系の出力データを比較照合し、一致し
た出力データを制御出力する第６のステップ、 （７）該複数の制御出力を照合選択論理によって選択
し、制御対象に出力する第７のステップよりなることを
特徴とする。
以下、本発明の一実施例を第１図〜第６図によつて説明
する。
する。
第１図は、本発明を実施する３重系計算機制御システム
の構成を示すもので、1A,1B,1Cはそれぞれ単一の計算機
制御装置、2A,2B,2Cはそれぞれの計算機制御装置1A,1B,
1Cに付加された多重系出力制御装置、３は1A,1B,1Cによ
つて制御される制御対象、４は制御対象の状態を検出す
るための状態入力線、6A,6B,6Cはそれぞれの計算機制御
装置1A,1B,1C間を互いに結合し、データの授受を行なう
伝送線、７は制御対象３を制御するための制御出力線、
８は計算機制御装置に指示を与える指令装置、９は、８
からの指令を1A,1B,1Cに伝えるための指令線である。
の構成を示すもので、1A,1B,1Cはそれぞれ単一の計算機
制御装置、2A,2B,2Cはそれぞれの計算機制御装置1A,1B,
1Cに付加された多重系出力制御装置、３は1A,1B,1Cによ
つて制御される制御対象、４は制御対象の状態を検出す
るための状態入力線、6A,6B,6Cはそれぞれの計算機制御
装置1A,1B,1C間を互いに結合し、データの授受を行なう
伝送線、７は制御対象３を制御するための制御出力線、
８は計算機制御装置に指示を与える指令装置、９は、８
からの指令を1A,1B,1Cに伝えるための指令線である。
第２図は、第１図における、単１の計算機制御装置1Aの
詳細構成を示すもので、101は処理装置CPU、102はその
入出力バス、103はタイマ、104〜106はプロセス入力制
御装置PIU、107はプロセス出力装置POU、108は通信制御
装置CCUであり、他の計算機制御装置1B,1Cも1Aと同一の
構成をなすものである。
詳細構成を示すもので、101は処理装置CPU、102はその
入出力バス、103はタイマ、104〜106はプロセス入力制
御装置PIU、107はプロセス出力装置POU、108は通信制御
装置CCUであり、他の計算機制御装置1B,1Cも1Aと同一の
構成をなすものである。
第２図の単１計算機制御装置1Aにおいて、CPU101は、PI
U104,105により、指令およびプロセス状態を入力し、そ
の指令、プロセス状態にもとずいて必要な処理を行な
い、POU107によつて、プロセスに対する制御指令を出力
する。
U104,105により、指令およびプロセス状態を入力し、そ
の指令、プロセス状態にもとずいて必要な処理を行な
い、POU107によつて、プロセスに対する制御指令を出力
する。
このとき、タイマ103は、CPUにおいて、サンプリング制
御を行なうための基準時間を与えるもので、タイマ103
からのタイミングパルスはCPU101の割込として入り、そ
の割込によつて、CPUは周期的なサンプリング制御を可
能とするものである。また通信制御装置CCU108は他系の
計算機制御装置1B,1Cと相互にデータを交換し、制御出
力の同期と、異常系を判別するためのものである。
御を行なうための基準時間を与えるもので、タイマ103
からのタイミングパルスはCPU101の割込として入り、そ
の割込によつて、CPUは周期的なサンプリング制御を可
能とするものである。また通信制御装置CCU108は他系の
計算機制御装置1B,1Cと相互にデータを交換し、制御出
力の同期と、異常系を判別するためのものである。
第３図は、第２図に示した１系の計算機制御装置１（1
A,1B,1C）において行なわれる制御の流れの概略を示す
ものであり、プロセス入力装置PIU104〜106から入力さ
れたデータは、規定されたメモリの入出力データ領域に
記憶された後、CCU108を介して他の系に送信される。こ
の送信データの中には、入力データの他に、その系で処
理された結果も含まれている。一方、他の系から送信さ
れて来たデータはCCU108によつて受信され、その系に対
応したメモリの領域に記憶される。この入出力データお
よび他系から送られてきた受信データの中から、それぞ
れの計算機制御装置の処理結果を読み出し、それぞれを
照合し一致していればその値をそうでなければ予め定め
られた規則に従い、出力すべき結果を選択し、出力制御
装置POU107を介してプロセスに対する出力を出す。一
方、入出力データおよび他系から送られて来た受信デー
タの中から、プロセス入力データを読み出し、それぞれ
を照合し、一致していればその値を、一致していなけれ
ば、予め定められた規則に従つて選択し、そのデータに
従つて処理を行ない結果を算出した後、入出力データの
処理結果を更新する。
A,1B,1C）において行なわれる制御の流れの概略を示す
ものであり、プロセス入力装置PIU104〜106から入力さ
れたデータは、規定されたメモリの入出力データ領域に
記憶された後、CCU108を介して他の系に送信される。こ
の送信データの中には、入力データの他に、その系で処
理された結果も含まれている。一方、他の系から送信さ
れて来たデータはCCU108によつて受信され、その系に対
応したメモリの領域に記憶される。この入出力データお
よび他系から送られてきた受信データの中から、それぞ
れの計算機制御装置の処理結果を読み出し、それぞれを
照合し一致していればその値をそうでなければ予め定め
られた規則に従い、出力すべき結果を選択し、出力制御
装置POU107を介してプロセスに対する出力を出す。一
方、入出力データおよび他系から送られて来た受信デー
タの中から、プロセス入力データを読み出し、それぞれ
を照合し、一致していればその値を、一致していなけれ
ば、予め定められた規則に従つて選択し、そのデータに
従つて処理を行ない結果を算出した後、入出力データの
処理結果を更新する。
以上の処理の詳細を示したのが第４図である。第４図
は、入出力データを中心に、プロセスデータ入力後なら
びに処理後のデータおよび、入出力，処理，送受信の関
係を示したものである。
は、入出力データを中心に、プロセスデータ入力後なら
びに処理後のデータおよび、入出力，処理，送受信の関
係を示したものである。
まず新たに入力されたプロセスデータ（指令を含む）
は、出力フイードバツクデータとともに、入出力テーブ
ルのDin（ｔ）,Dof（ｔ）の領域に記憶更新される。
更新された入出力テーブルを他の系へ送信する。前の
処理で出された新処理結果Ｄ′out（ｔ−Δｔ）ならび
に他系から送られて来た他系の処理結果（同じフオーマ
ツト）を比較し、一致していればその値を出力するとと
もに、入出力データの出力結果をDout（ｔ）出力した結
果に更新する。一致していなければ、その内から多数決
によつて選択し、同様に出力し、Dout（ｔ）を更新す
る。入力データDin（ｔ）、および他系から送信され
て来た入力データを照合し、一致していれば、その値に
従つて処理し、その処理結果を入出力データの新処理結
果Ｄ′out（ｔ）に記憶更新するとともに、一周期前の
処理結果を旧処理結果Ｄ′out（ｔ−Δｔ）へ移し、入
力データと他系のデータが一致していなければ、その中
から多数決でもつて選択した結果で同様な処理を行な
う。以上の処理をタイマ103によつて規定される同期で
繰返すことによつて多重系制御を行なうものである。
は、出力フイードバツクデータとともに、入出力テーブ
ルのDin（ｔ）,Dof（ｔ）の領域に記憶更新される。
更新された入出力テーブルを他の系へ送信する。前の
処理で出された新処理結果Ｄ′out（ｔ−Δｔ）ならび
に他系から送られて来た他系の処理結果（同じフオーマ
ツト）を比較し、一致していればその値を出力するとと
もに、入出力データの出力結果をDout（ｔ）出力した結
果に更新する。一致していなければ、その内から多数決
によつて選択し、同様に出力し、Dout（ｔ）を更新す
る。入力データDin（ｔ）、および他系から送信され
て来た入力データを照合し、一致していれば、その値に
従つて処理し、その処理結果を入出力データの新処理結
果Ｄ′out（ｔ）に記憶更新するとともに、一周期前の
処理結果を旧処理結果Ｄ′out（ｔ−Δｔ）へ移し、入
力データと他系のデータが一致していなければ、その中
から多数決でもつて選択した結果で同様な処理を行な
う。以上の処理をタイマ103によつて規定される同期で
繰返すことによつて多重系制御を行なうものである。
第５図は、以上の処理を簡単のため、２重系でシーケン
スチヤートで表わしたもので、２重系1A,1Bが正常でか
つ完全に同期している場合を示すものである。ここで各
系の入力送信はタイマ割込によつて処理が起動され、入
力送信のワクの上に記入されたプロセス状態を取り込む
ものとし、（ ， ）の中の２つの数値は（Din（ｔ）,
Din（ｔ−Δｔ）を表わすものとし、処理結果の“ ”
の中はその結果の値を示すものとする。なお、ここでは
簡単のため、入力を1,0で、出力を1,0で表わし、入力が
１のとき出力を“1",0のとき“0"とするものと考える。
この場合、t1で入つた入力１は、t2で出力され、1A,1B
とも“1"であるので、内系の出力は“1"となる。
スチヤートで表わしたもので、２重系1A,1Bが正常でか
つ完全に同期している場合を示すものである。ここで各
系の入力送信はタイマ割込によつて処理が起動され、入
力送信のワクの上に記入されたプロセス状態を取り込む
ものとし、（ ， ）の中の２つの数値は（Din（ｔ）,
Din（ｔ−Δｔ）を表わすものとし、処理結果の“ ”
の中はその結果の値を示すものとする。なお、ここでは
簡単のため、入力を1,0で、出力を1,0で表わし、入力が
１のとき出力を“1",0のとき“0"とするものと考える。
この場合、t1で入つた入力１は、t2で出力され、1A,1B
とも“1"であるので、内系の出力は“1"となる。
一方、1Aと1Bが同期していなかつた場合、当然入力デー
タ出力データに食い違いが生じ、タイミングも異なつた
ものとなる。
タ出力データに食い違いが生じ、タイミングも異なつた
ものとなる。
第６図は、1A,1Bが同期せず、タイミングが異なる場合
を示したものである。第６図において、まず、t1Aのタ
イミングにプロセスの入力が０から１に変化した場合を
考えると、そのタイミングでは、1B側では観測されず、
入力は０の状態と認識している。しかしながら、その入
力されたデータは、1B側に送信され、t1Bのタイミング
で1B側に認識され、かつ、その時すでに、1B側ではプロ
セスの入力が０から１に変化していることを認識してい
る。しかしながら、t1Aのタイミングでは、処理を行な
う上で、1A側の入力の認識は１であり、1B側から送られ
て来た入力は０のままであるので、その間に食い違いが
生じ、処理は、３重系の場合はその中から多数決で、２
重系の場合は一致している過去の入力データに基づいて
処理を行なうかあるいは、その内の安全側を選択して処
理を行なう。第６図は、過去の入力データで一致してい
るデータを用いた場合を示したものである。
を示したものである。第６図において、まず、t1Aのタ
イミングにプロセスの入力が０から１に変化した場合を
考えると、そのタイミングでは、1B側では観測されず、
入力は０の状態と認識している。しかしながら、その入
力されたデータは、1B側に送信され、t1Bのタイミング
で1B側に認識され、かつ、その時すでに、1B側ではプロ
セスの入力が０から１に変化していることを認識してい
る。しかしながら、t1Aのタイミングでは、処理を行な
う上で、1A側の入力の認識は１であり、1B側から送られ
て来た入力は０のままであるので、その間に食い違いが
生じ、処理は、３重系の場合はその中から多数決で、２
重系の場合は一致している過去の入力データに基づいて
処理を行なうかあるいは、その内の安全側を選択して処
理を行なう。第６図は、過去の入力データで一致してい
るデータを用いた場合を示したものである。
一方、出力に関しては、それぞれの系で、データ送信後
動作する出力処理に加え、他系からデータが送信されて
来た場合においても出力処理を実行することによつて、
それぞれの系の出力タイミングで同期して、それぞれ、
同一のデータでもつて照合，判断，出力を行なうことに
よつて、それぞれの系の出力制御の認識と一致させるこ
とができる。第６図における破線で示された出力処理
は、他系のデータ受信によつて起動される出力処理で自
系の出力データは、先に送信した最も新しいデータと照
合される。すなわち、互いに各系が、認識している最も
新しい共通のデータに基づいて判断するため、各系が故
障していなければ同じ認識のもとに出力処理を行なうこ
とができ、その処理のルールが同じであれば、同じ出力
結果を得るはずである。
動作する出力処理に加え、他系からデータが送信されて
来た場合においても出力処理を実行することによつて、
それぞれの系の出力タイミングで同期して、それぞれ、
同一のデータでもつて照合，判断，出力を行なうことに
よつて、それぞれの系の出力制御の認識と一致させるこ
とができる。第６図における破線で示された出力処理
は、他系のデータ受信によつて起動される出力処理で自
系の出力データは、先に送信した最も新しいデータと照
合される。すなわち、互いに各系が、認識している最も
新しい共通のデータに基づいて判断するため、各系が故
障していなければ同じ認識のもとに出力処理を行なうこ
とができ、その処理のルールが同じであれば、同じ出力
結果を得るはずである。
第６図のｔのタイミングで、それぞれの系の処理結果が
“0"と“1"とで食い違つた場合、1Aの系2Aの系とも食い
違いを示し、この場合は出力しないようにすることによ
つて、次の同期の一致を持ち、正常に動作している場合
は、次の同期で必ず一致し、出力される。
“0"と“1"とで食い違つた場合、1Aの系2Aの系とも食い
違いを示し、この場合は出力しないようにすることによ
つて、次の同期の一致を持ち、正常に動作している場合
は、次の同期で必ず一致し、出力される。
その結果、第５図の同期して動作した場合に比べ、入力
の変化から出力の変化まで、１周期の遅れがあるが、そ
れぞれの系が同期しなくとも正しい結果が出力される。
の変化から出力の変化まで、１周期の遅れがあるが、そ
れぞれの系が同期しなくとも正しい結果が出力される。
一方、多重系の内の１つの系に故障が発生した場合、正
常でタイミングが異なる場合に発生する処理結果の不一
致とどのように区別するかに関しては、タイミングの違
いによる結果の不一致は、制御周期の１周期分だけ異差
が出るため、不一致が発生した場合、１周期前の結果が
一致していれば正常と見なすことにより、故障とタイミ
ング不一致によるものとを判別でき、故障となつた系を
検出することができる。以上簡単のため、２重系の場合
についてその制御処理シーケンスを説明したが、３重系
の場合も同様に構成できることは明らかである。
常でタイミングが異なる場合に発生する処理結果の不一
致とどのように区別するかに関しては、タイミングの違
いによる結果の不一致は、制御周期の１周期分だけ異差
が出るため、不一致が発生した場合、１周期前の結果が
一致していれば正常と見なすことにより、故障とタイミ
ング不一致によるものとを判別でき、故障となつた系を
検出することができる。以上簡単のため、２重系の場合
についてその制御処理シーケンスを説明したが、３重系
の場合も同様に構成できることは明らかである。
以上は、入力信号が単純に“1",“0"で表わされるデイ
ジタル信号の場合であるが、一般の制御システムでは連
続量（アナログ量）を扱うものが多く、アナログ量を入
力信号とした場合には（アナログデイジタル変換器を介
して）、信号のタイミングのずれだけではなく、入力タ
イミングのずれ，計測誤差によつて入力値に差が生じ、
その値を多重系の各系で一致させることは極めて困難な
ことである。
ジタル信号の場合であるが、一般の制御システムでは連
続量（アナログ量）を扱うものが多く、アナログ量を入
力信号とした場合には（アナログデイジタル変換器を介
して）、信号のタイミングのずれだけではなく、入力タ
イミングのずれ，計測誤差によつて入力値に差が生じ、
その値を多重系の各系で一致させることは極めて困難な
ことである。
このような現象はクロツク同期型の多重系でも同様に発
生する問題である。
生する問題である。
この場合においても、多重系を構成する各系に故障がな
ければどの系の結果を用いても誤りではない。
ければどの系の結果を用いても誤りではない。
しかしながら上記理由によつて入力データの食い違いが
発生し、過去にさかのぼつて比較しても一致させること
はできない。
発生し、過去にさかのぼつて比較しても一致させること
はできない。
たとえばアナログ信号を２進数で表示する場合を考え
る。
る。
第７図は、２重系の場合の入力タイミングと出力タイミ
ングおよび出力結果を示したもので、直線的変化の入力
値に対して、Ａ系,B系の入力サンプル値をそれぞれ○，
△で示す。このようにタイミングによつて入力値が異な
るため、そのままではＡ系,B系は照合することはできな
いが、それぞれの系で求めた結果を示す●，▲を交換
し、出力すべき結果◎を選択出力する。
ングおよび出力結果を示したもので、直線的変化の入力
値に対して、Ａ系,B系の入力サンプル値をそれぞれ○，
△で示す。このようにタイミングによつて入力値が異な
るため、そのままではＡ系,B系は照合することはできな
いが、それぞれの系で求めた結果を示す●，▲を交換
し、出力すべき結果◎を選択出力する。
このときの選択の規則は、他系から送られて来た結果
が、自系の現時点の結果と１サンプル前の結果の間に値
が入つていれば、他系の結果を正しいと判定し、その値
を選択し、その値と、自系の結果を他系へ送るとともに
選択結果を出力する。
が、自系の現時点の結果と１サンプル前の結果の間に値
が入つていれば、他系の結果を正しいと判定し、その値
を選択し、その値と、自系の結果を他系へ送るとともに
選択結果を出力する。
一方、結果を送られて来た系は、選択され、出力される
べき値が自系の最終結果に一致していれば（故障がなけ
れば一致しているはず）その値を出力する。第７図はそ
の動作を時系列的に表わしたものである。
べき値が自系の最終結果に一致していれば（故障がなけ
れば一致しているはず）その値を出力する。第７図はそ
の動作を時系列的に表わしたものである。
第８図は３重系の場合を示したもので、手順は２重系と
同じであるが、例えばＡ系が入力値に対する結果を得、
他系との整合をとる場合、他Ｂ系,C系のどの結果を選ぶ
べきかが問題となる。この場合、Ａ系は現時点と１サン
プル前の結果の間にＢ系,C系の結果の値が入つている場
合、故障がないと判断し、現時点（最新の結果）に近い
値を示す結果を選択する。
同じであるが、例えばＡ系が入力値に対する結果を得、
他系との整合をとる場合、他Ｂ系,C系のどの結果を選ぶ
べきかが問題となる。この場合、Ａ系は現時点と１サン
プル前の結果の間にＢ系,C系の結果の値が入つている場
合、故障がないと判断し、現時点（最新の結果）に近い
値を示す結果を選択する。
一方Ｂ系,C系は、Ａ系から送られて来たＢ系の結果およ
びＢ系の選択結果を判断し、他系（Ｂ系の場合はＣ系、
またはその逆）からすでに送られて来ている結果の中で
一致するものを選び（A,B,C系とも同じ情報を持つてい
るので一致するものが必ずある。）出力する。
びＢ系の選択結果を判断し、他系（Ｂ系の場合はＣ系、
またはその逆）からすでに送られて来ている結果の中で
一致するものを選び（A,B,C系とも同じ情報を持つてい
るので一致するものが必ずある。）出力する。
第８図の場合Ａのサンプルタイムで選択されるのはＣ系
の結果である。
の結果である。
以上は、入力値が直線的に変化した場合であるが、入力
値が単調増加でない場合、第９図に示すように、Ａのサ
ンプルタイムで見たとき、Ｂ系の値が、１サンプル前の
値との間に入らない場合が生じる。この場合は、変化前
の値から推定される値Ａ′ｔの点を予測値とし、At,A
t-1,A′ｔによつてかこまれる範囲にＢ系の値が入つて
いる場合は正常と見なし、入つていない場合（Ｂ″）は
異常と見なす論理によつて解決することができる。
値が単調増加でない場合、第９図に示すように、Ａのサ
ンプルタイムで見たとき、Ｂ系の値が、１サンプル前の
値との間に入らない場合が生じる。この場合は、変化前
の値から推定される値Ａ′ｔの点を予測値とし、At,A
t-1,A′ｔによつてかこまれる範囲にＢ系の値が入つて
いる場合は正常と見なし、入つていない場合（Ｂ″）は
異常と見なす論理によつて解決することができる。
次に、以上のようにして各系から出力された結果を制御
対象に与える手段について説明する。
対象に与える手段について説明する。
第１図において、各系1A,1B,1Cから出力された制御指令
5A,5B,5Cは何らかの手段によつて選択され、１本化され
た制御指令として制御対象に与えられなければならな
い。第１図の2A,2B,2Cは、多重系出力制御装置であり、
各系1A,1B,1Cからの出力を多数決によつて選択および故
障系の検出、切離しを行なうものである。
5A,5B,5Cは何らかの手段によつて選択され、１本化され
た制御指令として制御対象に与えられなければならな
い。第１図の2A,2B,2Cは、多重系出力制御装置であり、
各系1A,1B,1Cからの出力を多数決によつて選択および故
障系の検出、切離しを行なうものである。
ここでの出力指令７は、それぞれの系に故障がなけれ
ば、それぞれの系の出力5A,5B,5Cと同じ値を示すこと
が、先に示した出力の同期化によつて明らかであるが、
故障が発生して、それぞれの出力に異差が生じた場合、
多数決によつて選択される。しかしながら、数多い出力
線の場合、それぞれを多数決論理で決定するのは2A,2B,
2Cが複雑となり、信頼性を低下させることになる。その
ため、2A,2B,2Cにおいては、それぞれの計算機制御装置
1A,1B,1Cによつて、自系および他系の故障を検出できる
ため、そこで検出した各系の正常，異常の状態を出力5
A,5B,5Cに含めることによつて、その正常異常状態を多
数決によつて判別し、選択出力、異常系の切り離しを行
なうものである。
ば、それぞれの系の出力5A,5B,5Cと同じ値を示すこと
が、先に示した出力の同期化によつて明らかであるが、
故障が発生して、それぞれの出力に異差が生じた場合、
多数決によつて選択される。しかしながら、数多い出力
線の場合、それぞれを多数決論理で決定するのは2A,2B,
2Cが複雑となり、信頼性を低下させることになる。その
ため、2A,2B,2Cにおいては、それぞれの計算機制御装置
1A,1B,1Cによつて、自系および他系の故障を検出できる
ため、そこで検出した各系の正常，異常の状態を出力5
A,5B,5Cに含めることによつて、その正常異常状態を多
数決によつて判別し、選択出力、異常系の切り離しを行
なうものである。
また以上のようにして選択された出力７はそれぞれの系
に入力として与えられ、2A,2B,2Cの故障によつて誤つた
結果が出力された場合、それをすみやかに検出すること
を目的としたものである。
に入力として与えられ、2A,2B,2Cの故障によつて誤つた
結果が出力された場合、それをすみやかに検出すること
を目的としたものである。
以上の方法は、それぞれの系の結合が疎であるため、１
つの系で障害が発生した場合でも任意に切離し、保守す
ることができる点、同期方式のようにクロツクなど、共
通要素を持たないため、共通要素の故障がシステム故障
に直接つながらない点、従来の同期方式と異なり、信頼
性、保守性を大きく向上させるものである。
つの系で障害が発生した場合でも任意に切離し、保守す
ることができる点、同期方式のようにクロツクなど、共
通要素を持たないため、共通要素の故障がシステム故障
に直接つながらない点、従来の同期方式と異なり、信頼
性、保守性を大きく向上させるものである。
本発明によれば、多重系をそれぞれ正確に同期させるこ
となく、かつ、入力，出力のデータ照合を特別な装置を
付加することなく可能にすることによつて、同期方式で
必要とした共通クロツクを不要とし、単純な装置で多重
系を構成することができること、それぞれの系を疎結合
していること、多数決論理をそれぞれの系で独立に持つ
ことによつて、プロセス制御状態で切離し、保守可能な
ことによつて信頼性，保守性を向上させ、かつ低コスト
で実現できるなどのその結果は基大である。
となく、かつ、入力，出力のデータ照合を特別な装置を
付加することなく可能にすることによつて、同期方式で
必要とした共通クロツクを不要とし、単純な装置で多重
系を構成することができること、それぞれの系を疎結合
していること、多数決論理をそれぞれの系で独立に持つ
ことによつて、プロセス制御状態で切離し、保守可能な
ことによつて信頼性，保守性を向上させ、かつ低コスト
で実現できるなどのその結果は基大である。
第１図は、本発明のシステムの一実施例の全体構成図、
第２図は第１図の１部の計算機制御装置の一実施例の構
成図、第３図は、計算機制御装置内での処理内容の概略
を示す図、第４図は処理データのフオーマツトと処理の
手順を示す図、第５図は、同期時の処理シーケンスを示
す図、第６図はタイミングがずれたときの処理シーケン
スを示す図、第７図〜第９図は入力タイミングと出力タ
イミングの関係を示す図である。 1A,1B,1C……計算機制御装置、2A,2B,2C……多重系出力
制御装置、３……制御対象、８……指令装置、101……
処理装置、104〜106……プロセス入力装置、107……プ
ロセス出力装置、108……通信制御装置。
第２図は第１図の１部の計算機制御装置の一実施例の構
成図、第３図は、計算機制御装置内での処理内容の概略
を示す図、第４図は処理データのフオーマツトと処理の
手順を示す図、第５図は、同期時の処理シーケンスを示
す図、第６図はタイミングがずれたときの処理シーケン
スを示す図、第７図〜第９図は入力タイミングと出力タ
イミングの関係を示す図である。 1A,1B,1C……計算機制御装置、2A,2B,2C……多重系出力
制御装置、３……制御対象、８……指令装置、101……
処理装置、104〜106……プロセス入力装置、107……プ
ロセス出力装置、108……通信制御装置。
フロントページの続き (56)参考文献 特開 昭55−108057（ＪＰ，Ａ) 特開 昭55−143657（ＪＰ，Ａ) 特開 昭55−18729（ＪＰ，Ａ)
Claims (8)
- 【請求項１】各系独立に入力手段、通信手段、処理手
段、出力手段、並びに出力選択手段を備えた制御装置か
らなる複数の系により対象を周期的に制御する多重系計
算制御装置において、 該複数制御装置間を通信線で結合し、各々の系におい
て、制御対象より所定のタイミングでデータを入力する
第１のステップ、 少なくとも入力したデータを含むデータを通信手段を介
して系の間で互いに交換する第２のステップ、 交換した複数の系の入力データを上記タイミングで比較
照合し、比較照合した結果不一致が発生した場合、１周
期前のデータにかさのぼって比較照合を行い再度一致し
ない場合に当該データ発した系を故障とみなして切り離
す第３のステップ、 前記第３のステップで系に故障があるとみなされた場合
は、故障とみなされなかった系の入力データに、系に故
障があるとみなされなかった場合は、前記第１のステッ
プで入力した入力データに基づいて所定の処理を行い、
出力データを得る第４のステップ、 得られた出力データを通信手段によって交換する第５の
ステップ、 交換した各系の出力データを比較照合し、一致した出力
データを制御出力する第６のステップ、 該複数の制御出力を照合論理によって選択し、制御対象
に出力する第７のステップよりなることを特徴とする計
算機制御装置の多重系制御方法。 - 【請求項２】上記第６のステップは、データの比較照合
において不一致が発生した場合、１周期前のデータにさ
かのぼって比較照合を行い、再度一致しない場合に当該
データを発した系を故障とみなして切り離す処理を含む
特許請求の範囲第１項記載の計算機制御装置の多重系制
御方法。 - 【請求項３】上記第３のステップは、上記入力データを
比較照合する際に、入力データに予め定めた誤差を許容
し、比較照合するデータ間の誤差が許容誤差内にある入
力データは一致しているとみなす処理を含む特許請求の
範囲第１項記載の計算機制御装置の多重系制御方法。 - 【請求項４】上記第２のステップは、入力データと出力
データを１つのデータに統合して交換する処理からなる
特許請求の範囲第１項記載の計算機制御装置の多重系制
御方法。 - 【請求項５】上記第５のステップは、入力データと出力
データを１つのデータに統合して交換する処理からなる
特許請求の範囲第１項記載の計算機制御装置の多重系制
御方法。 - 【請求項６】上記第６のステップは、選択されたデータ
を生成した系の１つを示す系選択出力と共に出力する処
理からなる特許請求の範囲第１項記載の計算機制御装置
の多重系制御方法。 - 【請求項７】上記第７のステップは、３重系以上の各系
における制御装置から出力された上記系選択出力の多数
決論理によって制御出力を選択する処理を含む特許請求
の範囲第１項記載の計算機制御装置の多重系制御方法。 - 【請求項８】上記第７のステップは、多数決論理によっ
て選択された制御出力を再度各制御装置にフィードバッ
ク入力する処理と、該制御出力を各制御装置から出力さ
れた制御出力と照合し、制御出力の誤りを検知する処理
とを含む特許請求の範囲第１項記載の計算機制御装置の
多重系制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139429A JPH0799516B2 (ja) | 1983-08-01 | 1983-08-01 | 計算機制御装置の多重系制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139429A JPH0799516B2 (ja) | 1983-08-01 | 1983-08-01 | 計算機制御装置の多重系制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031669A JPS6031669A (ja) | 1985-02-18 |
| JPH0799516B2 true JPH0799516B2 (ja) | 1995-10-25 |
Family
ID=15244985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139429A Expired - Lifetime JPH0799516B2 (ja) | 1983-08-01 | 1983-08-01 | 計算機制御装置の多重系制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799516B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662736A (en) * | 1984-12-29 | 1987-05-05 | Minolta Camera Kabushiki Kaisha | Power supply system for memory unit of camera |
| US4816862A (en) * | 1984-12-29 | 1989-03-28 | Minolta Camera Kabushiki Kaisha | Power supply system for memory unit of camera |
| US6165700A (en) | 1998-12-21 | 2000-12-26 | Eastman Kodak Company | Photographic display material with nonglossy surface |
| JP5574627B2 (ja) * | 2009-06-12 | 2014-08-20 | 三菱重工業株式会社 | 冗長化システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108057A (en) * | 1979-02-13 | 1980-08-19 | Toshiba Corp | Duplex control unit |
| JPS6040056B2 (ja) * | 1979-04-26 | 1985-09-09 | 日本電信電話株式会社 | 障害判定方式 |
-
1983
- 1983-08-01 JP JP58139429A patent/JPH0799516B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6031669A (ja) | 1985-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515282A (en) | Method and apparatus for implementing a databus voter to select flight command signals from one of several redundant asynchronous digital primary flight computers | |
| US4774709A (en) | Symmetrization for redundant channels | |
| US5086499A (en) | Computer network for real time control with automatic fault identification and by-pass | |
| US9323823B2 (en) | Method for operating a redundant automation system | |
| US5572620A (en) | Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors | |
| JP2683970B2 (ja) | リレー装置の動作能力を確認する方法 | |
| CN110824988B (zh) | 一种基于1553b总线冗余的姿控输出信号表决方法 | |
| US5278843A (en) | Multiple processor system and output administration method thereof | |
| JPS6031669A (ja) | 計算機制御装置の多重系制御方法 | |
| KR100240959B1 (ko) | 입출력 다중화 피엘씨 시스템 | |
| JP2573297B2 (ja) | 電力制御用ディジタルコントローラ | |
| US4551836A (en) | Cross-copy arrangement for synchronizing error detection clock signals in a duplex digital system | |
| JP3884643B2 (ja) | プロセス制御装置 | |
| JPH0523095B2 (ja) | ||
| JPS6343779B2 (ja) | ||
| JP2941387B2 (ja) | 多重化装置の一致化制御方式 | |
| JP2000066912A (ja) | 三重系フォールトトレラントシステムのデータ変更方法 | |
| JP2003140704A (ja) | プロセス制御装置 | |
| JPH11219322A (ja) | 二重化計装システム及び該システムのデータ照合方法 | |
| JPS6020202A (ja) | 多重系制御システムのデ−タ管理方式 | |
| JPS5917467B2 (ja) | 制御用計算機のバツクアツプ方式 | |
| JPH04306029A (ja) | 単方向通信における障害装置の特定方法 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP3271270B2 (ja) | データ通信装置 | |
| JP2854873B2 (ja) | オンライン・デュアル処理システムのバックアップ方法 |